CN110620809B - 用于针对有损协议执行包间间隙修复的系统和方法 - Google Patents

用于针对有损协议执行包间间隙修复的系统和方法 Download PDF

Info

Publication number
CN110620809B
CN110620809B CN201910524759.2A CN201910524759A CN110620809B CN 110620809 B CN110620809 B CN 110620809B CN 201910524759 A CN201910524759 A CN 201910524759A CN 110620809 B CN110620809 B CN 110620809B
Authority
CN
China
Prior art keywords
ipg
communication protocol
data
port
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910524759.2A
Other languages
English (en)
Other versions
CN110620809A (zh
Inventor
M·D·考德威尔
G·S·贺福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN110620809A publication Critical patent/CN110620809A/zh
Application granted granted Critical
Publication of CN110620809B publication Critical patent/CN110620809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0084—Formats for payload data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/22—Traffic shaping
    • H04L47/225—Determination of shaping rate, e.g. using a moving window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/27—Evaluation or update of window size, e.g. using information derived from acknowledged [ACK] packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/29—Flow control; Congestion control using a combination of thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Abstract

本发明涉及用于针对有损协议执行包间间隙修复的系统和方法。提供一种通信装置、方法和数据发射系统。揭示说明性方法，包含经配置以实现遵从通信协议的数据发射的至少一个数据端口。进一步揭示所述通信装置包含包间间隙IPG修复电路，其经配置以检测数据流内的违反由所述通信协议界定的IPG间隔要求的IPG间隔，并且响应于检测到违反所述IPG间隔要求的所述IPG间隔而对所述数据流执行IPG修复且使所述IPG间隔变为遵从所述IPG间隔要求。

Description

用于针对有损协议执行包间间隙修复的系统和方法
技术领域
本发明大体上是针对通信系统和方法，并且更具体地是针对物理译码子层(PCS)协议。
背景技术
某些通信协议要求或界定将通过发射侧媒体接入控制(MAC)发送的包间间隙(IPG)的最小数目。作为一实例，IEEE以太网要求将通过发射MAC发送的12字节的最小IPG。在业务穿越调解子层(RS层)和物理译码子层(PCS层)时，12字节的IPG可以减少至最小，在此点将业务一直发送到媒体相依性接口(MDI)。需要IPG损失的此最小降级阈值以促进在业务穿越到远端网络远程装置时的端到端互操作性。作为更特定实例，对于MII(10M/100M)和GMII(1G)以太网，在发射MDI处的最小IPG应当是近似11字节。作为另一实例，XGMII，在发射MDI处的最小IPG应当是近似9字节。
发明内容
本发明的一方面涉及一种通信装置，其包括：至少一个数据端口，其经配置以使得能够接收遵从通信协议跨越通信网络发射的数据；以及包间间隙(IPG)修复电路，其经配置以检测数据流内的违反由所述通信协议界定的IPG间隔要求的IPG间隔，并且响应于检测到违反所述IPG间隔要求的所述IPG间隔而对所述数据流执行IPG修复且使所述IPG间隔变为遵从所述IPG间隔要求。
在本发明的另一方面中，一种对数据流执行包间间隙(IPG)修复功能的方法包括：分析所述数据流；检测所述数据流内的违反由用于在所述数据流内传送数据的通信协议界定的IPG间隔要求的包间间隙(IPG)间隔；以及响应于检测到违反所述IPG间隔要求的所述IPG间隔，对所述数据流执行IPG修复过程以使所述IPG间隔变为遵从所述IPG间隔要求。
在本发明的又一方面中，一种数据发射系统包括：第一端口，所述第一端口包括：第一MAC，其经配置以根据第一通信协议操作；第二MAC，其经配置以根据与所述第一通信协议不同的第二通信协议操作；以及映射电路，其经配置以将用于所述第二MAC的数据从所述第一通信协议转换到所述第二通信协议；第二端口，所述第二端口包括：第三MAC，其经配置以根据所述第一通信协议操作；第四MAC，其经配置以根据所述第二通信协议操作；以及第二映射电路，其经配置以将用于所述第四MAC的数据从所述第一通信协议转换到所述第二通信协议；块解除交错器电路，其经配置以在所述第一端口与所述第二端口之间分配数据；以及包间间隙(IPG)修复电路，其经配置以分析由所述块解除交错器电路输出的数据流以确定至少一个空闲块的移除是否造成所述数据流打破对所述第一通信协议的IPG间隔要求的遵从，并且接着插入空闲块以使所述数据流变回到遵从所述IPG间隔要求。
附图说明
结合附图描述本发明，所述附图未必按比例绘制：
图1是描绘根据本发明的至少一些实施例的数据发射系统的框图；
图2是描绘根据本发明的至少一些实施例的数据发射系统的额外细节的框图；
图3是描绘根据本发明的至少一些实施例的数据发射系统的额外细节的框图；
图4是描绘根据本发明的至少一些实施例的数据发射系统的额外细节的框图；
图5是描绘根据本发明的至少一些实施例的端口ASIC的细节的框图；
图6是描绘根据本发明的至少一些实施例的系统接口的发射侧的框图；
图7A-7C是描绘根据本发明的至少一些实施例的系统接口的接收侧的框图；以及
图8是描绘根据本发明的至少一些实施例的执行IPG修复的方法的流程图。
具体实施方式
以下描述仅提供实施例，且并不希望限制权利要求书的范围、适用性或配置。实际上，以下描述将为所属领域的技术人员提供用于实施所描述的实施例的启迪性描述。应了解，在不脱离所附权利要求书的精神和范围的情况下，可在元件的功能和布置上作出各种改变。
应了解，出于以下描述且出于计算效率的原因，系统的组件可在不影响系统的操作的情况下布置在组件的分布式网络内的任何位置处。
此外，应了解，连接元件的各种链路可为有线、迹线或无线链路或其任何组合，或能够将数据供应和/或传达到所连接元件和从所连接元件供应和/或传达数据的任何其它已知或稍后建立的元件。用作例如链路的传输媒体可为用于电信号的任何合适的载体，包含同轴电缆、铜线和光纤、PCB上的电迹线或其类似者。
如本文中所使用，短语“至少一个”“一或多个”、“或”和“和/或”是在操作中具有连接性和分离性两者的开放端表达。举例来说，表达“A、B和C中的至少一个”、“A、B或C中的至少一个”、“A、B和C中的一个或多个”、“A、B或C中的一个或多个”、“A、B和/或C”和“A、B或C”意味着仅A、仅B、仅C、A和B一起、A和C一起、B和C一起，或A、B和C一起。
术语“一(a/an)”实体指代一个或多个所述实体。如此，术语“一(a)”(或“一(an)”)、“一或多个”和“至少一个”在本文中可互换地使用。还应注意，术语“包括”、“包含”和“具有”可互换地使用。
如本文中所使用，术语“自动”及其变化指代当执行过程或操作时在没有材料人力输入的情况下完成的任何过程或操作。然而，过程或操作可为自动的，即使在执行过程或操作之前接收输入时过程或操作的执行使用材料或非物质人力输入。人力输入被认为是在此类输入影响过程或操作将如何被执行时的材料。同意执行过程或操作的人力输入不被认为是“材料”。
如本文中所使用，术语“确定”、“计算”和“计算”及其变化可互换地使用且包含任何类型的方法、过程数学运算或技术。
本文中将参考为理想化配置的示意性说明的图式描述本发明的各种方面。
除非另外定义，否则本文中所用的所有术语(包括技术和科技术语)具有与所属领域的技术人员通常所理解的相同的意义。应进一步理解，例如在常用词典中所定义的那些等术语应被解译为具有与其在相关领域和本发明的上下文中的含义一致的含义。
如本文中所使用，除非上下文另外清晰地指示，否则单数形式“一”和“所述”也意图包含复数形式。将进一步理解，术语“包括”当用于本说明书中时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。术语“和/或”包含相关联的所列项中的一或多个的任何以及所有组合。
现在参看图1-8，将描述用于实现数据发射和协议遵从性的各种系统和方法。虽然将结合使用特定通信协议(例如，以太网)促进通信来描述具体实施例，但应了解，本发明的实施例不受如此限制。举例来说，本文所描述的方法和系统可以结合界定最小IPG或相似包类型的任何类型的通信协议使用。
经常引入IPG减少的问题，因为某些协议要求将对准标记(AM)周期性地插入到业务中处于固定空间或间隔。AM帮助维持系统的发射侧与接收侧之间的同步。为了维持恒定业务流速率，PCS有时需要与插入的AM量成比例地移除/删除IPG。如果未小心地将IPG修复回到最小阈值量，那么此IPG移除/删除会造成严重情况。
本发明的一个方面是在数据发射系统的接收侧上提供IPG修复功能或电路。在一些实施例中，IPG修复功能对传入业务操作，且确保违反所界定最小阈值量的IPG间隔(i)被检测到，并且接着(ii)通过添加/插入将IPG增加到至少最小阈值量的IPG量进行修复。在一些实施例中，IPG修复功能精确地插入使IPG增加回到最小阈值量所需要的IPG量。
在一些实施例中，IPG修复功能针对业务中的每个间隔检测IPG是否小于所界定最小阈值量。在检测到小于所界定最小阈值量(例如，小于9字节)的IPG间隔后，IPG修复功能即刻直接在检测到的IPG间隔之后添加或插入至少一个空闲列(例如，四个空闲字符)。至少一个空闲列的此插入将IPG间隔修复为大于或等于所界定最小阈值(例如，回到至少9字节)。
本发明的一个方面使IPG修复功能能够使用最小带内FIFO缓冲器执行修复。带内缓冲器的使用使IPG修复功能能够在检测到违反的IPG间隔后立即修复IPG间隔违反。通过使用带内FIFO缓冲器可实现的一些优点包含最小化的时延和减少的FIFO大小。另外，通过使用IPG窗函数可以解析FIFO指针分离距离，所述IPG窗函数评估读取/写入指针以确定(及达到何种程度)需要添加额外空闲列。在一些实施例中，IPG修复功能可以利用可编程IPG最小阈值限制以允许灵活支持各种不同类型的PCS协议(无论是标准还是专有)。
现在参考图1，将描述根据本发明的至少一些实施例的第一数据发射系统100的额外细节。数据发射系统100示出为包含两个通信装置108，其中的每一个与通信网络104连接。通信装置108可被认为经由通信网络104彼此通信地耦合。虽然通信装置108可以设置为任何类型的机器或组件集合，但通信装置108的一些非限制性实例包含移动电话、智能电话、个人计算机(PC)、膝上型计算机、电话、平板计算机、服务器、交换机或数据存储装置等。应了解，一个或这两个通信装置108可以是具有用户接口的用户装置(例如，由用户携带和使用的装置)。替代地，一个或这两个通信装置108可以是服务器、交换机或不含稳健用户接口的其它类型的机器。换句话说，通信装置108可以对应于能够经由通信网络104与另一机器通信的任何类型的机器。
通信网络104可以对应于任何类型的通信总线、通信装置集合、其组合，或类似物。作为一实例，通信网络104可以对应于基于包的通信网络。甚至更具体地，通信网络104可以对应于基于IP的通信网络且可以使用例如以太网协议等通信协议。应了解，通信网络104不一定需要限于基于以太网的通信网络，而是使用任何类型的通信协议或通信协议组合的计算装置的任何互连集合都可以认定为通信网络104。通信网络104可利用有线和/或无线通信协议。
现在参考图2，将描述根据本发明的至少一些实施例的数据发射系统200的额外细节。数据发射系统200可设置为通信装置108的部分、通信装置108的组件的部分，或通信网络104内的组件的部分。作为非限制性实例，系统200可设置为通信装置108内的联网适配器的部分(例如，通信装置108的经由网络104实现通信的组件)。因此，系统200可设置于主机装置内的网卡或板上。在一些实施例中，系统200经配置以促进从一个通信装置108到另一通信装置108的数据传送。
系统200示出为包含发射器MAC(TX MAC)204、发射器PCS(TX PCS)208、接收器PCS(RX PCS)212和发射器PHY(TX PHY)216。TX MAC 204示出为包含RS层。第一数据路径220示出为连接TX MAC 204与TX PCS 208。第一数据路径220可运载第一类型的数据业务。作为非限制性实例，第一数据路径220可从TX MAC 204到TX PCS 208运载XGMII业务。在第一数据路径220上流动的XGMII业务可以具有范围从第一阈值到第二阈值的各种大小的任何数目的IPG间隔。作为非限制性实例，如果遵从IEEE 802.3标准(例如，发射MAC提供最小12字节的IPG)，那么由于亏空空闲计数器(DIC)，XGMII业务可每IPG间隔运载9字节与15字节IPG之间的任何大小。
TX PCS 208可处理从TX MAC 204接收的数据业务且对接收的数据业务执行AM插入过程。作为执行此AM插入过程的部分，TX PCS 208可从IPG间隔移除一或多个IPG列。TXPCS 208可能需要插入AM间隔以促进通信网络104的接收侧处的端口定界。不利的是，将AM插入到业务中的此过程可导致从业务移除一或多个IPG列。作为非限制性实例，TX PCS 208可从业务移除一或多个IPG列，这最终造成数据流违反针对IPG间隔的IPG的最小阈值量。更具体地，针对任何IPG间隔的IPG的最小阈值量可为9或更多个字节。如果在第一数据路径220接收的数据业务中的IPG间隔仅具有9字节的IPG来开始，那么TX PCS 208可以可设想地移除四个字节的IPG(例如，整个IPG列)，从而留下具有仅5字节的IPG的数据流。这可对应于违反针对IPG间隔允许的IPG字节的最小阈值量。因此，TX PCS 208与RX PCS 212之间的系统接口224可运载违反每IPG间隔的IPG的最小阈值量的数据业务。本发明的实施例在发射系统的接收侧提供IPG修复功能以校正此违反。
确切地说，可提供IPG修复功能以校正RX PCS 212与TX PHY 216之间的数据业务和/或在将数据业务安放到MDI 232上之前校正。根据本发明的至少一些实施例提供的IPG修复功能使RX PCS 212能够插入/添加一或多个IPG列以适应结合AM插入做出的先前IPG列移除。无IPG修复功能的情况下，在AM移除后，任何给定IPG间隔的大小都可能降至低于预定义最小阈值大小。
现在参考图3，将描述根据本发明的至少一些实施例的数据发射系统300的额外细节。系统300可类似于系统100和/或200。系统300的视图具体来说示出第一端口ASIC 304和第二端口ASIC 316，其经由其相应PHY 308、312和网络接口328彼此通信。网络接口328可与图2中示出的MDI 232类似或相同。同样，PHY 308、312可与图2中示出的TX PHY 216类似或相同。更进一步，在不脱离本发明的范围的情况下，ASIC 304、316可对应于MAC，例如MAC204。
图3有助于示出数据发射系统300的各种时钟域且描绘网络接口328的另外细节。确切地说，第一系统接口320示出为在端口ASIC 304与TX PHY 308之间。第一系统接口320可对应于USXGMII-M系统接口。如上文所提及，网络接口328可对应于MDI的实例。在一些实施例中，网络接口328可对应于铜MDI，但在不脱离本发明的范围的情况下可使用任何类型的MDI或媒体接口。
网络接口328示出为包含多个信号线324a-N。线324的数目N可取决于在系统300内使用的通信协议而变化。每一条线324可经配置以从系统300的发射侧(例如，PHY 308)到系统300的接收侧(例如，PHY 312)运载不同信号。
PHY 312示出为通过另一系统接口320连接到端口ASIC 316。在系统300的接收侧上的系统接口320可与在系统300的发射侧上的系统接口320类似或相同，但是不要求此配置。
发射侧示出为使用第一时钟域332操作，第一时钟域与其中接收侧操作的第二时钟域336分离。时钟域332、336通过网络接口时钟域340分离。在一些实施例中，每一时钟域可彼此几乎同步，但可由不同处理器或定时晶体驱动，所述处理器或定时晶体可以具有与其它时钟域中的处理器或定时晶体稍微不同的定时特性。由于时钟域332、336中的差异，可在发射系统的接收器侧上提供时钟数据恢复(CDR)电路。在将来自多个端口的数据放到单个线上的系统中，AM可用以促进用于接收器的端口定界。作为非限制性实例，可将四个AM(例如，AM0、AM1、AM2、AM3)作为群组连续地插入在固定间距间隔处。在简单情况中，跟随AM3的第一个66位编码/加扰块经指派到端口0，其它端口的剩余块按升序循序地随后；接着重复所述次序。
现在参考图4，将描述根据本发明的至少一些实施例的数据发射系统的额外细节。系统中描绘的组件可对应于PHY中包含的特定组件。举例来说，组件的发射侧集合404和组件的接收侧集合408可各自包括根据本发明的至少一些实施例促进数据流的发射处理和接收处理的若干组件。在不脱离本发明的范围的情况下，组件的集合404、408可设置为PHY216、308、312的部分，ASIC 304、316的部分，和/或MAC 204的部分。
组件的发射侧集合404示出为包含若干发射端口MAC 412。若干对发射端口MAC412可与速率适配电路416连接，所述速率适配电路经配置以移除数据包的复制且执行其它已知速率适配过程。举例来说，数据可经复制以使一个端口置于较慢速率(以使得所有端口的所有速率匹配端口多路复用器和成帧电路424)。在一些实施例中，发射端口MAC 412中的第一者可使用第一协议(例如，XGMII)与速率适配电路416通信，而发射端口MAC 412中的第二者可使用第二协议(例如，GMII(10M/100M/1G))与速率适配电路416通信。速率适配电路416使单个端口420能够使用若干不同类型协议中的一个与发射端口MAC 412共享信息，且有助于匹配各种端口的发射速率。组件的发射侧集合404也示出为包含多个端口PCS 420(例如，端口0至N-1中的每一者一个端口PCS)。所述多个端口PCS 420连接到共同端口多路复用器(MUX)和成帧电路424。端口多路复用器和成帧电路424可经配置以在不同发射端口PCS 420之间分配不同数据包。
端口多路复用器和成帧电路424可经配置以从连接到接收输入432的串行器/串并转换器(SERDES)电路428接收数据流。因此，在输入432处接收的任何数据流可首先由SERDES 428处理，随后提供到端口多路复用器和成帧电路424。随后，端口多路复用器和成帧电路424在各种端口PCS 420之间分配数据业务。
组件的接收侧集合408可经配置以经由自协商电路或电路集合440与组件的发射侧集合404通信。自协商电路或电路集合440可经配置以促进在发射侧404上的速率适配电路416与在接收侧408上的速率适配电路416之间的同步。在接收侧408上的各种组件可类似于在发射侧404上的各种组件；然而，组件的连接可相对于发射侧404逆转。确切地说，接收端口MAC 412可经由速率适配电路416提供数据流到端口PCS 420。再次，每一速率适配电路416可以具有与其连接的一对接收端口MAC 412。第一接收端口MAC 412可使用XGMII与速率适配电路416通信，而第二接收端口MAC 412可使用GMII(例如，10M/100M/1G)与速率适配电路416通信。换句话说，在不脱离本发明的范围的情况下，连接到特定速率适配电路416的端口MAC 412可利用不同协议用于与速率适配电路416通信。各种端口PCS 420可连接到共同端口多路复用器和成帧电路424，所述端口多路复用器和成帧电路将各种输入组合到SERDES 428上以用于输出线436。
现在参看图5，根据本发明的至少一些实施例将描述端口ASIC 504的额外细节。在不脱离本发明的范围的情况下，端口ASIC 504可对应于发射端口ASIC 504，且可与端口ASIC 304、316和/或TX MAC 204类似或相同。
发射端口ASIC 504可以包含根据本发明的至少一些实施例促进数据流的发射的若干组件。确切地说，发射端口ASIC 504可以包含多个端口508a-N以及经配置以处理来自各种端口508a-N的信息的多个额外电路。端口508a-N中的每一个可具有第一发射(Tx)MAC512a和第二Tx MAC 512b。第一Tx MAC 512a可与复制电路520直接连接，而第二Tx MAC512b可经由映射电路516与复制电路520连接。映射电路516可经配置以将来自第二Tx MAC512b的输入映射为与第一Tx MAC 512a一致的格式。作为更特定但非限制性实例，第一TxMAC 512a可利用XGMII协议与复制电路520通信，而第二Tx MAC 512b可利用10M/100M/1G通信协议或与第一Tx MAC 512a不同的某种其它通信协议。
映射电路516实现第二协议到第一协议的映射。更具体地，映射电路516可经配置以执行协议映射，其使复制电路520能够以共同格式(例如，第一协议格式或第二协议格式)从Tx MAC 512a、512b两者接收数据流。作为更特定实例，映射电路516可经配置以执行参考时钟转换、频率转换、包插入、包移除或其组合以在每一端口508a-N内将第一协议映射到第二协议。
复制电路520可经配置以对从一个或两个Tx MAC 512a、512b接收的数据流执行数据复制以确保任何特定端口的数据速率匹配其它端口508的数据速率。确切地说，复制电路520可在适当时将来自Tx MAC 512a、512b的数据包、块、位或其它数据表示再生预定次数以减慢数据发射速率。根据一些实施例，复制电路520可取决于采用的通信协议而将数据再生从10到1000次的任何次数。
复制电路520在每一端口508a-N处将其输出提供到PCS层524。PCS层524可对每一端口508a-N内的数据进行编码，并且接着取决于使用的协议以预定大小(例如，64位到66位)的批次将数据发送到块交错电路528。每一端口508a-N的每一PCS层524将其输出提供到块交错电路528。在一些实施例中，块交错电路528以轮循调度方式交错从端口508a-N中的每一个接收的数据，从第一端口508a开始，随后是第二端口508b，直到其到达最后端口508N。在已从最后端口508N交错数据之后，块交错电路528返回到第一端口508a以从其接收下一批次的数据。块交错电路528使得能够经由单个线/导线发射来自多个端口(例如，2、4、6、8、...等)的数据。此架构有助于使用以实现此类数据发射的IC芯片的大小最小化和/或减少与生产此IC芯片相关联的总体硬件成本。
来自端口508a-N中的每一个的数据由块交错电路528交错，并且接着提供到加扰器电路532，所述加扰器电路对所有接收的数据执行加扰操作。加扰器电路532用以加扰数据且使来自端口508a-N中的每一个的所有数据表现为如同其源自单个MAC。
在加扰操作后，将经加扰数据提供到AM插入电路536。执行AM插入过程以实现数据发射系统的接收侧处的端口定界。在一些实施例中，AM插入电路536通过插入一或多个AM间隔而操控从加扰器电路532接收的数据流。AM插入可以每预定数目的块发生一次。举例来说，AM插入可以每16400块发生一次。在其中ASIC 504包含四个端口508a、508b、508c、508d(例如，其中N＝3)的情形中，AM插入电路536将插入四(4)个AM，每一AM之间为16400块的间距。
将一或多个AM插入到数据流中的过程可导致从IPG间隔移除一或多个IPG列。AM插入电路536的输出提供到变速箱电路540，所述变速箱电路经配置以根据针对发射线552界定的数据速率适当地转换数据以用于在发射线552上的偶发性发射。举例来说，变速箱540可将具有特定时钟频率和特定位宽的并行接口的数据流或数据流集合转换为具有不同时钟频率和不同位宽的不同数目的数据流。用于发射线552(例如，MDI 232)的发射频率可取决于使用的协议而变化。
变速箱540的输出提供到发射缓冲器544，所述发射缓冲器适当地缓冲接收的数据直到数据准备好由SERDES 548处理。发射缓冲器544可对应于任何类型的已知数据缓冲器且可利用任何类型的缓冲存储器。在一些实施例中，发射缓冲器544对应于FIFO缓冲器且基于先进先出的基础操作。当然可以使用其它类型的缓冲器且任何类型的缓冲存储器装置可用于发射缓冲器544。
SERDES 548经配置以对从发射缓冲器544接收的数据流执行最终数据串行化过程。SERDES 548可以包含一或多个电路，例如移位寄存器电路、均衡电路、放大器电路、数/模转换器电路、模/数转换器电路、滤波器电路和/或数据锁存器。SERDES 548的输出提供到发射线552用于跨越通信网络104进行发射。
现在参看图6，根据本发明的至少一些实施例将描述端口ASIC 604的额外细节。端口ASIC 604可对应于接收端口ASIC 604且可与端口ASIC 304、316类似或相同。
接收端口ASIC 604可以包含根据本发明的至少一些实施例促进数据流的接收和处理的若干组件。确切地说，极类似于发射端口ASIC 504，接收端口ASIC 604可以包含多个端口608a-N以及经配置以处理用于各种端口608a-N的信息的多个额外电路。端口608a-N中的每一个可具有第一接收器(Rx)MAC 612a和第二Rx MAC 612b。第一Rx MAC 612a可与解除复制电路620直接连接，而第二Rx MAC 612b可经由映射电路616与解除复制电路620连接。
每一端口608a-N还示出为包含IPG修复电路622。IPG修复电路622可经配置以执行IPG修复功能以帮助校正由AM插入过程引入到数据流的IPG间隔大小的任何违反。在一些实施例中，IPG修复电路622经配置以在检测到IPG间隔已经违反IPG列的最小阈值量后即刻插入一或多个IPG列(例如，为了适应AM插入过程而移除IPG导致违反协议要求的太多IPG列的移除)。IPG修复电路622插入适当数目的IPG列以使数据流变回到遵从正采用的通信协议，然后将数据流提供到MAC 612a、612b。将结合图7A-7C和8描述IPG修复电路622的功能性的额外细节。虽然图6描绘IPG修复电路622定位于PCS层624与解除复制电路620之间，但是应了解，IPG修复电路622可替代地定位于解除复制电路620上方/后方。换句话说，IPG修复电路622可定位于解除复制电路620与映射电路616/Rx MAC 612a、612b之间。
端口608a-N的某些组件可类似于端口508a-N的类似命名的组件，不同之处在于端口608a-N的组件逆转地连接以执行端口508a-N的逆转处理。举例来说，映射电路616将通信协议映射回到第二协议，而映射电路516用以将通信协议从第二协议映射到第一协议(与由其它MAC使用的协议一致)。作为更特定但非限制性实例，第一Rx MAC 612a可利用XGMII协议与解除复制电路620通信，而第二Rx MAC 612b可利用10M/100M/1G通信协议或与第一RxMAC 612a不同的某种其它通信协议。因此，映射电路616可将协议从XGMII协议映射回到10M/100M/1G。解除复制电路620可撤销由复制电路520提供的数据的复制。类似地，PCS层624可对由PCS层524执行的编码进行解码。
如上文所提及，在发射侧上的端口与在接收侧上的端口之间的主要差异在于，在接收侧上的端口包含IPG修复电路622以帮助校正其中IPG间隔具有太少IPG列(例如，违反最小IPG大小阈值)的任何情形。在一些实施例中，IPG修复电路622的功能性可并入到PCS624和/或数据解除复制电路620中。作为非限制性实例，解除复制电路620、IPG修复电路622和PCS 624的某一组合可经配置以接收且临时存储来自块解除交错电路628的数据。在接收到数据块后，计数器可即刻用以开始倒计时且使IPG修复电路622能够搜索IPG大小违反。如果检测到最小IPG间隔大小的违反，那么IPG修复电路622可通过将一或多个IPG列添加回到IPG间隔而校正IPG间隔。
独立于在指定数目个块上的任何IPG修复校正事件，IPG修复电路可确保内部的FIFO的写入/读取指针关系(即指针分离)维持健康的分离以防止数据损坏。这是通过采用IPG修复窗口计数器来实现，所述计数器用以在违反的IPG间隔的IPG修复与FIFO写入/读取指针关系的IPG修复之间进行划分。IPG窗口计数器经配置为预定义初始值，且在接收到经解码业务块(例如，XGMII字)后即刻递减一。当IPG修复窗口计数器非零时，IPG修复电路连续地检测和校正违反最小IPG阈值的任何IPG间隔。一旦IPG修复窗口计数器到期(即，倒计时到零值)，那么IPG修复电路前进到写入/读取指针修复模式。当在此模式中时，将添加如必要一样多的空闲列以将写入/读取指针关系调整到预定义指针分离值。一旦这实现，则将IPG修复计数器配置回到预定义初始值，进而致使IPG修复电路重复实际修复模式；即连续地检测和校正违反最小IPG阈值的任何IPG间隔。(注意：AM的移除造成写入/读取FIFO时钟频率差异，这造成FIFO的指针漂移远离其初始复位分离值。另外，违反最小阈值的IPG间隔的IPG修复还将造成FIFO的指针关系调整。)对于任何给定IPG修复窗口持续时间，存在IPG修复电路的两个模式的三个可能的情境：1)IPG修复电路对N数目个违反的IPG间隔执行足够IPG修复校正，以使得写入/读取FIFO指针关系处于理想状态；2)业务使得不存在违反最小阈值量的IPG间隔(即，无IPG校正)，进而致使写入/读取指针修复模式修理指针关系；以及3)IPG修复电路对N数目个违反的IPG间隔执行足够IPG修复校正，然而，仍需要写入/读取指针修复模式来修理剩余指针关系差量。
然而，在每一端口608a-N接收数据之前，在接收线656处接收的数据流应当经处理以逆转由发射端口ASIC 504的其它组件执行的操作。确切地说，接收端口ASIC 604示出为包含SERDES 652、变速箱648、接收缓冲器644、同步电路640、丢弃AM电路636、解扰器电路632以及块解除交错电路628。在接收线656处接收的数据由SERDES 652解除串行化(例如，并行化)，并且接着提供到变速箱648，所述变速箱将来自接收线656的数据的所谓的“变速比”调整为适当速度和信道数目以用于由ASIC 604的其它组件处理。作为非限制性实例，变速箱648可将数据从32位数据流转换回到66位数据流(而变速箱544将数据从66位数据流转换到32位数据流)。
变速箱648的输出提供到接收缓冲器644，所述接收缓冲器可呈FIFO缓冲器644的形式。在一些实施例中，接收缓冲器644是充当网络与接收端口ASIC 604之间的时钟边界的异步FIFO缓冲器，其经配置以使用PCS 624时钟域而不是网络时钟域进行操作。
来自接收缓冲器644的数据提供到同步电路640。FIFO电路644利用所接收块的经编码/加扰有效负载的未加扰同步标头以便对准到块边界。举例来说，块可以由未加扰2位同步标头和经加扰64位有效负载组成，所得是66位块。另外，周期性地插入的AM是66位格式，但四个AM中的每一个的整个66位未加扰。同步电路640搜索和检测固定且周期性地插入的AM并锁定到它们。
在一些实施例中，AM可以包含具有预定格式的2位同步标头(例如，“01”或“10”)，其有助于确保恰当地维持经编码数据的边界且促进端口定界。在发射侧插入的AM在发射侧未编码，并且因此提供用于识别从不同发射端口508a-N接收的数据的边界的快速且有效机制(用于偶发性指派到对应接收端口608a-N)。在同步电路640已经处理接收的数据之后，丢弃AM电路636移除由AM插入电路536先前插入的那些AM，进而仅留下经编码数据用于进一步处理。
数据流随后由解扰器电路632解扰。在一些实施例中，解扰器电路632应用与由加扰器电路532应用的加扰算法逆转的算法。经解扰数据随后由块解除交错器电路628解除交错。块解除交错器电路628将来自单个流的数据分配到所述多个端口608a-N上。在不脱离本发明的范围的情况下，端口608a-N之间的数据分配可以轮循调度方式发生(在发射侧处执行的交错过程后)。
每一端口608a-N从块解除交错器电路628接收数据且利用PCS层624对数据进行解码，然后将经解码数据放置到IPG修复电路622上，并且接着放置到解除复制电路620上。此时，取决于在每一端口608a-N当前正使用哪一协议，数据将提供到不同的Rx MAC 612a、612b。因此，在不脱离本发明的范围的情况下，每一端口608a-N可支持多个协议。提供到适当Rx MAC 612a、612b的数据可与由对应端口508a-N的对应Tx MAC 512a、512b提供的数据类似或相同。
现在参看图7A-C和8，根据本发明的至少一些实施例将描述IPG修复电路622的操作的额外细节。确切地说，将参考具有多个块的说明性数据流700描述执行IPG修复功能的方法800。
方法800开始于IPG修复电路622执行数据流700上的传入块的分析(步骤804)。IPG修复电路622确定IPG修复窗口计数器是否已从预定值递减至零(步骤808)。如果IPG修复窗口计数器已流逝(例如，步骤808的询问得到肯定地回答)，那么IPG修复电路622确定在数据流700的块712中是否检测到IPG间隔(步骤812)。如果不是，那么方法800返回到步骤804。如果是，那么方法继续到IPG修复电路622插入一或多个空闲列以修理写入/读取FIFO指针分离(步骤816)。IPG修复电路622随后将IPG修复窗口计数器设定回到初始预定义值(步骤820)。
返回参看步骤808，如果IPG修复电路622尚未完全递减IPG修复窗口计数器，那么方法800继续到IPG修复电路622将IPG修复窗口计数器递减预定值(例如，一)(步骤824)。随后，方法800继续到IPG修复电路622确定是否已检测到IPG间隔(步骤828)。替代地或另外(在步骤828和/或步骤812中)，IPG修复电路622可结合搜索IPG间隔违反而搜索数据流700内的其它类型的数据块712或列716。如果未检测到IPG间隔或者其它类型的预定数据块712或列716，那么方法返回到步骤804。
如图7C所示，每一数据块712也可以表示为数据列716。数据列716可以包含多个行720a、720b、720c、720d。每一不同类型的数据列716可以具有不同数据行。作为非限制性实例，XGMII业务可以包含每数据块712四个八位位组。换句话说，四个八位位组可构成XGMII接口，其可被替代地称作XGMII列716。继续非限制性实例，起始块“S”包含第一行720a中的起始字符“/S/”，随后是三行数据“/d/”字符。起始块“Sa”描绘起始块“S”的复制520的输出，且包含第一行720a中的识别符“aa”，随后是三行数据“/d/”字符。数据列块“D”包含四行数据“/d/”字符。空闲块“I”包含四个空闲“/I/”字符。终止块“T”可以四个不同变体提供。提供终止块“T”以表示属于共同数据集(例如，数据包)的数据块集合的结束。如果用于数据包的所有数据可仅以数据列均匀填充，那么可使用第一终止列T0。第一终止列T0不提供用于先前数据块中表示的数据包的额外数据。因此，第一终止列T0包含第一行720a中的终止“/T/”字符，随后是三个空闲“/I/”字符。因此，在先前空闲块将提供额外四个空闲“/I/”字符之前，第一终止列T0固有地提供三个空闲“/I/”字符。第二终止列T1容纳第一行720a中的一个额外数据字符，并且接着包含第二行720b中的终止“/T/”字符，随后是两个空闲“/I/”字符。第三终止列T2容纳第一行720a和第二行720b中的两个额外数据字符，并且接着包含第三行720c中的终止“/T/”字符，随后是一个空闲“/I/”字符。最后，第四终止列T3容纳前三个行720a、720b、720c中的三个额外数据字符，随后是第四行720d中的终止“/T/”字符。
基于终止列的格式，大多数通信协议可需要至少两个空闲块跟随终止块。换句话说，空闲块表示4字节的IPG大小(由于其中提供的四个空闲“/I/”字符)。如果通信协议具有例如9字节的最小IPG间隔大小，那么每一终止块“T”应当随后是至少两个空闲块(例如，两个IPG列，其固有地提供八字节的空闲“/I/”字符)。应了解，IPG间隔可大于最小值(例如，如果连续包之间的一段时间中不存在业务)，但最小IPG间隔大小用以界定IPG列的最小数目(或以字节测量的IPG的最小大小)不小于预定最小值。
返回参看方法800，如果IPG修复电路622在步骤828检测到IPG间隔704(或空闲块“I”或终止块“T”)，那么IPG修复电路622将通过确定在IPG间隔704内是否已检测到IPG违反(步骤832)而继续。确切地说，如果IPG修复电路622检测到连续块中不存在小于预定最小数目的空闲字符(或IPG列)或终止块“T”随后不是至少两个空闲块“I”以支持预定IPG大小，那么IPR修复电路622将开始修复数据流700的过程以将流700带回到符合IPG间隔要求(步骤836)。作为非限制性实例，一或多个空闲块/列708可插入到数据流700中以修复经检测为违反通信协议的IPG间隔要求的IPG间隔704。在一些实施例中，终止块“T”表示IPG间隔的开始。只要终止块“T”和紧跟随的空闲块“I”内提供预定数目的空闲字符，就可适应IPG间隔要求。然而，如果AM插入或某个其它过程导致移除空闲块“I”中的一个，那么IPG修复功能622具备插入或添加回一或多个空闲块“I”的能力以使数据流700变回遵从IPG间隔要求。
在描述中给出具体细节以提供对实施例的透彻理解。然而，本领域的技术人员应理解，可以在没有这些具体细节的情况下实践所述实施例。在其它情况下，可以在没有不必要的细节的情况下示出众所周知的电路、过程、算法、结构以及技术以便避免混淆实施例。
虽然已经在本文中详细地描述了本发明的说明性实施例，但是应理解本发明概念可以其它方式不同地实施和采用，并且除了现有技术所限制的之外，所附权利要求书意图解释为包含此类变化。

Claims (20)

1.一种通信装置，其包括：
第一端口，其包括：
第一MAC，其经配置以根据第一通信协议操作；
第二MAC，其经配置以根据与所述第一通信协议不同的第二通信协议操作；以及
第一映射电路，其经配置以将用于所述第二MAC的数据从所述第一通信协议转换到所述第二通信协议；以及
第二端口，其包括：
第三MAC，其经配置以根据所述第一通信协议操作；
第四MAC，其经配置以根据所述第二通信协议操作；以及
第二映射电路，其经配置以将用于所述第四MAC的数据从所述第一通信协议转换到所述第二通信协议；
其中所述第一端口和所述第二端口均进一步包括包间间隙IPG修复电路，其经配置以检测数据流内的违反由所述第一通信协议界定的IPG间隔要求的IPG间隔，并且响应于检测到违反所述IPG间隔要求的所述IPG间隔而对所述数据流执行IPG修复且使所述IPG间隔变为遵从所述IPG间隔要求。
2.根据权利要求1所述的通信装置，其中所述IPG修复电路通过扫描所述数据流是否有终止块来检测违反所述IPG间隔要求的所述IPG间隔。
3.根据权利要求1所述的通信装置，其中所述IPG修复电路经配置以通过将一或多个IPG间隔添加到所述数据流来对所述数据流执行所述IPG修复。
4.根据权利要求1所述的通信装置，其中对准标记AM插入电路经配置以移除至少一个空闲块且以AM替换所移除的至少一个空闲块。
5.根据权利要求1所述的通信装置，其进一步包括：
块解除交错器电路，其经配置以在所述第一端口与所述第二端口之间将数据解除交错。
6.根据权利要求2所述的通信装置，其中所述IPG修复电路通过对紧跟随所述终止块的空闲块的数目进行计数来进一步检测违反所述IPG间隔要求的所述IPG间隔。
7.根据权利要求4所述的通信装置，其中所述至少一个空闲块的所述移除造成所述数据流违反所述IPG间隔要求。
8.根据权利要求6所述的通信装置，其中所述IPG修复电路通过将所述终止块和紧跟随所述终止块的所述空闲块中的空闲字符的数目与由所述第一通信协议界定的空闲字符的预定最小数目进行比较来进一步检测违反所述IPG间隔要求的所述IPG间隔。
9.根据权利要求8所述的通信装置，其中所述IPG修复电路通过添加跟随所述终止块的足够数目的空闲字符以等于或大于所述空闲字符的预定最小数目来对所述数据流执行所述IPG修复。
10.根据权利要求9所述的通信装置，其中所述IPG修复电路经配置以在紧跟随所述终止块的所述空闲块的紧邻之前或紧邻之后添加至少一个空闲块。
11.根据权利要求10所述的通信装置，其中所述至少一个空闲块包含四个空闲字符。
12.一种方法，其包括：
根据第一通信协议操作第一端口的第一MAC；
根据与所述第一通信协议不同的第二通信协议操作所述第一端口的第二MAC；
操作第一映射电路以将用于所述第二MAC的数据从所述第一通信协议转换到所述第二通信协议；
根据所述第一通信协议操作第二端口的第三MAC；
根据所述第二通信协议操作所述第二端口的第四MAC；
操作第二映射电路以将用于所述第四MAC的数据从所述第一通信协议转换到所述第二通信协议；
由所述第一或第二端口中的至少一者接收数据流；
分析所述数据流；
检测所述数据流内的违反由用于在所述数据流内传送数据的所述第一通信协议界定的IPG间隔要求的包间间隙IPG间隔；以及
响应于检测到违反所述IPG间隔要求的所述IPG间隔，对所述数据流执行IPG修复过程以使所述IPG间隔变为遵从所述IPG间隔要求。
13.根据权利要求12所述的方法，其中检测违反所述IPG间隔要求的所述IPG间隔包括：
扫描所述数据流是否有终止块；以及
对紧跟随所述终止块的空闲块的数目进行计数。
14.根据权利要求12所述的方法，其进一步包括：
从所述数据流移除至少一个空闲块；以及
以对准标记AM替换所移除的至少一个空闲块。
15.根据权利要求12所述的方法，其进一步包括：
在所述第一端口与所述第二端口之间将数据解除交错。
16.根据权利要求13所述的方法，其中检测违反所述IPG间隔要求的所述IPG间隔进一步包括：
将所述终止块和紧跟随所述终止块的所述空闲块中的空闲字符的数目与由所述第一通信协议界定的空闲字符的预定最小数目进行比较。
17.根据权利要求16所述的方法，其中对所述数据流执行所述IPG修复过程包括：
添加跟随所述终止块的某一数目的空闲字符以将所述终止块和所述空闲块中包含的所述空闲字符的数目升高到等于或大于所述空闲字符的预定最小数目的水平。
18.根据权利要求17所述的方法，其中经由包含四个空闲字符的空闲块的插入来添加所述数目的空闲字符。
19.一种数据发射系统，其包括：
第一端口，其包括：
第一MAC，其经配置以根据第一通信协议操作；
第二MAC，其经配置以根据与所述第一通信协议不同的第二通信协议操作；以及
第一映射电路，其经配置以将用于所述第二MAC的数据从所述第一通信协议转换到所述第二通信协议；
第二端口，其包括：
第三MAC，其经配置以根据所述第一通信协议操作；
第四MAC，其经配置以根据所述第二通信协议操作；以及
第二映射电路，其经配置以将用于所述第四MAC的数据从所述第一通信协议转换到所述第二通信协议；以及
块解除交错器电路，其经配置以在所述第一端口与所述第二端口之间分配数据；其中所述第一端口和所述第二端口均进一步包括包间间隙IPG修复电路，其经配置以分析由所述块解除交错器电路输出的数据流以确定至少一个空闲块的移除是否造成所述数据流打破对所述第一通信协议的IPG间隔要求的遵从，并且接着插入空闲块以使所述数据流变回到遵从所述IPG间隔要求。
20.根据权利要求19所述的数据发射系统，其中所述IPG修复电路经配置以对所述数据流中紧跟随终止块的空闲块的数目进行计数，且将所述终止块和紧跟随所述终止块的所述空闲块中的空闲字符的数目与由所述第一通信协议界定的空闲字符的预定最小数目进行比较。
CN201910524759.2A 2018-06-20 2019-06-18 用于针对有损协议执行包间间隙修复的系统和方法 Active CN110620809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/012,980 2018-06-20
US16/012,980 US11082539B2 (en) 2018-06-20 2018-06-20 System and method for performing interpacket gap repair for lossy protocols

Publications (2)

Publication Number Publication Date
CN110620809A CN110620809A (zh) 2019-12-27
CN110620809B true CN110620809B (zh) 2022-06-10

Family

ID=68805959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910524759.2A Active CN110620809B (zh) 2018-06-20 2019-06-18 用于针对有损协议执行包间间隙修复的系统和方法

Country Status (3)

Country Link
US (1) US11082539B2 (zh)
CN (1) CN110620809B (zh)
DE (1) DE102019003979B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11128742B2 (en) * 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US11916662B2 (en) 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
US11838111B2 (en) 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017003441A1 (en) * 2015-06-30 2017-01-05 Applied Micro Circuits Corporation Identification codewords for a rate-adapted version of a data stream

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878219A (en) 1988-04-28 1989-10-31 Digital Equipment Corporation Method and apparatus for nodes in network to avoid shrinkage of an interframe gap
US4849970A (en) 1988-05-19 1989-07-18 Advanced Micro Devices, Inc. Smoothing apparatus for an independently clocked network
US6226290B1 (en) * 1998-04-28 2001-05-01 Nortel Networks Limited Method and apparatus for adjusting an interpacket gap using a network device in a data communications network
US7089485B2 (en) * 2000-02-03 2006-08-08 Agere Systems Inc. Simple link protocol providing low overhead coding for LAN serial and WDM solutions
US6768841B2 (en) * 2001-03-16 2004-07-27 Metrophotonics Inc. Integrated optical interleaver/de-interleaver
US8649398B2 (en) * 2011-03-14 2014-02-11 Xilinx, Inc. Packet network interface apparatus and method
US9628396B2 (en) * 2013-07-11 2017-04-18 Mediatek Inc. Network device and method for outputting data to bus with data bus width at each cycle by generating end of packet and start of packet at different cycles
US9544237B1 (en) * 2013-10-23 2017-01-10 Marvell International Ltd. Method and apparatus for inserting idle bytes in a data stream
US9483209B2 (en) * 2014-09-22 2016-11-01 Freescale Semiconductor, Inc. Interface system and method
US10038450B1 (en) * 2015-12-10 2018-07-31 Xilinx, Inc. Circuits for and methods of transmitting data in an integrated circuit
CN107786299B (zh) * 2016-08-25 2021-06-08 华为技术有限公司 一种发送和接收业务的方法、装置和网络系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017003441A1 (en) * 2015-06-30 2017-01-05 Applied Micro Circuits Corporation Identification codewords for a rate-adapted version of a data stream

Also Published As

Publication number Publication date
US11082539B2 (en) 2021-08-03
CN110620809A (zh) 2019-12-27
DE102019003979B4 (de) 2022-02-24
US20190394309A1 (en) 2019-12-26
DE102019003979A1 (de) 2019-12-24

Similar Documents

Publication Publication Date Title
CN110620809B (zh) 用于针对有损协议执行包间间隙修复的系统和方法
US6738935B1 (en) Coding sublayer for multi-channel media with error correction
US6996738B2 (en) Robust and scalable de-skew method for data path skew control
US6757348B1 (en) High-speed coordinated multi-channel elastic buffer
EP1388975B1 (en) System and method for data transition control in a multirate communication system
US7581041B1 (en) Methods and apparatus for high-speed serialized data transfer over network infrastructure using a different protocol
US7408878B2 (en) System packet interface
WO2014052972A1 (en) High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
US7065101B2 (en) Modification of bus protocol packet for serial data synchronization
CA2548524C (en) Device with improved serial communication
WO2020098409A1 (zh) 一种时间同步的方法、设备及存储介质
US20060209784A1 (en) Methods and apparatus for controlling ethernet packet transfers between clock domains
Muzaffar et al. A pulsed-index technique for single-channel, low-power, dynamic signaling
US9197531B1 (en) Methods and apparatus of time stamping for multi-lane protocols
EP0430050A2 (en) Asynchronous priority select logic
CN110620757B (zh) 用于实现有损协议的无损包间间隙的系统和方法
US7327725B2 (en) Method and apparatus capable of transferring very high data rates across a midplane or backplane
US9372501B2 (en) Block aligner-based dead cycle deskew method and apparatus
WO2018086266A1 (zh) Usxgmii多通道ipg精确补偿的方法及系统
Ranjula et al. Implementation techniques for IEEE 802.3 ba 40Gbps Ethernet Physical Coding Sublayer (PCS)
CN111181677B (zh) 时间同步方法、网络设备及存储介质
RU2271612C1 (ru) Устройство для передачи данных
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
US7180935B2 (en) System and method for compensating for delay time fluctuations
CN117130973A (zh) 一种基于FPGA Serdes接口的高速数据传输架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant