CN1552123A - 分布式多路复用器 - Google Patents

分布式多路复用器 Download PDF

Info

Publication number
CN1552123A
CN1552123A CNA028173635A CN02817363A CN1552123A CN 1552123 A CN1552123 A CN 1552123A CN A028173635 A CNA028173635 A CN A028173635A CN 02817363 A CN02817363 A CN 02817363A CN 1552123 A CN1552123 A CN 1552123A
Authority
CN
China
Prior art keywords
input
transmission line
circuit
multiplexed
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028173635A
Other languages
English (en)
Other versions
CN1305216C (zh
Inventor
U
U·凯尔
V·查卡斯
˹��������ͼ˹�����µ�
G·索里奥笛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1552123A publication Critical patent/CN1552123A/zh
Application granted granted Critical
Publication of CN1305216C publication Critical patent/CN1305216C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Table Devices Or Equipment (AREA)

Abstract

一种数字式多路复用器电路，包括接收输入信号的输入传输线结构，具有依次由输入传输线结构连接在一起的输入端的多路复用块，以及依次连接多路复用块的输出端并接收来自多路复用块的输出信号的输出传输线。

Description

分布式多路复用器
技术领域
本发明涉及分布式多路复用器。
背景技术
用于光网应用的电子电路的工作频率在数十千兆赫(GHz)的范围内。典型地，电路的最大工作频率期望是用于制造器件的半导体工艺的单位电流增益频率(fT)的一半。该最大工作频率主要由输出终端安装的输出缓冲器来限定。
附图说明
图1是电路的框图。
详细说明
图1示出了分布式多路复用器电路10，其具有通过输入缓冲器20，22，24连接到输入传输线14，16和18的输入数据信号D0 12A，D0N 12B，D1 12C，D1N12D，以及输入选择信号SL 12E和SLN 12F。电路10还包括输入终端电阻器26及多个多路复用级28，30，32。输出传输线34通过电阻器26耦合到电源电压VDD上，并接收来自多路复用级28，30，32上的输出信号。传输线14，16，18可为集总元件型，即，作为电感器使用，但优选为分布型。
输入选择信号SL 12E和SLN 12F提供一个如20千兆赫兹(GHz)的信号并在两输入数据信号D0 12A和D1 12C之间转换。输入传输线14，16，18分别通过缓冲器20，22，24接收输入12A-F。
三个缓冲器20，22和24为用于输入12A-F的电路。该三个缓冲器20，22，24具有匹配阻抗。一个实施例中，缓冲器20，22，24为具有外部终端电阻器26的集电极开路设计。在另一个实施例中，缓冲器20，22，24内部包括电阻器26。输出信号从缓冲器20，22，24传输到多路复用级28，30，32。
多路复用级28，30，32为具有射极输出器的时域多路复用器。与缓冲器20，22，24相同，多路复用级28，30，32在输出上采用集电极开路。多路复用级28，30，32的数量n可从大约3变化到大约6。所使用的多路复用级28，30，32的数量n取决于期望输出信号的大小。从每个多路复用级28，30，32的输出分别加上同相电流到输出节点36，用于在节点处产生一输出电压。优选实施例中，晶体管为硅锗异质结双极晶体管(SiGe HBTs)。
传输线14，16，18将输入信号12A-F从缓冲器20，22，24输送到多路复用级28，30，32，并将多路复用信号输送到输出36。从每个多路复用级28，30，32到输出端的电气路径长度相同。照这样，依次输出信号36在输出上同相相加。为了最佳实施，传输线14，16，18定义为阻抗高于50Ω。当考虑将多路复用级28，30，32的端口晶体管的本征电容作为传输线结构的阻抗的一部分时，可以得到50Ω的匹配特性阻抗。每一传输线14，16，18，34充当两个单端传输线。在其他实施例中，每一传输线14，16，18，34可以充当一个单端线或充当一个差动线。在优选实施例中传输线14，16，18，34为微波传输带型。
集电极开路缓冲器20，22和24的输出阻抗取决于终端电阻器26的电阻值，并优选与输入传输线14，16，18的阻抗匹配，同时也与多路复用级28，30，32的输入或本征输入电抗匹配。一般地，这些多路复用级28，30，32的输入电抗实际上为容性。例如，输入传输线14，16和18具有90Ω的特性阻抗。终端电阻器26应该具有与多路复用级28，30，32的输入电容一起与输入传输线14，16，18的阻抗匹配的阻抗。就是说，每一输入传输线14，16，18的特性阻抗结合多路复用级28，30，32的本征输入电容进行选择以为传输线14，16，18的整体输入结构14′，16′，18′以及多路复用级28，30，32的输入电容提供期望如50Ω的特性阻抗。
输入网络的50Ω的阻抗确定输入数据和时钟缓冲器驱动的负载。所具有的好处是有效地驱动带有低电压漂移和半数据率的单片级缓冲器的高功率多路复用级的输入。然后多路复用器输出驱动高电压漂移且全数据率的外部负载。
在一个实施例中，具有单位电流增益频率fT＝47GHz的SiGe双极性技术用在电路10的设计中。采用标准多路复用级拓扑所能产生的最大数据率为30Gb/s。当使用三个多路复用级28，30，32时采用电路10拓展最大数据率的极限到大于40Gb/s。电路10具有高输出驱动能力且具有50Ω的终端。因此，不必使用单独的输出缓冲器。
电路10具有时分多路复用级拓扑，与标准多路复用级拓扑相比其在扩展的频率范围内工作。由于避免了多片方案，因此降低了成本。电路10包括n个简单的集电极开路拓扑的多路复用级，与这些多路复用级连接的匹配网络，集电极开路缓冲器及在数据，输入和输出处的50Ω的终端电阻器，选择和输出信号。
因此，分布式数字多路复用级具有多个传输线结构14′，16′，18′。结构14′，16′，18′包括多个依次连接的多路复用级块的本征输入电抗。通过用于第一和第二输入端的第一和第二传输线将这些块串级互连。这些块具有通过第三传输线串级互连的时钟端。输出端串级通过第四传输线互连。
分布式数字多路复用级电路具有整体传输线结构，该整体传输线结构具有至少部分由多路复用级块的输入的本征输入阻抗和多个传输线的本征输入阻抗一起确定的特性阻抗。
还可提供在这些高频率工作的其他数字逻辑设备。因此，其他实施例也在依次的权利要求的范围之内。

Claims (20)

1.一种数字多路复用器电路，包括：
接收输入信号的输入传输线结构；
具有依次由输入传输线结构连接在一起的输入端的多路复用块；以及
依次连接多路复用块的输出端并接收来自多路复用块的输出信号的输出传输线。
2.如权利要求1所述的电路，其中外部终端电阻器将输出传输线连接到电源电压上。
3.如权利要求1所述的电路，还包括：具有连接在多路复用块的输入和传输线之间的集电极开路输出级的缓冲器，其通过外部终端电阻器端接。
4.如权利要求1所述的电路，其中输入包括：差动数据输入信号；及差动时钟输入信号。
5.如权利要求1所述的电路，其中集电极开路拓扑多路复用块为时域复用器。
6.如权利要求3所述的电路，其中外部终端电阻器的阻抗与传输线的阻抗和多路复用块的本征输入电容相匹配。
7.如权利要求6所述的电路，其中多路复用块的输入端口的晶体管和多路复用块的输出端口的晶体管具有匹配电容。
8.如权利要求1所述的电路，其中输入传输线定义为高于接近50Ω的阻抗。
9.如权利要求8所述的电路，其中阻抗为90Ω。
10.一种分布式多路复用器电路，包括：
多个集电极开路拓扑的多路复用块；
连接50Ω端接电阻器上端接的多路复用块的输入的输入匹配网络；及
连接50Ω端接电阻器上端接的多路复用块的输出的输出匹配网络。
11.如权利要求10所述的电路，其中每一多路复用块包括时域多路复用器。
12.如权利要求11所述的电路，其中时域多路复用器包括具有相同本征电容的输入端口上的晶体管和输出端口上的晶体管。
13.如权利要求10所述的电路，其中，匹配网络包括：
接收差动输入信号，具有集电极开路输出的输入缓冲器，该缓冲器提供差动缓冲输入信号给输入匹配结构；及
其中输入匹配结构包括：
一对输入传输线，以差动地将差动缓冲输入信号从集电极开路缓冲器传输到多路复用块上，该传输线定义为阻抗高于50Ω。
14.如权利要求13所述的电路，其中输出匹配网络包括一对输出传输线，以接收来自多路复用块的差动输出信号，同时该输出传输线具有50Ω的特性阻抗。
15.一种分布式数字多路复用器电路，包括：
多个传输线结构；及
多个依次连接的多路复用器块，该多路复用器块具有至少一对通过第一和第二传输线串级互连的输入，通过第三传输线串级互连的时钟终端，和通过第四传输线串级互连的输出终端。
16.如权利要求15所述的分布式数字多路复用器电路，其中多个传输线的特性阻抗至少部分地由多路复用器块的输入的本征输入阻抗确定。
17.如权利要求16所述的分布式数字多路复用器电路，其中特性阻抗高于50Ω。
18.如权利要求17所述的分布式数字多路复用器电路，其中特性阻抗为大约90Ω。
19.如权利要求15所述的分布式数字多路复用器电路，其中每一多路复用器块包括具有匹配电容的输入端口上的晶体管和输出端口上的晶体管。
20.如权利要求15所述的分布式数字多路复用器电路，还包括第五传输线结构，与第四传输线结构一起差动地将差动输出信号从多路复用器块连接到输出终端上。
CN02817363.5A 2001-09-05 2002-09-04 分布式多路复用器 Expired - Fee Related CN1305216C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31730101P 2001-09-05 2001-09-05
US60/317,301 2001-09-05
US10/157,353 2002-05-28
US10/157,353 US6680936B2 (en) 2001-09-05 2002-05-28 Distributed multiplexer

Publications (2)

Publication Number Publication Date
CN1552123A true CN1552123A (zh) 2004-12-01
CN1305216C CN1305216C (zh) 2007-03-14

Family

ID=26854045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02817363.5A Expired - Fee Related CN1305216C (zh) 2001-09-05 2002-09-04 分布式多路复用器

Country Status (7)

Country Link
US (1) US6680936B2 (zh)
EP (1) EP1423916B1 (zh)
CN (1) CN1305216C (zh)
AT (1) ATE407479T1 (zh)
DE (1) DE60228735D1 (zh)
TW (1) TWI223933B (zh)
WO (1) WO2003021780A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847214A (zh) * 2006-01-13 2016-08-10 高通股份有限公司 局部化及分布式分配多路复用及控制

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983865A (en) 1989-01-25 1991-01-08 Pacific Monolithics High speed switch matrix
JPH0758963B2 (ja) * 1989-01-27 1995-06-21 日本電気株式会社 セル交換装置
EP0593609A1 (en) * 1991-07-01 1994-04-27 Telstra Corporation Limited High speed switching architecture
US5602479A (en) * 1995-08-08 1997-02-11 Picker International, Inc. Quadrature radio frequency coil for magnetic resonance imaging
JP3660591B2 (ja) * 1998-11-10 2005-06-15 株式会社東芝 マトリクススイッチ
US6680610B1 (en) * 1999-05-24 2004-01-20 Walid E. Kyriakos Apparatus and method for parallel MR data acquisition and parallel image reconstruction from multiple receiver coil arrays for fast MRI
US6577888B1 (en) * 2000-09-29 2003-06-10 Usa Instruments, Inc. Sliding-dome and split-top MRI radio frequency quadrature array coil system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105847214A (zh) * 2006-01-13 2016-08-10 高通股份有限公司 局部化及分布式分配多路复用及控制

Also Published As

Publication number Publication date
TWI223933B (en) 2004-11-11
EP1423916A1 (en) 2004-06-02
DE60228735D1 (de) 2008-10-16
US20030042966A1 (en) 2003-03-06
CN1305216C (zh) 2007-03-14
WO2003021780A1 (en) 2003-03-13
EP1423916B1 (en) 2008-09-03
US6680936B2 (en) 2004-01-20
ATE407479T1 (de) 2008-09-15

Similar Documents

Publication Publication Date Title
JP4990910B2 (ja) 構成可能なオンダイ終端
US6794934B2 (en) High gain wideband driver amplifier
US6768352B1 (en) Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals
EP1316146A2 (en) Circuit for producing low-voltage differential signals
EP2401813A1 (en) Fast common mode feedback control for differential driver
US11894655B2 (en) H-bridge integrated laser driver
AU717718B2 (en) Universal sender device
WO2004073274A1 (en) Low voltage multistage adaptive equalizer
US6566904B2 (en) Pad calibration circuit with on-chip resistor
US6625206B1 (en) Simultaneous bidirectional data transmission system and method
CN1305216C (zh) 分布式多路复用器
CN101282108B (zh) 低差动电压输出电路
CN1839544B (zh) 用于接收机均衡的装置和系统
CN108829931B (zh) 一种bmc收发器
JP2002502147A (ja) 直線型遷移を伴う線路駆動器
CN100472952C (zh) 电流控制cmos宽带可变延迟信元电路
US6476642B1 (en) Differential current driver circuit
JPH04249945A (ja) 信号伝送方法及び回路
US20240154608A1 (en) High-speed wide-band low-power level shifter for high-speed applications
US5982218A (en) Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system
US20230058343A1 (en) Nmos low swing voltage mode tx driver
CN117453593A (zh) 一种摆率可调的低电磁辐射can总线发送器
CN109977063A (zh) 串行解串系统以及其差动比较器
CN116112083A (zh) 一种应用于400Gb/s PAM4光通信发射和接收端中的slicer电路设计方法
CN116155217A (zh) 一种高线性度大带宽cmos可变增益放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070314

Termination date: 20130904