CN1541443B - 施加复制增益单元的开环可变增益放大器与信号放大方法 - Google Patents

施加复制增益单元的开环可变增益放大器与信号放大方法 Download PDF

Info

Publication number
CN1541443B
CN1541443B CN028156471A CN02815647A CN1541443B CN 1541443 B CN1541443 B CN 1541443B CN 028156471 A CN028156471 A CN 028156471A CN 02815647 A CN02815647 A CN 02815647A CN 1541443 B CN1541443 B CN 1541443B
Authority
CN
China
Prior art keywords
gain
signal
common
mode voltage
gain unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN028156471A
Other languages
English (en)
Other versions
CN1541443A (zh
Inventor
S·哈尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25450804&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1541443(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1541443A publication Critical patent/CN1541443A/zh
Application granted granted Critical
Publication of CN1541443B publication Critical patent/CN1541443B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本案揭露具有开环结构的可变增益放大器，其包含增益单元耦合至该信号路径中用以放大已知的输入信号。更包含复制增益单元，其具有增益伺服电路用于根据可编程的增益输入而放大增益参考信号，且使该被放大的参考信号均等于原始未被放大的参考信号，基于该均等持续产生增益控制输出至该信号路径增益单元。此增益控制输入反应该增益设定，经由可编程的增益输入而被调整用于过程、温度与供应电压变化。复制增益单元更包含共模电压伺服电路，其感应被放大的参考信号的共模电压，将其均等于一共模电压参考，产生共模电压控制信号至该信号路径增益单元以调整其共模电压。该信号路径增益单元的共模电压的调节被补偿以用于过程、温度与供应电压变化。

Description

施加复制增益单元的开环可变增益放大器与信号放大方法
技术领域
本发明涉及一种开环可变增益放大器与信号放大方法，尤其涉及一种施加复制增益单元的开环可变增益放大器与信号放大方法。
背景技术
重要的模拟建构区块，特别是在模拟信号处理系统中，其为可变增益放大器(VGA)。在含有模拟数字转换器(A/D converter)的许多信号处理与数据取得系统中，VGA电路为必需的组件。通常较佳在一数据转换器，如一A/D转换器，之前施加VGA，以有效地施加该转换器的动态输入范围。
当信号处理速度持续上升，需要持续更快速的转换器，因此具有更快速的VGA。遗憾地，典型的VGA由于其电路设计的原因，所以受到操作速度与带宽的限制。再者，此VGA的操作系数对于处理耐受度、温度与供应电压变化是敏感的。此更进一步地限制这些具有较小处理与/或较低电压技术VGA的施加。
发明内容
因此，需要一可变增益放大器，其可于高速操作，且具有宽的带宽，以及其操作系数对于处理耐受度、温度与供应电压变化是不敏感的。
根据本发明的可变增益放大器(VGA)，该VGA包含至少一信号路径增益单元，其具有一开环结构且可根据一增益控制信号经由一第一增益而用以放大差动输入信号，以及包含一复制增益单元，其耦合至该至少一信号路径增益单元与一增益输入，且根据该增益输入可用以放大一第一参考信号且产生该增益控制信号。
根据本发明的放大一信号的方法，包括：将一增益控制值施加至一复制增益单元，其对应于一信号路径增益单元的一选择增益；施加一第一参考信号至该复制增益单元而被放大使该放大的第一参考信号实质上均等于该第一参考信号；基于该均等而获得一被调整的增益控制信号；以及将该被调整的控制信号施加至该信号路径增益单元，以达成该选择的增益，其中至少一该增益控制值与该第一参考信号是可编程的。
附图说明
图1是描述一闭环可变增益放大器。
图2是根据本发明的第一实施例，说明一开环可变增益放大器。
图3是说明图2的实施例所施加的一增益单元配置。
图4是说明图3的该增益单元的电路图。
图5是说明图2实施例所施加的复制增益单元电路的电路图。
图6图5的电路所施加的编程增益单元的电路图。
图7是说明图5所施加的数字编程增益单元的电路图。
图8是一电路图，说明图5的电路中所施加的交叉转换。
图9是一电路图，其说明根据图3中第二实施例所用配置的增益单元。
图10是一电路图，其说明图2中第二实施例所用开环可变增益放大器的一复制增益单元电路。
具体实施方式
快速信号处理系统的设计中，最关键的系数之一是信号路径中所有组件的组合带宽、所得信号变形以及信号强度的损失。该信号路径被定义为路径，亦即电路与连接，该输入信号被处理，亦即被放大至该输出，其为该信号被通过至一后续处理/电路阶段。一般可获得两种形式的可变增益放大器(VGA)结构，闭环与开环，用于合并至此信号处理系统中。闭环经由再循环该放大的输出信号的该信号路径中的回馈回路，保持信号增益与电路稳定，典型透过一运算放大器与电阻网络。另一方面，开环VGA在该信号路径中并不施加一回馈回路，而是仅依赖外部产生的信号以调整信号增益与电路稳定。
图1说明一闭环可变增益放大器(VGA)100用于不同的信号，描述如下且是为习知技艺所已知者。该闭环VGA100包含一运算放大器102，其与一编程电阻回馈网络104耦合。该运算放大器102的不同输出，是标示为「outp」与「outn」，其各自耦合至其自身的编程电阻回馈网络104。此处所称的「耦合至」是指直接连接至或是透过一个或多个中间组件而间接连接。每一编程电阻回馈网络104进一步地耦合至该运算放大器102的对应输出。该编程电阻回馈网络104特征为具有编程可转换的电阻值，其可被用以调整该网络104的组合/整个电阻。令熟知此技艺的人士所赞赏的是在该回路中，此VGA 100需要一内部补偿的复合运算放大器102。这是由于大多数的运算放大器可被视为二级系统，其包含至少两内部高阻抗节点。为了保持二级系统避免振动，必须保证设计一旦该输出相位接近-180度时，该电路的自输入至输出电压增益，已降至低于0dB。再者，在该相位达到-180度之前(典型超过65度，即所谓的「相位边缘」)，增益已降至0dB，以减少安置时间且将该放大器输出的共鸣最小化。执行此功能的电路技术，即所谓的「补偿技术」。
更令人欣赏的是该VGA 100及其整个电路回路必须被补偿，以于增益改变过程中保持稳定。其典型经由设计该放大器电路而完成，因此可防止整个电路(放大器加回馈网络)受到振动，亦即可保持稳定。可利用已知的技术，例如「极点分离(pole splitting)」或是「主要极点补偿(Dominant pole compensation)」。因此，由于(以补偿)稳定一运算放大器，典型地需要将低通作用导引至该信号路径中以降低该放大器的振动倾向，所以可达到信号处理速度的限制。由于一低通过滤器降低高频率，其亦降低整个系统的带宽与速度。
此外，对于该封闭VGA 100的每一增益设定，必须保证该回路的稳定性，以及重要的回路系数，例如-3dB带宽与设定时间，对于不同的增益设定，通常变化明显。再者，当保持该增益带宽产物时，越来越难将闭环VGA 100中所施加的运算放大器缩小M，以在较小的电压操作。
对于一已知的执行/制造技术而言，例如互补金属氧化物半导体(complementary metal oxides emiconductor，CMOS)，一典型的闭环技术VGA更具有小信号与大信号的限制，由于该限制，约-3dB，带宽与其有限的内部转换速率(slew rate)。转换速率定义最大速度，其中电路的输出可接在快速改变输入信号之后。在一最大输入斜率，该电路的输出无法再跟随，即为「转换」。该输出电压的改变速度保持在最大值，固定的速度，甚至是更快的输入上生/下降倍数。转换速率定义为电压/秒(V/s)。令人欣赏的是CMO S制程包含施加金属栅极与多晶硅栅极的制程。更令人欣赏的是可施加其它的制程技术与其它的尺寸，以及此处所揭露的电路系统更可进一步与其它电路系统整合。
为了自一已知的CMOS技术得到最大的速度，因而转移到一开环技术，其减少VGA中速度关键内部电路节点的数目。一开环结构的范例，是施加衰退的差动晶体管对(degenerated differential transistorpair)，其具有电子负载与一增加的增益漏极跟随器(gain sourcefollower)。为更进一步说明此种形式的可变增益放大器，请参阅J.J.F.Rijns于1996年7月固态电路的IEEE期刊，第31卷第7号的第1029-1034页中，「CMOS低失真高频率可变增益放大器」。然而，即使是如Rijns所描述的开环实施，仍自存在的几个内部电路节点与其相关联的寄生极点(parasitic pole)受到某些速度损失。
在VGA设计中另一个重要的设计系数的产生，是由于典型地经由一数据转换器所取样的电压信号，具有小强度，且需要被放大成为理想的输入电压范围，以供更进一步的信号处理。应该定义且保持该VGA的电压增益，独立于过程耐受度、温度与供应电应电压变化之外。过程耐受度包含无可预测的或是可预测但无法避免的变化，其是在未损坏装置操作的过程中，发生在集成电路的特征几何结构与材质中。这些变化所具有的特征，如电路组件尺寸不符合、排列不符合，或是掺杂不符合等。这些变化会影响不同电路的实际电路操作性质，且造成其偏离理想的/设计的值，因而虽不完全使得装置失去功能，但却降低效率与操作速度。由于一装置的操作环境中的环境因子，而发生温度变化。由于环境条件、拙劣的设计或拙劣的执行系统电源供应等，而造成供应电压改变。理想上，该VGA增益应该对于这些改变并不敏感，因而在变化的条件下，可提供可预测的操作。此额外的优点在于可经由增加操作装置的耐受度极限，而增加生产产量。
再者，较佳是施加差动信号(differential signal)在模拟电路设计中。以两电压或电流之间的差所表示的信号，是指差动信号(differential signals)。差动输入(differential inputs)彼此减去两输入信号，一正一负。当正输入大于负输入时，以正输入作为代表，当负信号大于正信号时，以负信号作为代表。当正输入等于负输入时，该信号以零为代表。该结果为低噪声，因为噪声典型存在两输入中，且会被扣除，而只剩下该信号。对于二进制的与模拟信号，差动信号所提供的优点为需要一较低电压摆动以代表一信号值，而促使更快速的转换。再者，当该信号并非得自于比较一输入与一接地参考时，差动信号将系统中的接地单纯化。
重要的是以差动信号(differential signals)控制VGA中的共模电压程度，以及在其输出处作为下一信号处理阶段的界面，该下一信号处理阶段典型为上述某些形式的数据转换器。该共模电压为差动电压摆动所集中的基础电压程度。对于零差动信号(0.0伏特)(不具噪声)，两差动输入是于共模电压程度。一数据转换器通常特征为具有一特定的电压范围，供于该VGA电路所需要的输入共模电压。此范围可被保持独立于过程耐受度、温度与供应电压变化之外，以供适当的操作。为了保持该共模电压在适当范围之内，其必须持续作为一可编程的参考，亦即被连续比较与调整，以经由一回馈机制，实质上等于该编程参考值。
本案所揭露的是完全整合的、快速开环可变增益放大器，其具有在该输出共模电压程度以及经由施加一复制增益单元作为参考，而自差动输入至输出的电压增益上的独立控制。所揭露的实施例具有一开环结构，其避免复合电路，例如经由施加简单增益组件于该信号路径中的运算放大器、转换与增益设定电阻器，而经以增加信号速度。再者，所揭露的实施例具有连续活化的增益与共模伺服回路，其在一复制增益单元上操作，而不干扰该信号路径中的快速放大操作。这些增益变化组件与共模感应组件位于该复制增益单元中，所以位在该信号路径中的增益单元不具有内部电路节点。此大幅减少VGA中寄生极点(parasitic pole)的数目，因而增加该VGA的带宽。所揭露的实施例，其操作亦可施加小供应电压于一CMOS技术，亦即1.5伏特至1.8伏特，具有0.18微米的最小特征尺寸，而不需堆栈组件，例如串叠晶体管(cascade transistor)，以达到所需的增益带宽产物。该增益带宽产物是电压增益乘以电路的-3dB带宽。典型地，需要一电压增益耦合一带宽，亦即速度，但是在可获得的增益与带宽之间存在取舍关系(trade off)，亦即对于一已知的技术与电路结构，该增益带宽产物是固定的。
再者，经由一增益伺服回路控制该VGA增益，该增益伺服回路经由一精确装置比率而定义该VGA增益，且持续将其伺服至该增益单元外部的一精确参考，其中增益伺服回路不被允许干扰该放大过程。此更使得该增益控制对于过程、温度与供应电压变化不敏感。
图2说明一开环可变增益放大器(VGA)200用于差动信号的实施例，其施加一复制增益单元电路500，以控制与调节该增益如同该增益单元300的该共模电压。该开环VGA 200包含增益单元的配置，以将输入信号简单化。该增益单元配置300包含一差动信号输入208与一差动信号输出210。该增益单元配置更进一步被描述如下以及如图3与图4中所示。该开环VGA 200更包含一复制增益单元电路500耦合至该增益单元配置300。该复制增益单元配置500包含一增益参考电压212、一共模电压参考214与一可编程增益控制216的输入。在一实施例中，该增益控制216是一数字控制信号。该复制增益单元电路500够包含控制输出218，220，其与该增益单元配置300耦合，以控制该增益单元配置300的该增益与该输出共模电压程度。该复制增益单元电路500是如下的描述以及如图5中所示。
图3说明图2中该开环VGA 200的一增益单元配置300的电路图。该配置300包含两相同的差动增益单元314串联耦合，亦即该第一增益单元302的输出306连接至第二增益单元304的输入308。该第一增益单元302提供该开环VGA200的差动输入208(316，318)。该第二(或串联中的后者)增益单元304，包含该开环VGA 210的差动输入208(320，322)。每一增益单元302，304更包含增益控制218的输入以及该复制增益单元电路500共模电压控制220输出。该增益单元302，304的更详细描述如下，以及如图4中所示。标示为「intp」与「intn」的连接节点306/308为该信号路径中仅有的内部节点，该信号路径被定义为输入信号自该输入208移动至该输出210的电路路径，仅增加高频率寄生极点至该VGA 200。此寄生极点的定义经由该第一增益单元302的输出电阻与寄生输出电容组合该增益单元304的输入电容。可经由该增益单元302，304的谨慎装置尺寸改变，而将该寄生极点移出至非常高的频率。为达到高频率，此VGA内部寄生极点的RC时间常数必须尽可能的小。该第一增益单元的输出电阻R的支配，经由将该负载电阻器410，412与该负载晶体管406，408串联。此组合的串联晶体管越小，则该VGA电路可越快操作。经由该第二增益单元304的输入晶体管402，404的栅极区域，以支配有效电容C至接地。这些晶体管的宽度与长度越小，则该电路所具有的操作速度越快。对于0.18微米CMOS技术-3dB而言，可达到的频率高达1.5GHz。令人欣赏的是为了自该开环VGA200达到更高的整个增益，可串联超过两个增益单元314。
图4说明图3增益单元配置300中所施加的增益单元314的电路图。该增益单元302，304包含一PMOS差动输入晶体管对402，404，其标示为「M1」与「M2」。该输入晶体管402，404的的栅极，耦合至该增益单元400输入418，420，标示为「inp」与「inn」。该输入晶体管的漏极耦合至固定的负载电阻器410，412，标示为「R1」与「R2」且详述如下，以及耦合至该增益单元400输出422，424，标示为「outn」与「outp」。该输入晶体管402，404的源极耦合至一尾电流源极晶体管(tail current source transistor)414。该尾电流源极晶体管414的栅极416自该复制增益单元电路500，耦合至该共模电压控制220。该尾电流源极晶体管414的源极耦合至一正电源供应428。在一实施例中，对一0.18微米CMOS技术而言，该正电源供应428的电压范围是1.5伏特至1.8伏特。
该负载晶体管406，408，标示为「M3」与「M4」，与该负载电阻器410，412串联连接建构而成，以便在三极区域中操作，亦即在未饱和区域中操作。该固定的负载电阻器410，412减少穿过该负载晶体管406，408的电压降落，因而有效降低该漏极至源极的电压，而使得即使在大电压振动存在中，可助以防止该负载晶体管406，408进入该饱和区域。该负载电阻器410，412的值是取决于执行。在一实施例中，该负载电阻器410，412所具有的电阻，在500欧姆至10K欧姆的范围内。
该增益单元400的该共模电压的定义，经过该尾电流源极414，标示为「M5」，其经由自该复制增益单元电路500该共模电压控制信号220所施加的该栅极电压所控制。该增益单元400的增益取决于该输入晶体管402，404尺寸相对于该负载电阻器410，412与该负载晶体管406，408所组合的负载电阻的比率，且因此其被控制经由该负载晶体管406，408的该栅极电压，如同自该复制增益单元电路500该增益控制信号218所施加者。令人欣赏的是可施加其它的处理技术，例如NMOS，用于该输入晶体管402，404，或是施加PMOS于该负载晶体管406，408与该尾电流源极晶体管414。
图5说明图2中与该开环VGA 200一起施加的一复制增益单元电路500的电路图。该电路500包含两独立的共模电压回路504，506耦合至一复制增益单元502。在一主从(master/slave)结构中，该两伺服回路，一共模电压回路504与一复制增益单元502，独立设定一复制增益单元502的增益与共模电压程度。该共模电压控制220与该增益控制218的控制信号，得自于这些复制增益单元502和共模电压回路504。
该共模电压回路506包含一可变差动参考电压源极518，第一与第二交叉转换524，526，如以下更详细的说明且如图8中所示，以及包含一误差放大器508。可经由该开环VGA 200外部或内部的一参考电压产生器，以供应该电压源极518。每一交叉转换524，526经由输入528，而耦合至两相位非重置时钟信号(two phase non-overlappingclock signal)522。该时钟产生器(clock generator)(未显示)可在该VGA 200的外部或内部。
标示为「VREF」的差动参考电压518较佳被设定为在该开环VGA200输入208，具有预期的满信号强度。所设定的差动参考电压用于该复制增益单元502的该输入，其详细说明如图6中所示。施加该误差放大器508的该共模电压回路506伺服控制标示为「gain_ctrl」节点的电压，直到标示为「rep_outn」与「rep_outp」节点上可获得的复制增益单元502的差别输出电压等于电压VREF 518为止。此增益值取决于该复制增益单元502的增益设定，其叙述如下。当该伺服回路利用该参考电压518考虑变化时，该回路保持此增益设定，而不受过程耐受度、温度与供应电压变化的影响。在一实施例中，该参考电压518在该VGA 200的外部。在另一实施例中，该参考电压518是被产生在内部，且较佳是在该信号路径中所处理的信号范围之内，更佳是最大的信号电压程度。经由该误差放大器508，施加在该gain_ctrl节点的电压亦被输出在gain_ctrl输出512，其耦合至该增益单元302，304的该gain_ctrl输入426。在此方式中，施加适当的增益控制电压至该增益单元302，304的该负载晶体管406，408，且被适当地补偿用于过程、温度与供应电压，其同样地影响该增益单元302，304以及该复制增益单元502。
该共模电压回路504包含一可变共模参考电压源极530与一误差放大器510。可经由该开环VGA 200外部或内部的参考电压产生器，以供应该电压源极530。该共模电压回路504伺服控制标示为「vcrn_ctrl」该误差放大器510的输出电压，直到标示为「vcrn_sense」的输出共模电压等于该电压源极530的设定电压。在一实施例中，该电压源极530的电压是可被编程的。这使得可编程该输出共模程度，以符合后续特定电路阶段的需求，亦即期连接至该开环VGA 200，而与该增益设定无关。该共模电压回路504保持该共模程度，独立于过程耐受度、温度与供应电压变化之外。该共模控制回路增加或减少该复制增益单元502的尾电流，因此所被感应到的输出共模电压636收敛至该共模参考电压530。例如若该被感应到的共模电压636低于该参考电压530，则该误差放大器510的负输出电压520增加该电流源极610的栅极-源极电压。此增加该尾电流，其发展更大的共模电压通过该负载电阻器620，622。该尾电流增加，直到该被感应到的共模电压636等于该共模参考电压530为止。由于输出共模电压程度低于该参考，所以该回路于相反方向操作，有效降低该尾电流。
图6是一电路图，其说明图5中该复制增益单元电路500中，作为该复制增益单元502的一编程差动增益单元600。该编程增益单元600包含一电流源极610，一对差动输入晶体管(differential inputtransistor)614，616，一组多接头感应晶体管(tapped sensetransistors)602、604、634、638，其标示为「R1」、「R2」、「R3」与「R4」，一对负载晶体管620，622，其标示为「R5」与「R6」，以及一对负载晶体管626，628。该电流源极610的源极耦合至一正电压供应606，且该栅极耦合至该共模控制电压输入608，其经由该共模电压回路504而产生(如图5中所示)。在一实施例中，对于0.18微米CMOS技术而言，该正电压供应606的范围是自1.5伏特至1.8伏特。该电流源极610的漏极耦合至该输入晶体管614、618的源极。该输入晶体管614、618的栅极耦合至差动信号输入612、618，其经由一交叉转换524而耦合至该电压参考518与共模电压回路506(如图5中所示)。该输入晶体管614、616的每一漏极耦合至该组接头感应电阻器602、604、634、638的一端，且亦耦合至该负载电阻器620、622。该负载电阻器620、622更进一步耦合至该负载晶体管626、628的漏极。该负载晶体管626、628的栅极接耦合至由共模电压回路506所产生的一增益控制输入624(如图5中所示)。该负载晶体管626、628的源极耦合至一负供应电压630，其较佳接地或是0.0伏特。标示为「rep_outn」与「rep_outp」的差动复制增益感应输出632、640耦合至感应电阻器R1 602与R2 634之间以及感应电阻器R3 638与R4 604之间。该「rep_outn」632与该「rep_outp」640经由交叉转换526耦合至该「rep_outp」516与该「rep_outn」514输入至该复制增益单元502(如图5中所示)。可施加感应电阻器R1与R4603、604，以经由该增益控制输入216调整该编程差动增益单元600的该增益，如下所述，以改变其电阻，而得该复制增益单元600(502)的增益。标示为「vcrn_sense」的共模电压感应输出636耦合至感应电阻器R2 634与R3 638之间。该「vcrn_sense」输出636耦合至该共模电压回路504(如图5中所示)。
该共模电压回路506/复制增益单元502以及该增益单元302、304的增益，取决于该感应电阻器602、604与该感应电阻器634、638的比值，其在该复制增益单元502(请参阅图6)中分别标示为「R1」、「R4」与「R2」、「R3」。当控制R1＝R2＝R3＝R4时，可达到增益大于单一性(unity)。例如，短路R1 602与R4 604接近0欧姆造成均一增益，而R1＝R2＝R3＝R4造成增益6dB。在一实施例中，该感应电阻器602、604、634、638在50K欧姆至100K欧姆的范围之内。该感应电阻器602、604、634、638与该电压接头(voltage tap)632、640包含一差动电压分配器(differential voltage divider)。所得该复制增益单元502的增益与此电压分配器的衰减因素(attenuationfactors)成反比。例如，控制R1＝R2＝R3＝R4＝50K欧姆，以因素2.0(-6dB)减弱该参考电压518。由于该共模电压回路506持续经由增加或减少该复制增益单元502的该增益而使得该复制增益单元502的输出电压514、516等于该参考电压518，所以该回路会改变该增益控制电压512，直到该增益单元复制具有一有效的增益6dB为止。该复制增益单元502的增益被改变，以便均等该电阻电压分配器的衰减。
所以，经由改变该复制增益单元502中接头电阻R1与R4(其中R1＝R4，R2＝R3)的比率，而改变该开环VGA 200的增益。以下叙述以及在图7中说明一可变电阻器比率，其包含不同电阻器比率的数字转换。为了进一步使得该开环VGA 200可在习知的输入电压范围中运作，该参考电压VREF 518为可编程的。
图7是一电路，说明图5中所示该复制增益单元电路500所施加可数字编程的增益单元700(502)。该增益单元700如同图6中的该增益单元600，除了可变的感应电阻器R1与R4 602、604已被数字可变的电阻网络702、704取代。每一网络702、704包含多个电阻分支744，以及平行耦合转换组件742，其可以选择性地连接该电阻分支744至该网络702、704。每一网络702、704耦合至该增益控制信号216，其较佳是一数字信号以控制该转换744。取决于该数字增益控制信号216的值，平行电阻分支的不同组合被转换至该网络702、704，以产生一整个电阻值，如上所述其控制该增益单元700的增益。
请参阅图5，经由增加该复制增益单元502的输入与输出的低频抖动(chopping)以及交叉转换524、526，取消该复制增益单元502中插动输入对的DC-偏移(DC-offset)。如图8中所示，经由两非重置时钟φ1与φ2，控制交叉转换524、526，其直接透过「a」至「c」与「b」至「d」以通过该差动输入，或是将其交换「a」至「d」与「b」至「c」。
图8是一电路图，其说明图5中该复制增益单元电路所施加的交叉转换524、526。该电路822包含标示为「a」与「b」的输入810、818，以及标示为「c」与「d」的输出812、820。该电路更包含一第一晶体管808耦合在输入810与输出812之间，一第二晶体管822耦合在输入818与输出820之间，一第三晶体管814耦合在输入810与输出820之间，以及一第四晶体管816耦合在该输入818与输出812之间。该第一与第二晶体管808、822的栅极806、824耦合至该非重置时钟522的第一相位，以及该第三与第四晶体管814816的栅极802、804耦合至该非重置时钟522的第二相位。在操作中，该非重置时钟522同时有效地相互将晶体管808、822以及晶体管814、816转换开启与关掉，相互连接输入810至输出812或输出820以及连接输入818至输出820或输出812。令人相赏的是可有许多其它方式建立具有相同交叉转换功能的电路。
将该控制电压「gain_ctrl」218与「vcrn_ctrl」220分布至该开环VGA 200中的增益单元302、304。所以尽管过程耐受度、温度或是供应电压改变的变化，该增益与共模电压回路504、506仍持续保持该开环VGA 200中该增益单元302、304的电压增益与共模电压程度。
图9是一电路图，其说明图3中该增益单元配置300所施加的增益单元900(314)。该增益单元900如同图4中的增益单元400，除了增加提供一加强的共同电压控制电路934。该电路934包含一正供应电压928，其耦合至一静态电流源极914以及第一与第二共模电流源极晶体管930、932的源极。该晶体管930932的栅极经由输入916而耦合至该共模电压控制信号220。该静态电流源极914更耦合至该输入晶体管902、904的源极。该晶体管932、934的漏极耦合至该输入晶体管902、904的漏极以及该负载晶体管910、912。图10是一电路图，其说明图5中该复制增益单元电路500与图9中该增益单元900所施加的该复制增益单元1000(502)。该复制增益单元1000如同图6中的该复制增益单元600，增加提供一加强的共模电压控制电路1046。该电路1046包含一正供应电压1006，其耦合至一静态电流源极1010，以及第一与第二共模电流源极晶体管1042、1044的源极。该晶体管1042、1044的栅极经由输入1008而耦合至该共模电压回路504。该静态电流源极1010更耦合至该输入晶体管1014、1016的源极。该晶体管10421044的漏极耦合至该输入晶体管1014、1016的漏极以及该负载电阻器1020、1022。去耦合该增益单元的该共模电压控制电路934、1046，增益范围自该共模电压范围，其经由自该共模电压电流而去耦合该差动晶体管对902、904尾电流。该电流源极914、1010将该尾电流传送至该差动输入晶体管对902、904以及1014、1016。该尾电流决定该输入晶体管对902、904以及1014、1016的有效电压-至-电流增益。该共模电压控制信号220控制两相同的电流源极，亦即晶体管930、932以及晶体管1042、1044，其传送可变电流至该负载电阻器910、912以及1020、1022。透过该负载电阻器910、912与1020、1022，建立该共模电压。
如上述该增益单元400与复制增益单元600中，该差动输入电阻器402、404与614、616的该电压-至-电流增益，是部分取决于该共模控制电流。由于该增益单元400的电压增益取决于该差动电阻器对402、404的该电压-至-电流增益，所以一已知共模电压的增益范围是受限的，或该共模电压范围受限于一已知增益。
该增益单元900与复制增益单元1000的操作，如同图4中所示的增益单元400以及图6中所示的复制增益单元600且如上所叙述。值得注意的是图7中所示的数字编程电阻器网络702、704，可同样被用以置换图10中所示的可变电阻1002、1004。
一开环VGA 200可被施加于任何应用中，其中电压信号必须被放大至某电压程度，以促使该信号的后续信号处理，例如模拟信号/数据处理、数据转换系统与数据采集系统。
该VGA 200的特征包含一开环可变增益放大器电路，其施加复制共模电压回路504、506，以促使彼此独立的输出共模电压程度与电压增益至精确的电性参考。该VGA 200电压增益与共模电压度对于过程耐受度、温度与供应电压变化是不敏感的。再者，共模电压回路504、506非干扰信号放大，且该共模电压的控制是自该增益的控制独立。该VGA 200增益的定义经由该复制增益单元502中一精确电阻器比率，且可经由改变该电阻器比率而被独立编程。再者，该增益单元302、304的特征包含一串联组合的负载电阻器410、412与一负载晶体管406、408，其使得该晶体管406、408即使是在一大信号强度下仍可停留在三极区域。
由于在该增益单元302、304的该信号路径中不具有内部节点，且由于在两增益单元302、304之间仅具有一对内部的电路节点306，该VGA 200的特征包含高速与高带宽。在共模电压回路506中，该VGA 200亦提供复制增益单元502dc-偏移的斩波器-取消(chopper-cancellation)。
值得注意的是图式中省略强调该晶体管信道宽度与长度(以微米为单位)比率的合适的晶体管尺寸。令人欣赏的是可选择合适的比率，其取决于该设计需求以及用于执行该计算机所施加的特定集成电路制造过程的可输出功率与限制，如同特定实施例的表现需求。
本发明的精神与范围如权利要求及其所有的均等物中所述，其并不会受到上述实施例的限制。

Claims (27)

1.一种可变增益放大器，其包含：
至少一个信号路径增益单元，其包含一开环结构且以一根据一增益控制信号的第一增益而用于放大一差动输入信号；以及
一复制增益单元，其耦合至该至少一个信号路径增益单元与一增益输入，且根据该增益输入而用以放大一第一参考信号且产生该增益控制信号。
2.如权利要求1的可变增益放大器，其中该复制增益单元还包含一增益电路，其用以按照该增益输入的函数而调整该放大的第一参考信号为等于该第一参考信号，该增益控制信号的产生是基于调整该放大的第一参考信号为等于该第一参考信号。
3.如权利要求1的可变增益放大器，其中该增益输入是可编程的。
4.如权利要求3的可变增益放大器，其中该可编程的增益输入包含第一与第二可编程电阻网络，其用以产生一精确电阻比率以控制该增益。
5.如权利要求1的可变增益放大器，其中该复制增益单元还包含一共模电压电路，其用以使该复制增益单元的一第一共模电压与一第二外部参考电压相等，且基于该相等而产生一共模电压控制信号，以控制该至少一个信号路径增益单元的一第二共模电压。
6.如权利要求5的可变增益放大器，其中该复制增益单元产生该增益控制信号，其独立于该共模电压控制信号的产生。
7.如权利要求5的可变增益放大器，其中对于过程耐受度、温度变化与供应电压变化至少其一，该第二共模电压是不敏感的。
8.如权利要求5的可变增益放大器，其中将该第一增益与该第二共模电压去耦合。
9.如权利要求1的可变增益放大器，其中对于过程耐受度、温度变化与供应电压变化至少其一，该第一增益是不敏感的。
10.如权利要求1的可变增益放大器，其中该至少一个信号路径增益单元包含至少一个负载晶体管，其与至少一个负载电阻器串联耦合，且用以使得该至少一个负载晶体管可于未饱和区域中操作。
11.如权利要求1的可变增益放大器，其中该至少一个信号路径增益单元是缺少内部电路节点。
12.如权利要求1的可变增益放大器，其中该复制增益单元的操作不需降低该输入信号的放大性能。
13.一种用于放大一信号的方法，其包含：
(a)施加一增益控制值至一复制增益单元，其对应于一信号路径增益单元的一选择的增益；
(b)施加一第一参考信号至该复制增益单元以被放大；
(c)调整该被放大的第一参考信号为等于该第一参考信号；
(d)基于该步骤(c)而获得一被调整的增益控制信号；以及
(e)施加该被调整的增益控制信号至该信号路径增益单元，以达到该选择的增益，其中至少一个该增益控制值与该第一参考信号是可编程的。
14.如权利要求13的方法，其中该步骤(c)还包含连续调整该第一参考信号的放大，以保持该被放大的第一参考信号等于该第一参考信号，且其中该步骤(d)还包含连续获得该被调整的增益控制信号。
15.如权利要求13的方法，其中该步骤(c)还包含考虑制造该复制与信号路径增益单元过程中的变化。
16.如权利要求13的方法，其中该步骤(c)还包含考虑该复制与信号路径增益单元的操作环境，其中该操作环境发生温度变化。
17.如权利要求13的方法，其中该步骤(c)还包含考虑一操作供应电压至该复制与信号路径增益单元的变化。
18.如权利要求13的方法，还包含：
(f)编程该增益控制值。
19.如权利要求13的方法，还包含：
(f)编程该第一参考信号。
20.如权利要求13的方法，还包含：
(f)施加一第二参考信号来控制该复制增益单元的一共模电压；
(g)根据该复制增益单元的一输出，感应该复制增益单元的该共模电压；
(h)使该复制增益单元的该共模电压与该第二参考信号相等；
(i)基于该步骤(h)，获得一被调整的共模电压控制信号；
(j)施加该被调整的共模电压控制信号来控制该信号路径增益单元的一共模电压。
21.如权利要求20的方法，其中该步骤(h)还包含连续调整该复制增益单元的该共模电压，以保持该复制增益单元的该共模电压等于该第二参考信号，且其中该步骤(i)还包含连续获得该被调整的共模电压控制信号。
22.如权利要求20的方法，其中该步骤(h)还包含考虑制造该复制与信号路径增益单元过程中的变化。
23.如权利要求20的方法，其中该步骤(h)还包含考虑该复制与信号路径增益单元的操作环境，其中该操作环境发生温度变化。
24.如权利要求20的方法，其中该步骤(h)还包含考虑一操作供应电压至该复制与信号路径增益单元的变化。
25.如权利要求20的方法，还包含：
(f)编程该第二参考信号。
26.一种用于可变地放大一输入信号的装置，其包含：
放大装置，其根据一第一增益而用于放大该输入信号，该被放大的输入信号具有一第一共模电压；
第一控制装置，其根据一输入增益而用于放大一第一参考信号，且基于调整该被放大的第一参考信号为等于该第一参考信号而控制该第一增益；以及
第二控制装置，其基于该被放大的第一参考信号的一第二共模电压，根据一第二参考信号而用以控制该第一共模电压，
其中在该输入增益、该第一参考信号与该第二参考信号中，至少其一是可被编程的。
27.如权利要求26的装置，其更包含用于去耦合该第一增益与该第一共模电压的装置。
CN028156471A 2001-08-07 2002-08-02 施加复制增益单元的开环可变增益放大器与信号放大方法 Expired - Fee Related CN1541443B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/924,836 2001-08-07
US09/924,836 US6621343B2 (en) 2001-08-07 2001-08-07 Open loop variable gain amplifier using replica gain cell
PCT/EP2002/008635 WO2003015265A2 (en) 2001-08-07 2002-08-02 Open loop variable gain amplifier using replica gain cell

Publications (2)

Publication Number Publication Date
CN1541443A CN1541443A (zh) 2004-10-27
CN1541443B true CN1541443B (zh) 2010-05-26

Family

ID=25450804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028156471A Expired - Fee Related CN1541443B (zh) 2001-08-07 2002-08-02 施加复制增益单元的开环可变增益放大器与信号放大方法

Country Status (5)

Country Link
US (1) US6621343B2 (zh)
EP (1) EP1415392B1 (zh)
CN (1) CN1541443B (zh)
DE (1) DE60217504T2 (zh)
WO (1) WO2003015265A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091569A1 (en) 2001-05-08 2002-11-14 Nokia Corporation Gain adjusting and circuit arrangement
US6956914B2 (en) * 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
US6803794B2 (en) * 2003-02-26 2004-10-12 Raytheon Company Differential capacitance sense amplifier
US7151409B2 (en) * 2004-07-26 2006-12-19 Texas Instruments Incorporated Programmable low noise amplifier and method
DE102004054819B3 (de) * 2004-11-12 2006-06-22 Infineon Technologies Ag Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals
DE102005036100B4 (de) * 2005-05-18 2012-04-12 Infineon Technologies Ag Verstärkeranordnung und Verfahren zum Verstärken einer Spannung
US7417500B2 (en) * 2006-06-19 2008-08-26 Tzero Technologies, Inc. Control of an adjustable gain amplifier
TWI314393B (en) * 2006-07-25 2009-09-01 Realtek Semiconductor Corp Gain-controlled amplifier
KR100852186B1 (ko) * 2006-11-02 2008-08-13 삼성전자주식회사 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기
US8451884B2 (en) * 2007-05-17 2013-05-28 Mediatek Inc. Offset calibration methods and radio frequency data path circuits
CN101453197B (zh) * 2007-11-30 2011-01-26 瑞昱半导体股份有限公司 增益调整电路
ATE499744T1 (de) * 2008-01-31 2011-03-15 Imec Instrumentenverstärker
EP2110947B1 (en) * 2008-04-18 2012-07-04 St Microelectronics S.A. Variable gain RF amplifier
US7750738B2 (en) * 2008-11-20 2010-07-06 Infineon Technologies Ag Process, voltage and temperature control for high-speed, low-power fixed and variable gain amplifiers based on MOSFET resistors
GB2533309A (en) * 2014-12-15 2016-06-22 Nordic Semiconductor Asa Differential amplifiers
JP6725854B2 (ja) 2016-03-11 2020-07-22 株式会社ソシオネクスト 増幅回路、受信回路、及び半導体集積回路
US10605832B2 (en) * 2016-11-11 2020-03-31 Fluke Corporation Sensor subsystems for non-contact voltage measurement devices
US10637422B1 (en) * 2018-10-31 2020-04-28 Nxp B.V. Gain compensation for an open loop programmable amplifier for high speed applications
CN109905094B (zh) * 2019-03-15 2023-06-30 光梓信息科技（上海）有限公司 一种可变增益放大器及连续时间线性均衡器
TWI694674B (zh) * 2019-06-20 2020-05-21 瑞昱半導體股份有限公司 可調增益放大器裝置
US11870404B2 (en) * 2021-05-13 2024-01-09 Qualcomm Incorporated Gain stabilization
KR20230032191A (ko) * 2021-08-30 2023-03-07 에스케이하이닉스 주식회사 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치
DE102021128249A1 (de) 2021-10-29 2023-05-04 Infineon Technologies Ag Ratiometrische sensorschaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434538A (en) * 1992-09-17 1995-07-18 Massachusetts Institute Of Technology Gain enhancement for amplifier using a replica amplifier
JP2000114895A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd トラックホールドアンプ
US6081162A (en) * 1999-06-17 2000-06-27 Intel Corporation Robust method and apparatus for providing a digital single-ended output from a differential input

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044744B2 (ja) * 1990-05-24 2000-05-22 日本電気株式会社 利得制御増幅回路
JP4073152B2 (ja) * 2000-06-30 2008-04-09 富士通株式会社 利得可変増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434538A (en) * 1992-09-17 1995-07-18 Massachusetts Institute Of Technology Gain enhancement for amplifier using a replica amplifier
JP2000114895A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd トラックホールドアンプ
US6081162A (en) * 1999-06-17 2000-06-27 Intel Corporation Robust method and apparatus for providing a digital single-ended output from a differential input

Also Published As

Publication number Publication date
US20030030491A1 (en) 2003-02-13
CN1541443A (zh) 2004-10-27
US6621343B2 (en) 2003-09-16
DE60217504T2 (de) 2007-11-15
EP1415392B1 (en) 2007-01-10
WO2003015265A2 (en) 2003-02-20
DE60217504D1 (de) 2007-02-22
WO2003015265A3 (en) 2003-12-18
EP1415392A2 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
CN1541443B (zh) 施加复制增益单元的开环可变增益放大器与信号放大方法
US7034606B2 (en) VGA-CTF combination cell for 10 Gb/s serial data receivers
US5999052A (en) High speed, fine-resolution gain programmable amplifier
US6329849B1 (en) Apparatus and method for converting differential voltage to fully balanced currents
US6570447B2 (en) Programmable logarithmic gain adjustment for open-loop amplifiers
WO1997045954A1 (en) Variable gain cmos amplifier
JP2010537579A (ja) 適応型バイアシングを用いた高スイング演算増幅器出力段
US7629848B2 (en) Operational amplifier with extended common-mode input range
US5936469A (en) Amplifier with input referred common-mode adjustment
EP1347571B1 (en) System and method for a startup circuit for a differential CMOS amplifier
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
JP4015237B2 (ja) 低ノイズ増幅器構造体
Fischer et al. A rail-to-rail amplifier input stage with/spl plusmn/0.35% g/sub m/fluctuation
US20230021200A1 (en) Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
US9231540B2 (en) High performance class AB operational amplifier
US7315210B2 (en) Differential operational amplifier
JPWO2008149517A1 (ja) バイアス回路及びこれを備えた半導体集積回路
JPH0689118A (ja) 電圧発生回路とその電圧発生方法
Song et al. A constant-$ g_ {m} $ constant-slew-rate rail-to-rail input stage with static feedback and dynamic current steering for VLSI cell libraries
Madian et al. New 1.5-V CMOS current feedback operational amplifier
US20220302889A1 (en) Differential amplifier circuit, reception circuit, and semiconductor integrated circuit
EP0837558A1 (en) A CMOS op-amp input stage with constant small signal gain from rail-to-rail
Lindfors et al. Constant-g/sub m/rail-to-rail CMOS input stages with improved robustness
US7113040B2 (en) Differential amplifier
Khumsat et al. Compact two-stage class-AB CMOS OTA for low-voltage filtering applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20190802