CN101453197B - 增益调整电路 - Google Patents

Abstract

一种增益调整电路，其包含：一开关组；第一与第二晶体管，彼此的第二端通过一阻抗元件互相耦接；一第一电流镜，耦接于该第一晶体管的第一端，用来提供一组第一电流；一第二电流镜，耦接于该第二晶体管的第一端，用来提供一组第二电流；一第一阻抗网络，通过一电流源耦接于该第一晶体管的第二端，用来提供一第一输出信号；以及一第二阻抗网络，通过另一电流源耦接于该第二晶体管的第二端，用来提供一第二输出信号。其中，该第一、第二阻抗网络皆具有多个接点，分别通过该开关组的其中一开关耦接于一第一电流或一第二电流。

Description

增益调整电路

技术领域

本发明有关于增益调整电路的技术，尤其指兼具高线性度与高响应速度，且可提供负增益的增益调整电路。

背景技术

增益调整电路(gain-cont rolled amplifier)是一种应用相当广泛的电路，其设计考量会随着实际应用的场合而有所不同。一般而言，增益调整电路有三个较重要的设计参数：线性度、响应速度以及增益可调整范围。众所周知，在电路设计上很难使增益调整电路同时兼具高线性度、高响应速度以及宽广的增益可调整范围这三优点。例如，利用运算放大器来实现增益调整电路时，虽可获致高的线性度，但却会牺牲其响应速度。

发明内容

有鉴于此，本发明的目的的一在于提供兼具高线性度与高响应速度，且可提供负增益的增益调整电路，以有效提升增益调整电路的使用灵活性。

本说明书提供了一种增益调整电路的实施例，其包含有：一开关组；第一与第二晶体管，皆具有一控制端、一第一端与一第二端，且该第一、第二晶体管的该第二端通过一阻抗元件彼此耦接；一第一电流镜，耦接于该第一晶体管的该第一端与该阻抗元件的一第一端，用来提供一组第一电流；一第二电流镜，耦接于该第二晶体管的该第一端与该阻抗元件的一第二端，用来提供一组第二电流；一第一阻抗网络，通过一第一电流源耦接于该第一晶体管的该第二端，用来提供一第一输出信号；以及一第二阻抗网络，通过一第二电流源耦接于该第二晶体管的该第二端，用来提供一第二输出信号；其中该第一、第二阻抗网络皆具有多个接点，且每一接点通过该开关组的其中一开关耦接于不是该组第一电流的其中之一就是该组第二电流的其中之一，当该第一阻抗网络的某一接点耦接于该组第一电流之一时，该第二阻抗网络的位于与该某一接点相对应位置的接点耦接于该组第二电流之一；当该第一阻抗网络的某一接点耦接于该第二电流之一时，该第二阻抗网络的位于与该某一接点相对应位置的接点耦接于该组第一电流之一。

本说明书还提供了一种增益调整电路的实施例，其包含有：多个开关；一电压至电流转换器，用来依据一差动式输入电压产生一组第一电流与一组第二电流；一第一阻抗网络，具有多个接点，每一接点通过该多个开关的其中之一耦接于不是该组第一电流的其中之一就是该组第二电流的其中之一；以及一第二阻抗网络，具有多个接点，每一接点通过该多个开关的其中之一耦接于不是该组第一电流的其中之一就是该组第二电流的其中之一；其中该第一、第二阻抗网络会产生一差动式输出电压。

附图说明

图1为本发明的增益调整电路的一较佳实施例简化后的示意图。

主要元件符号说明

21、22、23、24、25、26、31、32、33、34、35、36	开关
		100	增益调整电路
102、104、112、114、116、118、122、124、126、128	晶体管
		106	阻抗元件
110、120	电流镜
		130、140	阻抗网络
132、134、136、142、144、146	电阻
		150、160、170、180	电流源
190	开关组

具体实施方式

以下实施例中所使用的晶体管可用金属氧化物半导体晶体管(M0Stransistor)或双极晶体管(bipolar transistor)来实现，且每一晶体管皆包含一控制端、一第一端与一第二端。对金属氧化物半导体晶体管而言，该控制端为栅极(gate)，该第一端为漏极(drain)而该第二端则为源极(source)。对双极晶体管而言，该控制端为基极(base)，该第一端为集极(collector)而该第二端则为发射极(emitter)。在实际上，NMOS晶体管可用NPN双极晶体管来替换，而PMOS晶体管则可用PNP双极晶体管来替代。

请参考图1，其所示为本发明的一实施例的增益调整电路100简化后的示意图。如图所示，增益调整电路100包含有一第一晶体管102、一第二晶体管104、一阻抗元件106、一第一电流镜110、一第二电流镜120、一第一阻抗网络130、一第二阻抗网络140、四个电流源150、160、170与180、以及一开关组190，其中开关组190包含有多个开关，例如图中所示的开关21、22、23、24、25、26、31、32、33、34、35及36。实际上，开关组190中的每一开关皆可用MOS晶体管来实现。在增益调整电路100中，第一晶体管102、第二晶体管104、阻抗元件106、第一电流镜110、第二电流镜120、以及四个电流源150、160、170与180的配合，可作为一电压至电流转换器(V-to-Iconverter)。以下将对增益调整电路100的运作与实施方式做进一步说明。

在本实施例中，第一晶体管102与第二晶体管104皆以一NMOS晶体管来实现。如图所示，第一晶体管102的第一端(亦即漏极)耦接于节点K5，而其第二端(亦即源极)则通过阻抗元件106耦接于第二晶体管104的第二端(源极)。第二晶体管104的第一端(漏极)耦接于节点K6。第一晶体管102与第二晶体管104两者的控制端(栅极)分别耦接于增益调整电路100的差动式输入电压Vip与Vin。实际上，第一晶体管102与第二晶体管104两者宜具有相同的宽长比(aspectratio)。

在增益调整电路100中，第一电流镜110用来提供一组第一电流I_P1、I_P2、...、I_PX，而第二电流镜120则用来提供一组第二电流I_N1、I_N2、...、I_NX。第一电流镜110包含有多个第三晶体管，如图中所示的晶体管112、114、116与118，而第二电流镜120则包含有多个第四晶体管，如图中所示的晶体管122、124、126与128。在本例中，第一电流镜110与第二电流镜120中的晶体管皆为PMOS晶体管。实际上，第一电流镜110中的多个第三晶体管应具有相同的宽长比。相仿地，第二电流镜120中的多个第四晶体管的宽长比亦应彼此相同。

在第一电流镜110中，晶体管112的第一端(漏极)耦接于阻抗元件106的一第一端，亦即节点K1，而其他晶体管(如图中的晶体管114、116与118)的第一端则用来输出该组第一电流I_P1、I_P2、...、I_PX。如图1所示，由于第一电流镜110中每一第三晶体管的控制端(亦即栅极)皆耦接于节点K5，亦即第一晶体管102的第一端(漏极)，且每一第三晶体管的第二端(源极)皆耦接于节点K7，故该组第一电流I_P1、I_P2、...、I_PX中每一电流的大小皆会与晶体管112的漏极电流相同。

同样地，在第二电流镜120中，唯有晶体管122的第一端(漏极)耦接于阻抗元件106的一第二端，亦即节点K2，而其他晶体管(如图中的晶体管124、126与128)的第一端则用来输出该组第二电流I_N1、I_N2、...、I_NX。如图所示，第二电流镜120中每一第四晶体管的栅极皆耦接于节点K6，亦即第二晶体管104的漏极，且每一第四晶体管的源极皆耦接于节点K7，故该组第二电流I_N1、I_N2、...、I_NX中每一电流的大小皆会与晶体管122的漏极电流相同。

如图1所示，第一电流源150耦接于节点K3与节点K8之间；第二电流源160耦接于节点K4与节点K8之间；第三电流源170耦接于节点K7与节点K5之间；而第四电流源180则耦接于节点K7与节点K6之间。在本实施例中，第一电流源150与第二电流源160所提供的电流大小皆为I1，而第三电流源170与第四电流源180所提供的电流大小皆为I2。

在运作上，第一晶体管102的的源极电压(亦即节点K3的电压)会随着第一晶体管102的栅极输入电压Vip的变化而改变，而第二晶体管104的源极电压(亦即节点K4的电压)则会随着第二晶体管104的栅极输入电压Vin的变化而改变。当节点K3与节点K4之间有电压差存在时，晶体管112与晶体管122两者的漏极电流便会改变，进而改变该组第一电流与该组第二电流的大小。假设阻抗元件106为一电阻值为R0的电阻，则第一电流镜110所输出的该组第一电流的大小可用下式表示：

I_PY＝(Vip-Vin)/R0+11-I 2Y＝1，2，...，x          (1)

第二电流镜120所输出的该组第二电流的大小则可用下式表示：

I_NY＝(Vin-Vip)/R0+I1-I2Y＝1，2，...，x           (2)

在增益调整电路100中，第一阻抗网络130与第二阻抗网络140两者相互对称。在本实施例中，第一、第二阻抗网络130与140皆为一电阻网络。如图所示，第一阻抗网络130包含有多个电阻132、多个电阻134与一电阻136，而第二阻抗网络140包含有多个电阻142、多个电阻144与一电阻146，其中电阻132与142的电阻值皆为R1、电阻134与144的电阻值皆为R2、而电阻136与146的电阻值皆为R3，但此组合仅为本发明的一实施例，在实际上，R1、R2及R3可以是任意组合。第一、第二阻抗网络130与140皆具有多个接点(taps)，且每一接点通过开关组190的其中一开关耦接于该组第一电流的其中之一或该组第二电流的其中之一。在本实施例中，开关组190中的开关成对耦接于第一、第二阻抗网络130与140中的各个接点，且每一对开关的控制信号S_Y与S_Yb(Y＝1，2，...，x)刚好相反，故该对开关当中仅有一开关会处于导通状态。例如，当开关21处于导通状态时，开关22便会处于开路状态。在本实施例中，每一控制信号S_Y不是0就是1，故S_Yb＝1-S_Y。此外，当第一阻抗网络130中某一接点耦接于一第一电流时，第二阻抗网络140中位于相对称位置的接点便会耦接于一第二电流。比方说，当第一阻抗网络130中的接点M1耦接于一第一电流I_P2时，第二阻抗网络140中相对称的接点M2便会耦接于一第二电流IN2。

为方便说明起见，在此假设第一、第二阻抗网络130与140中的电阻值R1等于R3，且R2等于两倍的R1，亦即第一阻抗网络130与第二阻抗网络140两者皆为一R-2R梯形电阻网络。在此假设下，第一阻抗网络130的输出电压Vop与增益调整电路100的差动式输入电压Vip与Vin的关系可表示为：

$\mathrm{Vop}=R1\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}[I_{\mathrm{PY}}\·S_Y+I_{\mathrm{NY}}\·(1-S_Y)]\·2^{-(X-Y)}$

$=R1\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}\left\{\right[(\frac{\mathrm{Vip}-\mathrm{Vin}}{R0}+I1-I2)\·S_Y+\frac{(\mathrm{Vin}-\mathrm{Vip})}{R0}+I1-I2\·(1-S_Y)]\·2^{-(X-Y)}\}$

$=R1\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}\left\{\right[\frac{(\mathrm{Vin}-\mathrm{Vip})}{R0}\·(1-2\·S_Y)+(I1-I2)]\·2^{-(X-Y)}\}$

$=(\mathrm{Vip}-\mathrm{Vin})\·\frac{R1}{R0}\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}[(1-2\·S_Y)\·2^{-(X-Y)}]+R1\·(I1-I2)\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}{2}^{-(X-Y)}$

$=(\mathrm{Vip}-\mathrm{Vin})\·\frac{R1}{R0}\·\underset{Y=1}{\overset{R1}{\mathrm{\Σ}}}[(1-2\·S_Y)\·2^{-(X-Y)}]+R1\·(I1-I2)\·(2-2^{1-X})---\left(3\right)$

同理，第二阻抗网络140的输出电压Von与增益调整电路100的差动式输入电压Vip与Vin的关系可表示为：

$\mathrm{Von}=(\mathrm{Vin}-\mathrm{Vip})\·\frac{R1}{R0}\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}[(1-2\·S_Y)\·2^{-(X-Y)}]+R1\·(I1-I2)\·(2-2^{1-X})---\left(4\right)$

由式(3)与式(4)可推得本实施例的第一阻抗网络130与第二阻抗网络140两者的输出共模(output common mode)皆为R1·(I1-I2)·(2-2^1-X)。在本例中，增益调整电路100的差动式输出信号为：

$\mathrm{Vop}-\mathrm{Von}=(\mathrm{Vip}-\mathrm{Vin})\·\frac{R1}{R0}\·\underset{Y=1}{\overset{X}{\mathrm{\Σ}}}[(1-2\·S_Y)\·2^{-(X-Y)}]\·2---\left(5\right)$

将式(5)除以增益调整电路100的差动式输入信号Vip-Vin便可得到增益调整电路100的增益大小：

由式(6)中可看出本实施例的增益调整电路100的增益值与阻抗元件106的电阻值R0、该等控制信号S₁、S₂、...、S_X、以及第一阻抗网络130与第二阻抗网络140中的电阻值有关，但与开关组190中各开关的阻抗值无关。即使开关组190中各开关的阻抗值为非线性，亦不会影响到增益调整电路100的增益值，故前述增益调整电路100的结构具有相当良好的线性度。此外，由于本实施例中的每一控制信号S_Y不是0就是1，故式(6)中的(1-2·S_Y)有可能为1或-1。因此，只要适当地程式化该等控制信号S₁、S₂、...、S_X，便可使本实施例的增益调整电路100提供负增益。这将可大幅提升增益调整电路100的使用弹性。

另一方面，由于前述的增益调整电路100以电压至电流转换器配合相对称的两阻抗网络的结构来实现，故其响应速度优于公知以运算放大器来实现的结构。在实际上，前述的增益调整电路100中的PMOS晶体管皆可置换成NMOS晶体管，反之亦然。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。

Claims (9)

1.一种增益调整电路，其包含有：

一开关组；

第一与第二晶体管，皆具有一控制端、一第一端与一第二端，且该第一、第二晶体管的该第二端通过一阻抗元件彼此耦接；

一第一电流镜，耦接于该第一晶体管的该第一端与该阻抗元件的一第一端，用来提供一组第一电流；

一第二电流镜，耦接于该第二晶体管的该第一端与该阻抗元件的一第二端，用来提供一组第二电流；

一第一阻抗网络，通过一第一电流源耦接于该第一晶体管的该第二端，用来提供一第一输出信号；以及

一第二阻抗网络，通过一第二电流源耦接于该第二晶体管的该第二端，用来提供一第二输出信号；

其中该第一、第二阻抗网络皆具有多个接点，且每一接点通过该开关组的其中一开关耦接于该组第一电流的其中之一或该组第二电流的其中之一，当该第一阻抗网络的某一接点耦接于该组第一电流之一时，该第二阻抗网络的位于与该某一接点相对应位置的接点耦接于该组第二电流之一；当该第一阻抗网络的某一接点耦接于该第二电流之一时，该第二阻抗网络的位于与该某一接点相对应位置的接点耦接于该组第一电流之一。

2.如权利要求1所述的增益调整电路，其中该第一、第二晶体管具有相同的宽长比，且该第一阻抗网络对称于该第二阻抗网络。

3.如权利要求1所述的增益调整电路，其中该第一电流镜包含有至少多个第三晶体管，皆具有一第一端、一第二端与耦接于该第一晶体管的该第一端的一控制端，且该多个第三晶体管的该第二端彼此耦接，

其中该多个第三晶体管中有一第三晶体管的该第一端耦接于该阻抗元件的该第一端，而其他第三晶体管的该第一端用来提供该组第一电流。

4.如权利要求3所述的增益调整电路，其中该多个第三晶体管具有相同的宽长比。

5.如权利要求1所述的增益调整电路，其中该第二电流镜包含有至少多个第四晶体管，皆具有一第一端、一第二端与耦接于该第二晶体管的该第一端的一控制端，且该多个第四晶体管的该第二端彼此耦接，

其中该多个第四晶体中有一第四晶体管的该第一端耦接于该阻抗元件的该第二端，而其他第四晶体管的该第一端用来提供该组第二电流，且该多个第四晶体管具有相同的宽长比。

6.如权利要求1所述的增益调整电路，其还包含有一第三电流源与一第四电流源，分别耦接于该第一、第二晶体管的该第一端。

7.如权利要求1所述的增益调整电路，其中该第一、第二晶体管的该控制端为该增益调整电路的差动式输入端。

8.如权利要求1所述的增益调整电路，

其中该第一、第二输出信号为一差动式输出电压。

9.如权利要求8所述的增益调整电路，其中该第一、第二阻抗网络皆为一电阻网络。