CN204156845U - 一种射频负载驱动单元 - Google Patents

一种射频负载驱动单元 Download PDF

Info

Publication number
CN204156845U
CN204156845U CN201420456824.5U CN201420456824U CN204156845U CN 204156845 U CN204156845 U CN 204156845U CN 201420456824 U CN201420456824 U CN 201420456824U CN 204156845 U CN204156845 U CN 204156845U
Authority
CN
China
Prior art keywords
alternating current
pmos
grid
circuit
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420456824.5U
Other languages
English (en)
Inventor
孙亚楠
唐鹏
冯卫锋
章国豪
曾斌
赵鹏
康春雷
郑爽爽
张顶平
赵家彦
邓义奎
杨红祥
何长亮
沈薇
蔡之君
李义梅
舒志萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Microelectronics Technology (shanghai) Co Ltd
Original Assignee
Core Microelectronics Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Microelectronics Technology (shanghai) Co Ltd filed Critical Core Microelectronics Technology (shanghai) Co Ltd
Priority to CN201420456824.5U priority Critical patent/CN204156845U/zh
Application granted granted Critical
Publication of CN204156845U publication Critical patent/CN204156845U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型涉及通信领域，公开了一种射频负载驱动单元。本实用新型中，包含：L个NMOS管与M个PMOS管，L为大于1的自然数，M为自然数，且L大于或者等于M；L个NMOS管共源共栅地连接，M等于1时，PMOS管共源方式连接；M大于1时，M个PMOS管共源共栅地连接；源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端；其余PMOS管共栅管的栅极对应连接各自的偏置电压，PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余NMOS管共栅管的栅极对应连接各自的偏置电压，NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。这样可提高电路的耐压值，又可提高电路的转换效率。

Description

一种射频负载驱动单元
技术领域
本实用新型涉及通信领域，特别涉及一种射频负载驱动单元。
背景技术
现有的射频负载驱动单元如图1所示，其中，101为射频负载驱动单元，102为射频负载，103为扼流电感，射频负载驱动单元由一个NMOS管(或是其他类型晶体管)1011组成，VDD为电源电压，VIN为输入信号。由于NMOS管1011的耐压值较低，导致其输出的电压摆幅比较小，对于给定的射频负载，得不到足够大的输出功率。
目前，解决上述问题的一个方案是，在射频负载驱动单元101与射频负载102之间串联一个射频负载阻抗变换网络，使射频负载驱动单元可以驱动射频负载，但是，当射频负载阻抗变换网络的变换比较大时，功率损耗较大，转换效率较低。
解决上述问题的另一个方案是，在射频负载驱动单元101中，与NMOS管1011串联数个NMOS管，以提高耐压值，但是，这样，又会引入寄生电容和寄生电阻，导致各NMOS管联通，等效于各NMOS管串联，电阻变大，转换效率变低。
如何在射频负载驱动单元的耐压值与效率之间进行折中，是一个亟待解决的问题。
实用新型内容
本实用新型的目的在于提供一种射频负载驱动单元，可以提高电路的耐压值，又可以提高电路的转换效率。
为解决上述技术问题，本实用新型的实施方式提供了一种射频负载驱动单元，包含：L个N型金属-氧化物-半导体场效应晶体管NMOS管与M个P型金属-氧化物-半导体场效应晶体管PMOS管，其中，L为大于1的自然数，M为自然数，且L大于或者等于M；
所述L个NMOS管共源共栅地连接；M等于1时，所述PMOS管按共源方式连接；M大于1时，所述M个PMOS管共源共栅地连接，其中，所述L个NMOS管在接地侧，所述M个PMOS管在电源侧；
源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端；
其余所述PMOS管共栅管的栅极对应连接各自的偏置电压，所述PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余所述NMOS管共栅管的栅极对应连接各自的偏置电压，所述NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。
本实用新型的实施方式还提供了一种射频负载驱动单元，包含：第一子单元与第二子单元；
其中，所述第一子单元和所述第二子单元采用相同的电路结构，且同为上述的射频负载驱动单元；
所述第一子单元与所述第二子单元对称连接形成伪差分结构，所述第一子单元与所述第二子单元共用同一电源。
本实用新型实施方式相对于现有技术而言，由于NMOS管的耐压值较小，但其载流子迁移率高，导通电阻小，将其连接在接地侧，利用串联数目较多的NMOS管可以提高电路的耐压值；同时，由于PMOS管的载流子迁移率低，导通电阻较大，但其热载流子效应较弱，耐压值较高，将其连接在电源侧，利用串联数目较少的PMOS管可以提高电路的转换效率。
另外，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路；所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；所述反馈电路的输入端与所述射频负载驱动单元的输出端相连，输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。这样，可以使源极接电源的PMOS管、源极接地的NMOS管工作在静态偏置状态下，进而提高射频负载驱动单元的稳定性。
另外，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路；所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；所述第二电流镜通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。同样，可以使源极接电源的PMOS管、源极接地的NMOS管工作在合适的静态偏置状态下，进而提高射频负载驱动单元的稳定性。
附图说明
图1是根据现有技术中的驱动射频负载的电路结构示意图；
图2是根据本实用新型第一实施方式的射频负载驱动单元结构示意图；
图3是根据本实用新型第一实施方式中的射频负载驱动单元结构示意图；
图4是根据本实用新型第二实施方式的射频负载驱动单元结构示意图；
图5是根据本实用新型第三实施方式的射频负载驱动单元结构示意图；
图6是根据本实用新型第四实施方式的射频负载驱动单元结构示意图；
图7是根据本实用新型第四实施方式中的射频负载驱动单元结构示意图；
图8是根据本实用新型第五实施方式的射频负载驱动单元结构示意图；
图9是根据本实用新型第六实施方式的射频负载驱动单元结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本实用新型各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
本实用新型的第一实施方式涉及一种射频负载驱动单元，具体如图2所示，包含：L个NMOS管201与M个PMOS管202，其中，L为大于1的自然数，M为自然数，且L大于或者等于M。
具体地说，L个NMOS管201与M个PMOS管202共源共栅地连接，M大于1时，M个PMOS管共源共栅地连接，其中，L个NMOS管201在接地侧，M个PMOS管202在电源侧；源极与电源(VDD)相连的PMOS管202的栅极与第一输入电压(VIN1)相连，源极接地的NMOS管201的栅极与第二输入电压(VIN2)相连；与PMOS管202的漏极连接在一起的NMOS管201的漏极为输出端(VOUT)；其余PMOS管202共栅管的栅极对应连接各自的偏置电压，PMOS管共栅管的栅极的偏置电压组成第一组偏置电压(VB1)，同样，其余NMOS管201共栅管的栅极对应连接各自的偏置电压，NMOS管共栅管的栅极的偏置电压组成第二组偏置电压(VB2)。
在本实施方式中，以L等于2，M等于1为例，进行详细介绍。
如图3所示的射频负载驱动单元包含2个NMOS管201与1个PMOS管202，PMOS管按共源方式连接。PMOS管202的源极与电源相连，漏极与一个NMOS管201(共栅管)的漏极相连，作为射频负载驱动单元的输出端(VOUT)，栅极与第一输入电压(VIN1)相连；与PMOS管202相邻的NMOS管201(共栅管)的源极与另一个NMOS管201(共源管)的漏极相连，栅极连接第二偏置电压(VB2)，另一个NMOS管201的栅极与第二输入电压(VIN2)相连，源极接地。
由于NMOS管的耐压值较小，但其载流子迁移率高，采用一定的面积晶体管，其导通电阻明显小于PMOS管，并连接在接地侧，利用2个NMOS管201构成共源共栅结构，可以明显提高电路的耐压值，同时也不会有很大的导通电阻；与之相反，由于PMOS管的载流子迁移率低，采用一定的面积晶体管其导通电阻较大，但其热载流子效应较弱，耐压值比NMOS管高，并连接在电源侧，只利用一个PMOS管可以提高电路的转换效率，同时不会明显降低整个电路的耐压值。
进一步地，当采用2个NMOS管而只采用1个PMOS管时，PMOS管如果取最小沟道长度(栅长)，其导通电阻可以比较小，但其耐压值会小于采用共源共栅结构的NMOS管，可以适当增加其沟道长度(栅长)来提高其耐压值。同时，让输出节点的偏置电源更接近电源电压VDD，也可以弥补由只采用一个PMOS管带来的耐压值较小的不足，提高电路整体的耐压性。
需要说明的是，由于本实施方式中举例的PMOS管202只有1个，没有多余的PMOS管202，所以不包含第一组偏置电压(VB1)。但是，在实际应用中，包含多个PMOS管202时，不与电源相连的PMOS管202(共栅管)的栅极需要对应连接第一组偏置电压(VB1)中各自的偏置电压。
与现有技术相比，由于NMOS管的耐压值较低，载流子迁移率高，导通电阻小，将串联数目较多的NMOS管连接在接地侧，可以提高电路的耐压值；同时，由于PMOS管的导通电阻较大，耐压值较高，将串联数目较少的PMOS管连接在电源侧，可以提高电路的转换效率。
本实用新型的第二实施方式涉及一种射频负载驱动单元。第二实施方式在第一实施方式的基础上作了进一步改进，主要改进之处在于：在本实用新型第二实施方式中，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路，可以提高射频负载驱动单元的稳定性。
在本实施方式中，仍以L等于2，M等于1为例，进行介绍。
如图4所示，第一电流镜401通过第一隔交流电路同源极接电源的PMOS管202的栅极相连接。其中，第一电流镜401包含一个PMOS管4011和第一参考电流源4012；该PMOS管4011的源极与电源(VDD)相连，栅极与漏极相连后，分别与第一隔交流电路、第一参考电流源4012相连，第一参考电流源4012另一端接地。由于第一电流镜401中的PMOS管4011与PMOS管202的栅源电压相等，那么二者的沟道电流与各自的宽长比(W/L)之比成正比，这相当于给PMOS管202提供了静态偏置，可以提高其工作稳定性。
同时，第一隔交流电路在第一电流镜401、源极接电源的PMOS管202之间形成交流隔离，避免该PMOS管202的栅极的射频信号耦合到第一电流镜401中影响其正常工作，进一步提高了射频负载驱动单元的稳定性。
反馈电路402的输入端与射频负载驱动单元的输出端(VOUT)相连，输出端通过第二隔交流电路同源极接地的NMOS管的栅极相连。其中，反馈电路402包含采样电路与比较放大器4021；采样电路的输入端与射频负载驱动单元的输出端(VOUT)相连，用于采集射频负载驱动单元的输出电压的直流分量和低频分量，采样电路的输出端与比较放大器4021的同相输入端相连，将采集的射频负载驱动单元的输出电压的直流分量和低频分量均输出至比较放大器4021，以供比较；比较放大器4021的反相输入端输入参考电压(Vref)，比较放大器4021将射频负载驱动单元的输出电压的直流分量和低频分量与参考电压进行比较，然后将二者的差值放大，并通过第二隔交流电路反馈至源极接地的NMOS管201的栅极，该NMOS管201同时也是一个简单的反相放大器，这样，就构成一个负反馈环路，可以使输出节点的偏置电压稳定在参考电压(Vref)上，使源极接地的NMOS管201的栅源电压以及输出节点的偏置电压可以稳定在一定的预设值上，提高工作的稳定性。
同时，第二隔交流电路用于在反馈电路402的输出端和接地的NMOS管201的栅极之间形成交流隔离，避免二者的交流成分相互产生影响，进一步提高了射频负载驱动单元的稳定性。
这样，本实施方式中的射频负载驱动单元可以使源极接电源的PMOS管以及源极接地的NMOS管工作在相关静态偏置状态下，在工艺电压温度等因素变化时，仍可保证输出节点工作在合适的电压上，进而提高射频负载驱动单元的稳定性。
本实用新型第三实施方式涉及一种射频负载驱动单元，具体如图5所示。第三实施方式与第二实施方式大致相同，主要区别之处在于：在第二实施方式中，利用反馈电路402对源极接地的NMOS管201(共源管)的栅源电压进行校准，提高工作的稳定性。而在本实用新型第三实施方式中，利用第二电流镜501对源极接地的NMOS管201(共源管)的栅源电压进行校准，提高工作的稳定性，保证了本实用新型实施方式的灵活性。
具体地说，本实施方式中，第一电流镜401与第二实施方式中的第一电流镜401相似，在此不再赘述。
第二电流镜501通过第二隔交流电路同源极接地的NMOS管201的栅极相连。第二电流镜501包含一个NMOS管5011和第二参考电流源5012，该参考电流源5012和第一电流镜401中的参考电流源4012源自同一参考电流源，以便保证二者为整个射频负载驱动单元提供的偏置电流是一样的；该NMOS管5011的源极接地，栅极与漏极相连后，分别与第二隔交流电路、第二参考电流源5012相连，第二参考电流源5012另一端与电源相连。由于第二电流镜501中的NMOS管5011与源极接地的NMOS管201的栅源电压相等，那么二者的沟道电流与各自的宽长比(W/L)之比成正比，这相当于给NMOS管201提供了静态偏置。这样，第一电流镜401和第二电流镜501相互之间没有影响，二者提供的偏置既相关又相互独立，简单容易实现，相对于采用负反馈实现的偏置，消耗电流少，占用面积小，也不存在反馈回路的稳定性问题，而且NMOS管的偏置电压不会随输出节点的工作状态发生明显的变化，可以提高其工作稳定性。
本实施方式中，包含第一电流镜401与第二电流镜501，同样可以使源极接电源的PMOS管、源极接地的NMOS管工作在静态偏置状态下，进而提高射频负载驱动单元的稳定性，并保证了本实施方式的灵活性。
本发明第四实施方式涉及一种射频负载驱动单元，具体如图6所示，包含：第一子单元601与第二子单元602。
其中，第一子单元601与第二子单元602均为第一实施方式中的射频负载驱动单元，第一子单元601与第二子单元602对称连接形成伪差分结构，第一子单元601与第二子单元602共用同一电源。
具体地说，第一子单元601中，源极与电源(VDD)相连的PMOS管202的栅极为第一负输入端(VIN1N)，源极接地的NMOS管201的栅极为第二负输入端(VIN2N)；与PMOS管202的漏极连接在一起的NMOS管201的漏极为正输出端(VOUTP)。
第二子单元602中，源极与电源(VDD)相连的PMOS管202的栅极的为第一正输入端VIN1P，源极接地的NMOS管201的栅极为第二正输入端VIN2P；与PMOS管202的漏极连接在一起的NMOS管201的漏极为负输出端(VOUTN)。
每一个单元中仅包含2个NMOS管201与1个PMOS管202的射频负载驱动单元如图7所示。由于图7所示的射频负载驱动单元与图6所示的射频负载驱动单元相似，在此不再赘述。
本实施方式与第一实施方式相似，可以提高电路的转换效率和耐压值。
本发明第五实施方式涉及一种射频负载驱动单元，在第四实施方式的基础上作了进一步改进，具体如图8所示，包含：第一子单元601与第二子单元602。
其中，第一子单元601采用第二实施方式中的射频负载驱动单元的结构，第二子单元602为第一实施方式中的射频负载驱动单元；第一隔交流电路、第二隔交流电路和采样电路均为差分结构，需同时采差分输出端(VOUTN、VOUTP)的电压和为差分输入端(VIN1N、VIN1P、VIN2N、VIN2P)提供偏置电压。
第一子单元601与第二子单元602对称连接形成伪差分结构，第一子单元601与第二子单元602共用同一电源；第一子单元601与第二子单元602中，源极接电源的PMOS管202的栅极(VIN1N、VIN1P)分别与第一隔交流电路的两个差分输出端相连，第一隔交流电路的输入端同第一电流镜401相连，且第一子单元601与第二子单元602的输出端(VOUTN、VOUTP)分别与反馈电路402的两个差分输入端相连，反馈电路402的输出端与第二隔交流电路的输入端相连，第二隔交流电路的两个差分输出端分别与第一子单元601、第二子单元602中源极接地的NMOS管的栅极(VIN2N、VIN2P)相连。具体地说，第一子单元601与第二子单元602的输出端(VOUTN、VOUTP)分别与反馈电路402中采样电路的两个差分输入端相连。
实际上，伪差分结构的射频功率驱动电路中的两个对称组成部分共享了辅助的偏置电路(第一电流镜401、反馈电路402、第一隔交流电路与第二隔交流电路)。
本实施方式与第二实施方式相似，可以提高射频负载驱动单元的稳定性。
本发明第六实施方式涉及一种射频负载驱动单元，在第四实施方式的基础上作了进一步改进，具体如图9所示，包含：第一子单元601与第二子单元602。
其中，第一子单元601采用第三实施方式中的射频负载驱动单元的结构，第二子单元602为第一实施方式中的射频负载驱动单元；第一隔交流电路、第二隔交流电路均为差分结构，需同时为差分输入端(VIN1N、VIN1P、VIN2N、VIN2P)提供偏置电压。
第一子单元601与第二子单元602对称连接形成伪差分结构，第一子单元601与第二子单元602共用同一电源。
第一子单元601与第二子单元602中，源极接电源的PMOS管202的栅极(VIN1N、VIN1P)分别与第一隔交流电路的两个差分输出端相连，第一隔交流电路的输入端同第一电流镜401相连，源极接地的NMOS管的栅极(VIN2N、VIN2P)分别与第二隔交流电路的两个差分输出端相连，第二隔交流电路的输入端同第二电流镜501相连。
实际上，伪差分结构的射频功率驱动电路中的两个对称组成部分共享了辅助的偏置电路(第一电流镜401、第二电流镜501、第一隔交流电路与第二隔交流电路)。
本实施方式与第三实施方式相似，可以提高工作的稳定性，并保证了本发明实施方式的灵活性。
本领域的普通技术人员可以理解，上述各实施方式是实现本实用新型的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本实用新型的精神和范围。

Claims (12)

1.一种射频负载驱动单元，其特征在于，包含：L个N型金属-氧化物-半导体场效应晶体管NMOS管与M个P型金属-氧化物-半导体场效应晶体管PMOS管，其中，L为大于1的自然数，M为自然数，且L大于或者等于M；
所述L个NMOS管共源共栅地连接；M等于1时，所述PMOS管按共源方式连接；M大于1时，所述M个PMOS管共源共栅地连接；其中，所述L个NMOS管在接地侧，所述M个PMOS管在电源侧；
源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端；
其余所述PMOS管共栅管的栅极对应连接各自的偏置电压，所述PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余所述NMOS管共栅管的栅极对应连接各自的偏置电压，所述NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。
2.根据权利要求1所述的射频负载驱动单元，其特征在于，L等于2，M等于1。
3.根据权利要求1所述的射频负载驱动单元，其特征在于，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路；
所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；
所述反馈电路的输入端与所述射频负载驱动单元的输出端相连，输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
4.根据权利要求3所述的射频负载驱动单元，其特征在于，所述第一电流镜为一个PMOS管和第一参考电流源；
所述PMOS管的源极与电源相连，栅极与漏极相连后，分别与所述第一隔交流电路及所述第一参考电流源相连。
5.根据权利要求3所述的射频负载驱动单元，其特征在于，所述反馈电路包含采样电路与比较放大器；
所述采样电路的输入端与所述射频负载驱动单元的输出端相连，输出端与所述比较放大器的同相输入端相连；所述比较放大器的反相输入端输入参考电压；所述比较放大器的输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
6.根据权利要求1所述的射频负载驱动单元，其特征在于，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路；
所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；
所述第二电流镜通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
7.根据权利要求6所述的射频负载驱动单元，其特征在于，所述第一电流镜为一个PMOS管和第一参考电流源；
所述PMOS管的源极与电源相连，栅极与漏极相连后，分别与所述第一隔交流电路及所述第一参考电流源相连。
8.根据权利要求6所述的射频负载驱动单元，其特征在于，所述第二电流镜为一个NMOS管和第二参考电流源；
所述NMOS管的源极接地，栅极与漏极相连后，分别与所述第二隔交流电路及所述第二参考电流源相连。
9.一种射频负载驱动单元，其特征在于，包含：第一子单元与第二子单元；
其中，所述第一子单元和所述第二子单元采用相同的电路结构，且同为如权利要求1所述的射频负载驱动单元；
所述第一子单元与所述第二子单元对称连接形成伪差分结构，所述第一子单元与所述第二子单元共用同一电源。
10.根据权利要求9所述的射频负载驱动单元，其特征在于，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路；
其中，所述第一隔交流电路、所述第二隔交流电路与所述反馈电路均为差分结构；
所述第一电流镜与所述第一隔交流电路的输入端相连；所述第一隔交流电路的两个差分输出端分别与所述第一子单元、所述第二子单元中源极接电源的PMOS管的栅极相连接；
所述反馈电路的两个差分输入端分别与所述射频负载驱动单元的正、负输出端相连，输出端与所述第二隔交流电路的输入端相连；所述第二隔交流电路的两个差分输出端分别与所述第一子单元、所述第二子单元中源极接地的NMOS管的栅极相连。
11.根据权利要求10所述的射频负载驱动单元，其特征在于，所述反馈电路包含采样电路与比较放大器；
其中，所述采样电路为差分结构；
所述采样电路的两个差分输入端分别与所述射频负载驱动单元的正、负输出端相连，输出端与所述比较放大器的同相输入端相连；所述比较放大器的反相输入端输入参考电压；所述比较放大器的输出端与所述第二隔交流电路的输入端相连。
12.根据权利要求9所述的射频负载驱动单元，其特征在于，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路；
其中，所述第一隔交流电路、所述第二隔交流电路均为差分结构；
所述第一电流镜与所述第一隔交流电路的输入端相连；所述第一隔交流电路的两个差分输出端分别与所述第一子单元、所述第二子单元中源极接电源的PMOS管的栅极相连接；
所述第二电流镜与所述第二隔交流电路的输入端相连；所述第二隔交流电路的两个差分输出端分别与所述第一子单元、所述第二子单元中源极接地的NMOS管的栅极相连。
CN201420456824.5U 2014-08-13 2014-08-13 一种射频负载驱动单元 Expired - Fee Related CN204156845U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420456824.5U CN204156845U (zh) 2014-08-13 2014-08-13 一种射频负载驱动单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420456824.5U CN204156845U (zh) 2014-08-13 2014-08-13 一种射频负载驱动单元

Publications (1)

Publication Number Publication Date
CN204156845U true CN204156845U (zh) 2015-02-11

Family

ID=52514932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420456824.5U Expired - Fee Related CN204156845U (zh) 2014-08-13 2014-08-13 一种射频负载驱动单元

Country Status (1)

Country Link
CN (1) CN204156845U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184460A (zh) * 2014-08-13 2014-12-03 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
CN115102507A (zh) * 2018-03-16 2022-09-23 深圳市汇顶科技股份有限公司 功率放大器及平衡数字输出信号的上升和下降时间的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184460A (zh) * 2014-08-13 2014-12-03 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
CN104184460B (zh) * 2014-08-13 2018-02-06 豪芯微电子科技（上海）有限公司 一种射频负载驱动电路
CN115102507A (zh) * 2018-03-16 2022-09-23 深圳市汇顶科技股份有限公司 功率放大器及平衡数字输出信号的上升和下降时间的方法

Similar Documents

Publication Publication Date Title
EP2736168B1 (en) Class AB amplifiers
CN102163954B (zh) 一种低电压低噪声宽带混频器
CN103051298A (zh) 可编程增益放大电路和可编程增益放大器
CN103219952B (zh) 一种采用噪声抵消技术的宽带低噪声放大器
CN102868377A (zh) 一种基于可控有源电感的全3g cmos差分低噪声放大器
CN103873032A (zh) 轨对轨输入迟滞比较器
CN104184460B (zh) 一种射频负载驱动电路
CN103138682A (zh) 一种低噪声放大器
CN103595360B (zh) 一种密勒补偿结构的运算放大器
CN204156845U (zh) 一种射频负载驱动单元
CN102723917A (zh) 一种功率放大器
CN103281038B (zh) 宽带低噪声放大器
CN202772848U (zh) 一种基于可控有源电感的全3g cmos差分低噪声放大器
CN103457555A (zh) 使用具有任意耦合系数的片上变压器的毫米波放大器单向化网络
CN104052418A (zh) 跨导电路和混频器
CN113131886B (zh) 一种运算放大器
CN106559042A (zh) 应用于低电压下的低噪声放大器
CN104904115B (zh) 倍频器
US9964985B1 (en) Radio frequency power amplifier and method thereof
CN203104364U (zh) 一种低噪声放大电路及具有该电路的低噪声放大器
CN104104340A (zh) 一种射频功率放大器
CN108206676A (zh) 低电压高线性度的放大器
CN203180852U (zh) 一种集成功率放大器级间信号耦合电路
CN204290887U (zh) 一种带有补偿偏置电路的低噪声放大器
CN106130491A (zh) 一种实现tia自动匹配输出阻抗的电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150211

Termination date: 20190813