CN1538274A - 传输通道及其控制方法 - Google Patents

传输通道及其控制方法 Download PDF

Info

Publication number
CN1538274A
CN1538274A CNA2004100384883A CN200410038488A CN1538274A CN 1538274 A CN1538274 A CN 1538274A CN A2004100384883 A CNA2004100384883 A CN A2004100384883A CN 200410038488 A CN200410038488 A CN 200410038488A CN 1538274 A CN1538274 A CN 1538274A
Authority
CN
China
Prior art keywords
transmission channel
data
order
transmission
handle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100384883A
Other languages
English (en)
Other versions
CN1265267C (zh
Inventor
林坤隆
朱孟煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1538274A publication Critical patent/CN1538274A/zh
Application granted granted Critical
Publication of CN1265267C publication Critical patent/CN1265267C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)
  • Memory System (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Conveying Record Carriers (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

一种传输通道及其控制方法，以一总线连接一第一传输通道与一第二传输通道至一命令处理单元以传输数据，接着根据此第二传输通道的传输方向调整此总线的传输方向，再根据此第二传输通道的传输方向处理此第二传输通道的数据，其中此第一传输通道的数据在此总线的传输方向调整后到此第二传输通道开始处理数据前的此一预定时间内仍持续被处理。利用上述传输通道及其控制方法，可产生数据传输与处理的同步化与提供高速缓存数据，以增进运作的整体效能。

Description

传输通道及其控制方法
技术领域
本发明关于一种数据缓冲装置与方法，特别是指一种应用于光电系统的数据传输通道与控制方法。
背景技术
随着消费大众对于视听品质要求逐渐提升，对于需要较大储存空间与传输频宽的多媒体影音数据而言，建置于视听媒介的缓冲元件与装置，已被赋予更高的要求，例如提升数据传输处理流程的效率与流畅度等。然而，一般的传输通道元件往往因为对于缓冲储存区域以及传输方式的缺乏规划，使得数据在通过传输通道元件时的诸多控制动作不够顺畅，以及因为耗费传输转换时间而缺乏整体效率。
图1A为一根据已知技术的传输通道控制方法与装置示意图，包括一数据传输通道100，以及一总线110。其中，该数据传输通道100用于数据在传输与处理(例如读取/写出操作)过程的暂存，并且以该总线110连接于主机系统与光储存元件(例如CD-R drive或CD-RW drive)等外围系统之间，或者建置于一多媒体播放系统(例如DVD player)之中。因此，所接收的数据处理命令可为来自主机系统或多媒体播放系统的读取/写出命令。为了便于清楚说明，往后对于前述的数据处理命令均以系统命令统称之。当系统命令为读取时，数据将通过总线110送至此数据传输通道100，并且于等待译码以及进一步传送之前，先行依序被暂存于此一数据传输通道100。然而，当总线110的方向随着稍后的系统命令而变更时，原先暂存于此数据传输通道100的数据可能需予以清空(flush)，以使得对应于后续系统命令的来源数据能够储存于此一共享的数据传输通道100。同时，记录数据处理状态的相对应指针也需要频繁地被调整，并且在下一系统命令开始执行时，中止前一系统命令所有的数据处理动作。如此一来，当系统命令为读/写交替，而且该情况持续发生时，此数据传输通道100会因为等待储存媒体的机械元件移动与存取数据、进行反复的清空、再寻轨(re-seek)，以及指针内容更新等动作，而造成传输时间浪费、传输程序不够流畅平顺，以及整体效率低落。
图2一根据已知技术的数据传输通道控制方法流程图，包括步骤210至250。首先，步骤210根据第一系统命令，将数据于总线110与数据传输通道100间传递，并进行相对应后续处理程序。其中，所述之后续处理程序响应于不同的系统命令所造成的不同数据流向而有差异：当第一系统命令为系统读取数据时，数据流向自数据传输通道100传至总线110，而数据的处理程序为数据储存、译码，以及传出数据传输通道100；另一方面，当第一系统命令为系统写出数据时，数据流向自总线110传至数据传输通道100，而数据处理程序可为数据储存、编码，以及传出数据传输通道加以记录。其次，于步骤220分析第二系统命令类型以决定是否需清空数据传输通道100内容，以及调整总线传输方向。若第二系统命令类型与第一系统命令类型相同，则进行步骤230，否则进行步骤240至250。步骤230为第二系统命令的数据处理步骤，根据步骤220的结果，数据流向与总线110的方向不需调整，所以第二系统命令来源数据仍将被暂存于数据传输通道100，并且其暂存位置将接续于第一系统命令所作用的数据之后，其后的编码或译码等处理程序也依序进行。另一方面，步骤240为数据传输通道清空步骤，而步骤250为第二系统命令的数据传输与处理步骤。根据步骤220的结果，若第二系统命令类型与第一系统命令类型不同(例如第一系统命令与第二系统命令分别为数据写出/读取，或读取/写出)，则于步骤240将数据传输通道100目前所暂存的第一系统命令数据清空，而且当第二系统命令开始执行时，第一系统命令之后续动作将停止动作，否则会因为已失去数据传输通道100与总线110的使用权而造成日后的数据不同步、不正确问题。接着进行步骤250，将第二系统命令来源数据由总线110送入数据传输通道100，并依命令进行后续数据处理动作。
综合上述，根据已知技术的传输通道控制方法与装置，为了有效响应于不同的系统命令类型，使得该数据传输通道100的数据处理动作能够及时被中止，以免造成数据的储存与撷取上的不同步，此种作法其实隐含了数据传输方向切换时的缺乏弹性问题。其一，当系统命令自读取切换为写出时，对于已进行译码而存入数据传输通道100的数据而言，因为该数据传输通道100必须响应于总线110方向切换后的数据接收与暂存需求，使得前述已译码与暂存的数据需加以清空或予以覆盖；若当系统命令自写出切换为读取时，由于写出为连续而不可中断的过程，因此读取动作将受限于单一传输通道的规划方式而发生延迟。其二，当数据传输通道100响应于持续交替出现的系统读写命令时，则对于已暂存于数据传输通道100的数据而言，因为需要被清空的情况不断出现，使得该残存数据的再寻轨动作亦随之频繁，因此会造成浪费时间与缺乏效率。
发明内容
本发明提供一种传输通道控制方法，包括以下步骤：以一总线连接一第一传输通道与一第二传输通道至一命令处理单元，以传输数据；根据此第二传输通道的传输方向以调整此总线的传输方向；以及根据此第二传输通道的传输方向处理此第二传输通道的数据，其中此第一传输通道的数据在此总线的传输方向调整后的一预定时间内持续被处理，直到此第二传输通道开始处理数据为止。
本发明再提供一种光电系统的一传输通道模块的控制方法，包括以下步骤：根据—命令处理单元的命令选择一传输通道模块的一传输通道，以控制来源数据于此传输通道模块的第一传输通道与第二传输通道的缓冲位置与处理时机，其中此第一传输通道的一部份处理程序于此第二传输通道取得一传输线路使用权前的一预定时间内持续进行。
本发明另提供一种应用于光电系统的一传输通道，包括：一第一传输通道，用以根据一命令处理单元的命令进行数据缓冲与处理；以及一第二传输通道，用以依据此命令处理单元的命令进行数据缓冲与处理，其中此第一传输通道与此第二传输通道以一管线指针组指示大小。
利用本发明的传输通道及控制方法，一传输通道响应于一系统命令的部份处理程序在响应于后一系统命令的另一传输通道取得总线使用信号而切换传输方向之前，仍可持续进行，因此可产生数据传输与处理的同步化与提供高速缓存数据，以增进运作的整体效能。
附图说明
图1A为已知技术的传输通道控制方法与装置示意图；
图1B本发明一实施例的光电系统的传输通道示意图；
图2已知技术的数据传输通道控制方法流程图；
图3本发明另一实施例的传输通道控制方法流程图；
图4本发明再一实施例的光电系统传输通道模块的控制方法时序图。
图中符号说明：
100：数据传输通道
110、140：总线
120：第一传输通道
130：第二传输通道
150、160：管线指针组
401、405：系统读取的传输通道内容示意
402、404：系统写出的传输通道内容示意
403、406：管线指针组值示意
具体实施方式
本发明的一些实施例描述如下，并且为了易于描述及理解本发明，附图内各部分并没有依照其相对尺寸绘图，不相关的细节部分也未完全绘出，以求附图的简洁。
图1B根据本发明一实施例的光电系统的传输通道示意图，其中该光电系统可为一数字影音播放器，并且此传输通道包括：一第一传输通道120，用以根据一命令处理单元的命令进行数据缓冲与处理；一第二传输通道130，用以根据一命令处理单元的命令进行数据缓冲与处理；以及一总线140，用以连接第一传输通道120与第二传输通道130至此光电系统的命令处理单元，以进行数据传输。其中，第一传输通道120与第二传输通道130以一管线指针组150及160指示大小，当第一传输通道120与第二传输通道130用于译码数据处理与缓冲时，此管线指针组150包括一组成对的管线指针MIDXB 150a与MIDXT 150b(其中T代表Top，而B代表Bottom)，其中更包括：一数据写入传输通道管线指针(write pipe index；WPIDX)151，用以记录一相对应传输通道的缓冲数据量；一数据译码管线指针(decode pipeindex；DPIDX)152，用以记录已译码的数据量；以及一总线数据传送管线指针(host-pipe sector data send index；HPSIDX)153，用以记录此相对应传输通道传至命令处理单元的数据量；当第一传输通道120与第二传输通道130用于编码数据处理与缓冲时，管线指针组160包括一组成对的管线指针EIDXB 160a与EIDXT 160b(其中T代表Top，而B代表Bottom)，其中更包括：一数据传出传输通道管线指针(record pipe index；RECIDX)161，用以记录至一储存媒体(例如一光盘片)的数据量；一数据编码管线指针(encode pipeindex；ENCIDX)162，用以记录已编码的数据量；以及一总线数据撷取管线指针(host-pipe sector data get indices；HPGIDX)163，用以记录此命令处理单元传至此相对应传输通道的数据量。此外，二传输通道120与130尚可与一通道编译码元件(channel CODEC)(图中未标示)相连接，以进行数据的编码与译码，因此当系统命令开始执行时，数据将会经由总线140传送至传输通道，或是自传输通道传送至总线140，并于传输过程中进行编码/译码动作。若第一系统命令为读取，则数据流向为自第一传输通道120至总线140，因此来源数据将通过传输通道120进行暂存、传至通道编译码元件进行译码，以及将已译码数据传送至总线140，并且变更相对应的管线指针组值；若第二系统命令为写出，并且开始执行时，则数据经总线140传至传输通道130，而传输通道130将进行总线数据撷取与暂存、将数据送至通道编译码元件进行编码，以及将已编码数据送出传输通道130，以进行记录动作，并且变更相对应的管线指针组值。
图3为根据本发明另一实施例的传输通道控制方法流程图，包括步骤310至330。步骤310以一总线140连接一第一传输通道120与一第二传输通道130至一命令处理单元，以传输数据；接着于步骤320根据第二传输通道130的传输方向以调整总线140的传输方向，其中此第二传输通道130的传输方向根据系统命令以决定，并且据以决定是否调整总线140的传输方向；然后于步骤330根据第二传输通道130的传输方向缓冲与处理第二传输通道130的数据。另一方面，第一传输通道120的数据在总线140的传输方向调整后至第二传输通道130开始处理数据前的此段预定时间内继续被处理，而这些数据处理程序将因为系统命令为数据读取或数据写出而有差异，其内容包括对于来源数据的传送/接收、译码/编码，以及传送已处理完毕的数据至总线140等等。进一步说明，当第二系统命令开始执行时，先前已开始执行的第一系统命令的一部份处理程序(例如读取数据至传输通道暂存，以及将数据送至通道编译码元件进行译码)因为与第二系统命令的一部份处理程序(例如将数据经总线140送出传输通道)并未同时共享该通道编译码元件，以及数据记录元件(例如碟机的读写头元件)，因此仍可持续进行一段时间。换言之，因为总线140于同一时间仅能供给一个传输通道进行数据传送或接收，因此当第二系统命令开始执行时，第一系统命令的一部份后续运作流程将可因为使用到与第二系统命令不同的元件与传输通道，而能够在此时继续进行，不需要立即中止，所以能够在时间上产生一部份的重叠而具有同步化的特征与效果。
图4为根据本发明再一实施例的光电系统传输通道模块的控制方法时序图，若第一系统命令为一命令处理单元(例如一计算机主机或处理器)对外围装置(例如一光储存媒体)读取数据时，标号401显示读写头与第一传输通道均处于译码模式下，并且IDE处于区段数据读取模式(sector datasend mode)下，因此当第一系统命令开始执行时，在数据读取周期内(即DISC_WR_Mode此一旗标处于低电平)，数据将陆续被读取而暂存于一传输通道(例如第一传输通道)内(此时WPIDX值随之变更)，并且经过译码(此时DPIDX值随之变更)，而后送至总线(此时HPSIDX值随之变更)，以供此主机读取。若接下来的第二系统命令为命令处理单元对外围装置写出数据，则在此命令开始执行时，标号402表示总线传输方向将调整至与第二传输通道相关，也就是IDE将进入区段数据写入模式(sector data getmode)下，接着便开始将数据自总线送入第二传输通道(此时HPGIDX值随之变更)，并于数据写出周期内(即DISC_WR_Mode居于高电平)，意即读写头与传输通道均切换而处于编码模式时，开始对数据进行编码(此时ENCIDX值随之变更)与记录动作(此时RECIDX值随之变更)。标号403包括403a、403b，以及403c，当第二系统命令开始执行时，因为总线传输方向随命令而切换调整，使得此时HPSIDX值停止变更，同时HPGIDX值开始变更，如403a所示，但是对于外围装置端与编码译码元件而言，总线传输方向的切换与来源数据的读取和译码并不冲突，因此仍可于外围装置的数据读取周期结束前，持续先前的读取与译码动作，即WPIDX与DPIDX仍持续变更，如403b及403c所示。所以，标号403即为本发明的可达成同步化的数据传输控制方法与装置的特征之一所在。另一方面，仍如图4所示，当第一系统命令为由命令处理单元对外围装置写出数据，而第二系统命令为对外围系统读取数据时，当第一系统命令开始执行时，如标号404所示，读写头与传输通道均处于编码模式下，并且IDE处于区段数据写入模式(sector data get mode)下，数据将陆续自总线被读取，而暂存于一传输通道(例如一第一传输管道)内(此时HPGIDX值随之变更)，并且在数据写出周期内(即DISC_WR_Mode处于高电平)，进行编码动作(此时ENCIDX值随之变更)，而后记录至外围装置(此时RECIDX值随之变更)。当第二系统命令读取数据并且开始执行时，如标号405所示，读写头与传输通道均处于译码模式下，并且IDE处于区段数据读取模式(sector data sendmode)下，在数据读取周期内(即DISC_WR_Mode处于低电平)，数据将陆续被读取而暂存于第二传输管道内(此时WPIDX值随之变更)，并且经过译码(此时DPIDX值随之变更)，而后送至总线(此时HPSIDX值随之变更)。此时，如标号406所示，标号406包括406a、406b，以及406c，当第二系统命令开始执行的时，因为总线与传输方向随系统命令切换而调整，使得HPGIDX值于此时停止变更，同时HPSIDX值开始变更，如406a所示。对于外围装置端与第一传输通道而言，总线传输方向的切换与数据的译码和记录，并无元件使用时机的冲突与重叠问题，因此在数据写出周期结束前，先前的数据编码和记录动作仍可持续进行一段时间，即ENCIDX与RECIDX仍持续变更，如406b及406c所示。
此外，同样如图4所示，若一第三命令执行前的第二系统命令为数据读取，并且相对应的传输通道仍存有已译码而尚待传送的残余数据，则此残余数据可利用此段预定时间先送至总线，因此使得HPSIDX值随之变更。由此种情况可见，本发明的可达成同步化的数据传输控制方法与装置，通过对于传输通道的妥善规划与建构，尚可达成减少传输通道暂存数据的清空(flush)次数，进而产生节省数据传输时间、增加数据传输运作与控制的流畅度，以及提升数据传输效率等特点。所以，标号406即显示HPSIDX与ENDIDX、RECIDX的动作重叠部份，而为本发明的可达成同步化的数据传输控制方法与装置的特点之一所在。请再参阅图4，当第一系统命令至第三系统命令正好为读写交替出现时，其运作步骤即为前述两种情况的组合，如标号403与406所示。例如若命令处理单元的第一系统命令为写出，并选择一第一传输通道以处理此第一来源数据，且若第二系统命令为读取，并选择一第二传输通道以处理此第二来源数据，以及一第三命令为写出数据时，选择此第一传输通道以处理此第三来源数据，此第三来源数据于此第一传输通道的逻辑缓冲位置逻辑接续于此第一来源数据缓冲位置之后。
本发明特点在于能够提供至少两个传输通道，以确保数据传输过程的暂存与处理区域独立性、并且尚可用以减少清空传输通道或缓冲存储元件的次数、减少再寻轨次数，以及获致同步化所产生的节省数据传输时间、增加数据传输运作与控制的流畅度，以及提升数据传输效率等效益。详言之，由于共享的部份并非传输通道，而是与传输通道相连的总线，因此当任意两个连续的系统命令类型不同的时，受到调整者仅在于总线方向，系统并不一定需要频繁地清空传输通道内容，以容纳不同来源的数据，而且由于数据传输通过不同的传输通道，因此已暂存于传输通道中的残存数据，其编译码与后续的数据读写动作不会立即受到另一系统命令开始执行时间的影响，而必须立刻中止其处理程序，因此能够产生同步化的效果，进而达成整体效率的提升。
本发明虽以上述实施例加以阐明，然其并非用以限定本发明精神与发明实体仅止于上述实施例，在不脱离本发明的精神与范围内所作的修改，均应包含在下述申请专利范围内。

Claims (15)

1、一种传输通道控制方法，其特征在于，包括：
以一总线连接一第一传输通道与一第二传输通道至一命令处理单元，以传输数据；
根据该第二传输通道的传输方向以调整该总线的传输方向；以及
根据该第二传输通道的传输方向处理该第二传输通道的数据，其中该第一传输通道的数据于该总线的传输方向调整后的一预定时间内持续被处理，直到该第二传输通道开始处理数据为止。
2、如权利要求1所述的传输通道控制方法，其中该第一传输通道于该预定时间内持续处理，包括：
当数据由该第一传输通道至该总线时，储存数据至该第一传输通道并且译码。
3、如权利要求2所述的传输通道控制方法，其中将已译码数据传出该第一传输通道于该第二传输通道开始处理数据时停止动作。
4、如权利要求1所述的传输通道控制方法，其中该第一传输通道于该预定时间内持续处理，包括：
当数据由该总线至该第一传输通道时，编码并且记录数据至一储存媒体。
5、如权利要求4所述的数据传输通道控制方法，其中将未编码数据存入该第一传输通道于该第二传输通道开始处理数据时停止动作。
6、一种光电系统的一传输通道模块的控制方法，包括：
根据一命令处理单元的命令选择一传输通道模块的一传输通道，以控制来源数据于该传输通道模块的一第一传输通道与一第二传输通道的缓冲位置与处理时机，其中该第一传输通道的一部份处理程序于该第二传输通道取得一传输线路使用权前的一预定时间内持续进行。
7、如权利要求6所述的光电系统的传输通道模块的控制方法，其特征在于，包括：
若该命令处理单元的一第一命令为读取数据时，选择一第一传输通道，以处理一第一来源数据；以及若该命令处理单元的一第二命令为写出数据时，选择一第二传输通道，以处理一第二来源数据，其中该第二命令于该第一命令后进行处理。
8、如权利要求7所述的光电系统的传输通道模块的控制方法，其特征在于，更包括：
若该命令处理单元的一第三命令为读取数据时，选择一第一传输通道，以处理一第三来源数据，其中该第三命令于该第二命令后进行处理，并且该第三来源数据于该第一传输通道的逻辑缓冲位置于该第一来源数据的缓冲位置之后。
9、如权利要求7所述的光电系统的传输通道模块的控制方法，其特征在于，更包括：
若该命令处理单元的一第三命令为写出数据时，选择一第二传输通道，以处理一第三来源数据，其中该第三命令于该第二命令后进行处理，并且该第三来源数据于该第二传输通道的逻辑缓冲位置于该第一来源数据的缓冲位置之后。
10、如权利要求6所述的光电系统的传输通道模块的控制方法，其特征在于，包括：
若该命令处理单元的一第一命令为读取数据时，选择一第一传输通道，以处理一第一来源数据；以及若该命令处理单元的一第二命令为读取数据时，选择一第二传输通道，以处理一第二来源数据，其中该第二命令于该第一命令后进行处理。
11、如权利要求6所述的光电系统的传输通道模块的控制方法，其特征在于，包括：
若该命令处理单元的一第一命令为写出数据时，选择一第一传输通道，以处理一第一来源数据；以及若该命令处理单元的一第二命令为读取数据时，选择一第二传输通道，以处理一第二来源数据，其中该第二命令于该第一命令后进行处理。
12、如权利要求11所述的光电系统的传输通道模块的控制方法，其特征在于，更包括：
若该命令处理单元的一第三命令为写出数据时，选择一第一传输通道，以处理一第三来源数据，其中该第三命令于该第二命令后进行处理，并且该第三来源数据于该第一传输通道的逻辑缓冲位置于该第一来源数据的缓冲位置之后。
13、如权利要求6所述的光电系统的传输通道模块的控制方法，其特征在于，包括：
若该命令处理单元的一第一命令为写出数据时，选择一第一传输通道，以处理一第一来源数据；以及若该命令处理单元的一第二命令为写出数据时，选择一第二传输通道，以处理一第二来源数据，其中该第二命令于该第一命令后进行处理。
14、一种应用于光电系统的一传输通道，其特征在于，包括：
一第一传输通道，用以根据一命令处理单元的命令进行数据缓冲与处理；以及
一第二传输通道，用以依据该命令处理单元的命令进行数据缓冲与处理，其中该第一传输通道与该第二传输通道分别以一管线指针组指示大小，并利用一总线连接至该命令处理单元，以进行数据传输。
15、如权利要求14所述的传输通道，其特征在于，包括：
一通道编译码单元，用以编码以及译码该传输通道的数据。
CNB2004100384883A 2003-08-15 2004-04-29 传输通道及其控制方法 Expired - Fee Related CN1265267C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49511603P 2003-08-15 2003-08-15
US60/495,116 2003-08-15

Publications (2)

Publication Number Publication Date
CN1538274A true CN1538274A (zh) 2004-10-20
CN1265267C CN1265267C (zh) 2006-07-19

Family

ID=34272485

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB2003101198793A Expired - Lifetime CN1245677C (zh) 2003-08-15 2003-12-08 存取快闪存储卡方法与装置
CNA2003101198806A Pending CN1514363A (zh) 2003-08-15 2003-12-08 一种cpu模拟装置与方法
CNB2003101198789A Expired - Lifetime CN1251082C (zh) 2003-08-15 2003-12-08 检测判断快闪存储卡类型和插入的方法及装置
CNB2004100384883A Expired - Fee Related CN1265267C (zh) 2003-08-15 2004-04-29 传输通道及其控制方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CNB2003101198793A Expired - Lifetime CN1245677C (zh) 2003-08-15 2003-12-08 存取快闪存储卡方法与装置
CNA2003101198806A Pending CN1514363A (zh) 2003-08-15 2003-12-08 一种cpu模拟装置与方法
CNB2003101198789A Expired - Lifetime CN1251082C (zh) 2003-08-15 2003-12-08 检测判断快闪存储卡类型和插入的方法及装置

Country Status (3)

Country Link
US (4) US7508776B2 (zh)
CN (4) CN1245677C (zh)
TW (4) TW200506733A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344447A (zh) * 2017-11-10 2020-06-26 欧瑞康纺织有限及两合公司 用于生产或处理合成纱线的机器设备
CN117153215A (zh) * 2023-10-26 2023-12-01 长鑫存储技术有限公司 一种控制电路和存储器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240193B (en) * 2004-01-02 2005-09-21 Via Tech Inc Multi-functional I/O system
US20060099991A1 (en) * 2004-11-10 2006-05-11 Intel Corporation Method and apparatus for detecting and protecting a credential card
CN100359468C (zh) * 2004-12-14 2008-01-02 中兴通讯股份有限公司 一种单板软件下载方法和装置
US8850080B2 (en) * 2005-01-21 2014-09-30 Spectra Logic Corporation Mobile media identification system for use with a storage device
CN100385428C (zh) * 2005-06-01 2008-04-30 上海奇码数字信息有限公司 Ic卡控制器以及ic卡控制方法
US7707019B1 (en) * 2005-09-23 2010-04-27 Xilinx, Inc. Command buffering for hardware co-simulation
CN100461139C (zh) * 2005-10-26 2009-02-11 威盛电子股份有限公司 快闪存储卡存取装置与方法
US7381096B2 (en) * 2005-10-28 2008-06-03 Hewlett-Packard Development Company, L.P. Media power protection system and method
CN100375096C (zh) * 2005-11-24 2008-03-12 威盛电子股份有限公司 硬件描述语言电路的检测系统与方法
US20070233954A1 (en) * 2005-12-06 2007-10-04 O2Micro, Inc. System and Method for Interfacing to a Media Card Related Application and Technical Field
CN100440123C (zh) * 2006-02-06 2008-12-03 瀚邦科技股份有限公司 读写装置及其控制方法
CN100435082C (zh) * 2006-03-13 2008-11-19 威盛电子股份有限公司 存储器卡检测电路与检测存储器卡的连接与类型的方法
TW200809513A (en) * 2006-08-08 2008-02-16 Alcor Micro Corp A silicon storage device, controller and operating method thereof
US8135944B2 (en) * 2007-03-14 2012-03-13 Sandisk Technologies Inc. Selectively powered data interfaces
US7698527B2 (en) * 2007-03-15 2010-04-13 Intel Corporation Selectively supporting different memory technologies on a single motherboard
TW200839620A (en) * 2007-03-16 2008-10-01 Realtek Semiconductor Corp Card reader controller and its method of detecting interferences
CN101308479A (zh) * 2007-05-18 2008-11-19 鸿富锦精密工业（深圳）有限公司 数据存储设备及其数据存储方法
JP2009021948A (ja) * 2007-07-13 2009-01-29 Konica Minolta Business Technologies Inc 画像形成装置
US20090094678A1 (en) * 2007-10-05 2009-04-09 Nokia Corporation Mulimode device
JP4466739B2 (ja) * 2008-01-15 2010-05-26 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
CN101547103A (zh) * 2008-03-26 2009-09-30 鸿富锦精密工业（深圳）有限公司 网络装置及其适配卡类型侦测方法
JP4561873B2 (ja) * 2008-05-16 2010-10-13 コニカミノルタビジネステクノロジーズ株式会社 情報処理装置
TWI384404B (zh) * 2008-05-16 2013-02-01 Skymedi Corp A card reader and a method for the card reader to determine whether the function of the card end interface is open or closed and a method for opening or closing the function of the card end interface of the card reader
WO2010047059A1 (ja) * 2008-10-24 2010-04-29 パナソニック株式会社 カードホストｌｓｉ、およびこれを有するセット機器
US7899967B2 (en) * 2008-11-24 2011-03-01 Mediatek Inc. Systems for accessing memory card and methods for accessing memory card by a control unit
US8078848B2 (en) 2009-01-09 2011-12-13 Micron Technology, Inc. Memory controller having front end and back end channels for modifying commands
US8055816B2 (en) 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
CN102339237A (zh) * 2010-07-23 2012-02-01 昆盈企业股份有限公司 多合一存取装置及其存取方法
CN101924865B (zh) * 2010-08-10 2012-01-25 福建新大陆通信科技股份有限公司 机顶盒数据快速获取的方法
CN101986327A (zh) * 2010-09-06 2011-03-16 建荣集成电路科技(珠海)有限公司 一种sd/mmc卡免检测脚在线/离线检测方法
CN102194350B (zh) * 2011-03-24 2013-01-30 大连理工大学 一种基于vhdl的cpu
US9432446B2 (en) * 2011-04-19 2016-08-30 Ineda Systems Pvt. Ltd Secure digital host controller virtualization
CN102306107A (zh) * 2011-08-30 2012-01-04 四川和芯微电子股份有限公司 Fpga配置装置及配置方法
US9013305B2 (en) 2012-04-18 2015-04-21 Qualcomm Incorporated Bidirectional single-pin alarm interface
CN103699418B (zh) * 2013-12-27 2016-08-24 飞天诚信科技股份有限公司 一种检索外部sd卡的方法及装置
US20150234726A1 (en) * 2014-02-19 2015-08-20 Brian P. Moran Apparatus, system and method to provide platform support for multiple memory technologies
US9552318B2 (en) * 2014-06-04 2017-01-24 Qualcomm Incorporated Removable memory card type detection systems and methods
KR102207114B1 (ko) 2014-06-12 2021-01-25 삼성전자주식회사 메모리 카드 인터페이스 및 이를 포함하는 전자 장치, 이의 운용 방법
CN105224386B (zh) * 2015-09-06 2018-11-23 浪潮(北京)电子信息产业有限公司 一种提高虚拟机模板传输效率的方法及装置
KR102528558B1 (ko) 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법
CN106970785A (zh) * 2017-02-15 2017-07-21 北京浩瀚深度信息技术股份有限公司 多功能内存插槽系统及板卡
CN106937040B (zh) * 2017-04-28 2020-04-28 深圳东方红鹰科技有限公司 探测相机及其菜单设置方法
CN107861850B (zh) * 2017-11-30 2020-11-03 瑞斯康达科技发展股份有限公司 一种中断验证系统及其使用方法、计算机设备、存储介质
US10664636B2 (en) * 2017-12-20 2020-05-26 International Business Machines Corporation Pin number definition based analytics
KR20190131713A (ko) * 2018-05-17 2019-11-27 삼성전자주식회사 범용 플래시 메모리, 다양한 종류의 메모리 장치와 연결 가능한 커넥터를 포함하는 전자장치 및 그 제어 방법
CN111428526B (zh) * 2018-12-24 2022-05-31 华为技术有限公司 一种功能卡的识别方法以及移动设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120439A (ja) * 1983-12-05 1985-06-27 Nec Corp 演算処理装置
JPH01237785A (ja) * 1988-03-18 1989-09-22 Canon Inc 電子機器
WO1991017507A1 (en) * 1990-05-07 1991-11-14 Mitsubishi Denki Kabushiki Kaisha Parallel data processing system
CA2073516A1 (en) * 1991-11-27 1993-05-28 Peter Michael Kogge Dynamic multi-mode parallel processor array architecture computer system
WO1993013481A1 (en) * 1991-12-23 1993-07-08 Intel Corporation Interleaved cache for multiple accesses per clock in a microprocessor
JP2642039B2 (ja) * 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
US5740402A (en) * 1993-12-15 1998-04-14 Silicon Graphics, Inc. Conflict resolution in interleaved memory systems with multiple parallel accesses
US5640534A (en) * 1994-10-05 1997-06-17 International Business Machines Corporation Method and system for concurrent access in a data cache array utilizing multiple match line selection paths
US5805855A (en) * 1994-10-05 1998-09-08 International Business Machines Corporation Data cache array having multiple content addressable fields per cache line
US5778221A (en) * 1997-03-17 1998-07-07 International Business Machines Corporation System for executing asynchronous branch and link in parallel processor
US6182258B1 (en) * 1997-06-03 2001-01-30 Verisity Ltd. Method and apparatus for test generation during circuit design
US5923867A (en) * 1997-07-31 1999-07-13 Adaptec, Inc. Object oriented simulation modeling
US6202128B1 (en) * 1998-03-11 2001-03-13 International Business Machines Corporation Method and system for pre-fetch cache interrogation using snoop port
US20060117274A1 (en) * 1998-08-31 2006-06-01 Tseng Ping-Sheng Behavior processor system and method
US20020152060A1 (en) * 1998-08-31 2002-10-17 Tseng Ping-Sheng Inter-chip communication system
US6470284B1 (en) * 1999-08-05 2002-10-22 02 Micro International Limited Integrated PC card host controller for the detection and operation of a plurality of expansion cards
US6718274B2 (en) * 1999-08-05 2004-04-06 2Micro International Limited Integrated PC Card host controller for the detection and operation of a plurality of expansion cards
US6529967B1 (en) * 1999-09-09 2003-03-04 International Business Machines Corporation System for monitoring and detecting difference voltage levels of I/O adapter cards via a connector
US20050027966A1 (en) * 1999-12-09 2005-02-03 Pei-Jei Hu Device and method for digital signal processor code downloading
US6643763B1 (en) * 2000-02-28 2003-11-04 International Business Machines Corporation Register pipe for multi-processing engine environment
US6438638B1 (en) * 2000-07-06 2002-08-20 Onspec Electronic, Inc. Flashtoaster for reading several types of flash-memory cards with or without a PC
US7130783B1 (en) * 2001-01-12 2006-10-31 Synopsys, Inc. Simulation-based functional verification of microcircuit designs
US7020807B2 (en) * 2001-09-19 2006-03-28 Koninklijke Philips Electronics N.V. Data communication bus traffic generator arrangement
US6984152B2 (en) * 2001-10-30 2006-01-10 Texas Instruments Incorporated Multifunction passive socket for flash media cards
US6738259B2 (en) * 2001-11-19 2004-05-18 Imation Corp. Apparatus supporting multiple memory card formats
TW561414B (en) * 2001-12-24 2003-11-11 Winbond Electronics Corp Universal memory card reader
TW542378U (en) * 2002-02-08 2003-07-11 C One Technology Corp Multi-functional electronic card capable of detecting a card insertion
US7472055B2 (en) * 2002-06-03 2008-12-30 Broadcom Corporation Method and system for deterministic control of an emulation
US20040035939A1 (en) * 2002-08-21 2004-02-26 Jin-Min Lin Multifunction memory card reading/writing device
US20040044508A1 (en) * 2002-08-29 2004-03-04 Hoffman Robert R. Method for generating commands for testing hardware device models
US20040068601A1 (en) * 2002-10-08 2004-04-08 Minebea Co., Ltd. Information input device with multiple memory card reader
US6990556B2 (en) * 2003-05-12 2006-01-24 International Business Machines Corporation System and method for simultaneous access of the same doubleword in cache storage
TWI246654B (en) * 2003-11-20 2006-01-01 Sunplus Technology Co Ltd Method and system for transmitting data through multi-path bus
US6993618B2 (en) * 2004-01-15 2006-01-31 Super Talent Electronics, Inc. Dual-mode flash storage exchanger that transfers flash-card data to a removable USB flash key-drive with or without a PC host
CA2509001A1 (en) * 2004-06-22 2005-12-22 Textron Inc. Blind bolt installation tool

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111344447A (zh) * 2017-11-10 2020-06-26 欧瑞康纺织有限及两合公司 用于生产或处理合成纱线的机器设备
CN111344447B (zh) * 2017-11-10 2022-06-28 欧瑞康纺织有限及两合公司 用于生产或处理合成纱线的机器设备
CN117153215A (zh) * 2023-10-26 2023-12-01 长鑫存储技术有限公司 一种控制电路和存储器
CN117153215B (zh) * 2023-10-26 2024-01-23 长鑫存储技术有限公司 一种控制电路和存储器

Also Published As

Publication number Publication date
US20050036397A1 (en) 2005-02-17
TWI259406B (en) 2006-08-01
CN1514332A (zh) 2004-07-21
US20050038956A1 (en) 2005-02-17
CN1245677C (zh) 2006-03-15
CN1514367A (zh) 2004-07-21
TW200506750A (en) 2005-02-16
US20050036453A1 (en) 2005-02-17
CN1251082C (zh) 2006-04-12
TW200506632A (en) 2005-02-16
CN1514363A (zh) 2004-07-21
US7508776B2 (en) 2009-03-24
TWI305311B (en) 2009-01-11
CN1265267C (zh) 2006-07-19
TW200506733A (en) 2005-02-16
TWI227894B (en) 2005-02-11
TW200506947A (en) 2005-02-16
US20050039174A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
CN1265267C (zh) 传输通道及其控制方法
US6690882B1 (en) Method of operating a disk drive for reading and writing audiovisual data on an urgent basis
US6728824B1 (en) Method and apparatus for controlling multi-channel bitstreams
CN1132431C (zh) 数据再现方法和数据再现装置
CN1760982A (zh) 再现装置及方法
CN1075701C (zh) 数据解码装置和方法
CN1227910C (zh) 数字运动图像译码装置和译码方法
EP1842368B1 (en) Video player for digital video server
US7539791B2 (en) Method and apparatus for optimizing data buffering
CN1167407A (zh) Mpeg系统的优先次序处理电路
CN101855904B (zh) 动态图像再现装置
CN101296346B (zh) 图像数据记录/回放设备、系统和方法
JP4207981B2 (ja) 情報処理装置および情報処理方法、プログラム、並びに記録媒体
US8345760B2 (en) Information processing apparatus and information processing method
KR20040044527A (ko) 정보 기록 매체, 동시 기록 방법, 동시 재생 방법, 정보기록 장치 및 정보 재생 장치
WO2010007727A1 (ja) 映像記録装置、映像再生装置およびその方法
US20080080326A1 (en) Optical recording method and apparatus
JP2004199767A (ja) データ処理装置およびデータ処理方法、並びにプログラム
US20070150431A1 (en) Method and apparatus for handling a group of at least one data object
KR100228670B1 (ko) 광디스크재생시스템의 효율적인 메모리관리장치
CN1890966A (zh) 用于检索数据的方法和电路
JP2002367297A (ja) 情報記録再生装置
CN1155731A (zh) 信息存储控制方法
JP2004265538A (ja) データ記録装置及び方法
JP2004199766A (ja) 再生装置および方法、並びにプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YUTIAN STOCK CO., LTD.

Free format text: FORMER OWNER: WEISHENG ELECTRONICS CO., LTD.

Effective date: 20080201

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080201

Address after: Delaware

Patentee after: VIA Tech Inc.

Address before: The new city of Taiwan province Taipei County Road No. 533 8 floor

Patentee before: Weisheng Electronic Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060719

Termination date: 20150429

EXPY Termination of patent right or utility model