CN1536579A - 存储卡 - Google Patents

存储卡 Download PDF

Info

Publication number
CN1536579A
CN1536579A CNA2004100325207A CN200410032520A CN1536579A CN 1536579 A CN1536579 A CN 1536579A CN A2004100325207 A CNA2004100325207 A CN A2004100325207A CN 200410032520 A CN200410032520 A CN 200410032520A CN 1536579 A CN1536579 A CN 1536579A
Authority
CN
China
Prior art keywords
memory
sign
data
control circuit
storage card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100325207A
Other languages
English (en)
Inventor
品川千晶
树
金森贤树
白石敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Rensas Tech Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1536579A publication Critical patent/CN1536579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K17/00—Other equipment, e.g. separate apparatus for deodorising, disinfecting or cleaning devices without flushing for toilet bowls, seats or covers; Holders for toilet brushes
    • A47K17/02—Body supports, other than seats, for closets, e.g. handles, back-rests, foot-rests; Accessories for closets, e.g. reading tables
    • A47K17/022—Wall mounted grab bars or handles, with or without support on the floor
    • A47K17/024—Wall mounted grab bars or handles, with or without support on the floor pivotally mounted on the wall
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K17/00—Other equipment, e.g. separate apparatus for deodorising, disinfecting or cleaning devices without flushing for toilet bowls, seats or covers; Holders for toilet brushes
    • A47K2017/006—Defecation help for disabled persons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种确保高速数据写入操作的存储卡。该存储卡由可擦可编程非易失性存储器和控制电路构成。这种非易失性存储器的存储器阵列具有包括第一标志的擦除表，该标志指示出存储区在每个擦除单元内是否是空白区，控制电路在写有可擦除数据的存储器区数目变为常值时，执行预擦除控制，以便根据指示空白区的第一标志预先擦除存储区上的可擦除数据。由于预先对空白区执行擦除处理，因此使在利用空白存储器区实施数据写入处理之前插入擦除处理的必要性下降了，借此可提高数据写入存储卡的速度。

Description

存储卡
相关申请的交叉参考
本申请要求的优先权申请是2003年4月8日提出的申请号为JP2003-103560的日本专利申请，该申请的内容在此作为参考全部并入本文。
技术领域
本发明涉及一种包括可擦可编程非易失性存储器(例如闪存)的存储卡，以及能够有效地应用到高速数据写入操作中的技术。
背景技术
在将写入数据从主机存储到缓冲器，并且擦除了用于数据写入的物理地址扇区之后，才可以将数据写入包括闪存的存储卡中。由于扇区是在数据写入之前被擦除的，因此对于预期的配置形式，可以预先形成阈值电压在被当作数据写入对象的存储单元内的配置。
然而，如果在擦除操作过程中或者在完成写入操作之前，工作电源被切断，则没有被当作数据写入对象的扇区数据在一些情况下就有可能丢失。也就是说，在闪存内以多个扇区为单位实施数据写入时，即使只有一部分扇区被更新，由于这多个扇区都被当作数据写入处理中的对象，因此作为数据写入单位的多个扇区会由于电源的意外切断而全部丢失。
专利文件1中描述了闪存中的擦除处理实例。
[专利文件1]
公开号为No.11(1999)-345494的日本待审专利。
本发明的发明人在未公开的专利申请(专利申请号为2002-294060)中提出了这样一种存储卡：即使在擦除和写入操作过程中工作电源被切断，存储卡内所存储的信息也不会意外地丢失。也就是说，通过在存储卡的存储管理中为每个存储区准备一个对应于空白信息标志的擦除表、即使在重编程之后，通过在数据写入存储卡的过程中通过参照擦除表中的空白信息标志确定重编程数据被写入的存储区、以及通过将该数据写入与重编程之前不同的存储区中，也可以将重编程之前的数据保留在存储区中。即使在擦除处理中发生意外断电，通过利用还保留在原始存储区的数据，能够将数据恢复。
在这种表系统的数据写入中，不能将数据写入新的扇区以及擦除旧的数据，并且通过仅仅更新擦除表可保留旧的数据。然而，由于旧的数据还保留着，从而增大了还写有不需要数据的扇区数目，因此在将新数据写入到这些扇区之前必须擦除旧的数据。当在每次数据写入操作之前实施擦除操作时，存储卡的数据写入速度就变得较慢。
发明内容
本发明的一个目的是，提供一种能够实现高速数据写入操作的存储卡。
本发明的另一个目的是，提供一种即使在数据擦除操作的过程中发生意外断电也能恢复数据并且能够实现高速数据写入操作的存储卡。
以下通过说明书的描述以及参照附图，本发明的上述及其它目的和新的特征将变得清晰易懂。
以下简述本说明书中公开的本发明的典型方案。
[1]一种存储卡包括可擦可编程非易失性存储器和控制电路。这种非易失性存储器的存储器阵列包括带有第一标志的擦除表，该第一标志指示每个擦除单元内的每个存储区是否是空白区，该存储器阵列还包括多个具有预定阈值电压的存储单元。控制电路进行预擦除控制，以便预先擦除与指示一个空白区的第一标志对应的预定存储区，而与指示用于改变阈值电压的地址的外部操作指令无关。由于对空白存储区提前实施擦除处理，因此使恰恰在利用空白存储区实施数据写入处理之前插入擦除处理的必要性下降了，借此可提高数据写入存储卡的速度。
作为本发明的实际特征，还提供了第二标志，该第二标志根据指出是否存在空白区的第一标志，指示出存储区是否被擦除，并且控制电路在预擦除控制中，将以第一标志指示为空白区而以第二标志指示为未擦除区的存储区当成擦除处理的对象，以便消除无用的重复擦除操作。第二标志被包括在诸如带有第一标志的擦除表中。
控制电路在预擦除控制中将相应的第二标志改变为，在对作为擦除处理目标的存储区完成擦除处理之后将该存储区指示为已擦除区的状态。因此，可容易地区分已擦除区和未擦除区。
控制电路执行控制，以便将以第一标志指示为空白区而以第二标志指示为未擦除区的存储区指定为写入更新数据的新存储区。在对数据重编程时，可以将与写入源区域的存储区不同的存储区确定为新的写入区。即使在数据写入操作过程中发生意外断电，丢失的数据也能够恢复，因为在发生意外断电之后该数据还保留在写入源区域的存储区内。
控制电路在将数据写入到新的存储区之后，将相应的第一标志更新为指示空白区的状态。即使在将数据写入新存储区的操作过程中发生意外断电，也能保证原始数据保留在原始存储区内。
这种非易失性存储器的存储器阵列还包括指示存储区的逻辑地址与物理地址之间的对应关系的地址转换表。在将数据写入基于第一标志和第二标志指定的新存储区内之后，但将对应的第一标志更新为指示空白区的状态之前，控制电路通过数据写入的存储区的物理地址与逻辑地址之间的对应关系，来更新地址转换表。在此处，也可保证将原始存储区设置为用于恢复数据的搜索状态。
[2]下列状态例如可被当作转移到预擦除控制中的触发器。首先，响应存储卡的通电来执行预擦除控制。其次，响应预定的安全命令，与密码计算处理电路实施的加密处理或解码处理并行执行预擦除控制。作为这种预定状态，存储卡包括可用于IC卡内的密码计算处理电路。再次，响应预定的专门(exclusive)命令来执行预擦除控制。这个专门命令不同于通过指定擦除对象地址来执行的单纯的擦除命令。此处所用的专门命令从来不伴随有擦除对象地址的指定。最后，响应命令处理的完成而开始预擦除控制。当在预擦除控制实施的擦除操作开始之前或之后发布另一命令的指令时，就取消预擦除控制处理并优选地执行另一命令的处理，以便消除操作处理(诸如具有更高优先权的读取处理)的延迟。
[3]按照本发明另一方面的存储卡还具有这样的特征：即，响应与伴随有指定改变阈值电压的地址的命令不同的命令，来擦除可擦除区，其中提供可擦可编程非易失性存储器和控制电路，这种非易失性存储器的存储器阵列带有用于存储标志信息的标志信息区域，该标志信息指示出在每个擦除单元内存储区是否被擦除，而控制电路实施擦除控制，以便响应与伴随有指定改变阈值电压的地址的命令不同的指令，来擦除由标志信息指示的可擦存储区。
按照本发明又一方面的存储卡还具有这样的特征：即，在不响应来自主机的命令的时段内擦除可擦除区，其中具有可擦可编程非易失性存储器和控制电路，这种非易失性存储器的存储器阵列带有用于存储标志信息的标志信息区，该标志信息指示出在每个擦除单元内存储区是否是可擦的，而控制电路在不响应由外部提供的命令的时段内，擦除由标志信息指示的可擦存储区。
按照上述几方面的存储卡几乎不需要在写入操作之前插入擦除处理，因为预先对可擦存储区执行擦除处理。因此，对于这种存储卡，可实现高速的数据写入。
作为本发明的实际特征，在存储区的每个擦除单元内由一对第一标志和第二标志形成标志信息，其中第一标志指示出空白区或非空白区，第二标志根据指示出空白区或非空白区的第一标志、指示出存储区的已擦除区或未擦除区。
在这种情况下，控制电路在擦除控制中，将用第一标志指定为空白区而用第二标志指定为未擦除区的存储区指定为擦除处理对象，以消除无用的重复擦除操作。
在对被当作擦除处理目标的存储区完成擦除处理之后，控制电路在擦除控制中，将相应的第二标志改为指示已擦除区的状态。因此，可容易地区分已擦除区和未擦除区。
控制电路实施控制，以便将以第一标志指示为空白区而以第二标志指示为已擦除区的存储区指定为写入更新数据的新存储区。在更新数据时，可以将与写入源区域的存储区不同的存储区指定为新的写入区。而且，即使在数据写入操作过程中发生意外断电，丢失的数据也能够恢复，因为在发生意外断电之后原始数据还保留在写入源区域的存储区内。
控制电路在数据写入新的存储区之后将相应的第一标志更新为指示空白区的状态。即使在数据写入新存储区的操作过程中发生意外断电，也能保证原始数据肯定留在原始存储区内。
这种非易失性存储器的存储器阵列还包括指示出逻辑地址与物理地址之间的对应关系的地址转换表，在将数据写入基于第一标志和第二标志指定的新存储区之后，但将对应的第一标志更新为指示空白区的状态之前，控制电路通过数据写入的存储区的物理地址与逻辑地址之间的对应关系，来更新地址转换表。在此处，也可保证将原始存储区设置为用于恢复数据的搜索状态。
附图说明
图1是本发明存储卡的一个实例的方框图。
图2示出了闪存的存储区的一个实例。
图3示出了诸如在块地址中，在一部分地址转换表中配置的详细地址转换表块的一个实例。
图4示出了诸如在块地址中，在一部分擦除表中配置的详细擦除表块的一个实例。
图5是利用这种擦除表和地址转换表的存储卡的写入操作的一个实例的流程图。
图6示出了图5的处理中的数据主流。
图7示出了图5的处理中的数据主流。
图8是响应存储卡的通电操作而执行预擦除控制的流程图。
图9是响应预定的专门命令而擦除可擦除数据的操作时序图。
图10是从图9描述的写入请求到预擦除为止的处理流程图。
图11是响应命令处理的完成而开始预擦除的流程图。
图12是包括内置安全功能的存储卡的一个实例的方框图。
图13是与密码计算处理并行的擦除可擦除数据的操作流程图。
图14是图13中的操作的时序图。
图15是可擦除数据的擦除处理过程的一个实例的流程图。
图16示出了用于将已擦除区标志指定为每个存储器块的1位管理区的存储器阵列的一个实例。
图17是当采用将已擦除区标志设置为管理区的模式时，可擦除数据的擦除处理过程的一个实例的流程图。
图18是利用地址转换表的存储卡的读取操作的流程图。
具体实施方式
<存储卡>
图1示出了本发明的存储卡的一个实例。通过将可擦可编程非易失性存储器，例如闪存2以及由DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)等形成的缓冲存储器4，和用于执行存储器控制及外部接口控制的卡控制器5安装到基板上，而形成存储卡1。
在卡控制器5实施的存取控制之下，放置缓冲存储器4和闪存2。虽然没有具体示出，但是闪存2包括存储器阵列ARY，在该阵列上，将多个可擦可编程非易失性存储单元晶体管配置成矩阵形状。虽然没有具体限定，但是存储单元晶体管(也称作闪存元件)是由以下部件形成的：在半导体衬底上或阱内形成的源极和漏极、通过源极和漏极之间的通道区中的隧道氧化膜而形成的浮栅，以及通过内层绝缘膜而堆叠在浮栅上的控制栅。控制栅与相应的字线连接，而漏极与相应的位线连接，源极与源线连接。存储单元晶体管的阈值电压在将电子注入到浮栅时上升，但在将电子从浮栅排出时下降。而且，存储单元晶体管根据字线电压(控制栅的施加电压)的阈值电压来存储信息，以便读取数据。虽然没有具体限定，但是在本说明书中，将存储单元晶体管的阈值电压较低的状态称作擦除状态，而将存储单元晶体管的阈值电压较高的状态称作写入状态。
在图1中，卡控制器5例如利用主机(主设备)6，按照IDE盘接口标准来执行外部接口控制。卡控制器5具有按照主机6的指令对闪存2进行存取的存取控制功能。该存取控制功能是对硬盘兼容性的控制功能。例如，当主机6将扇区数据的集合作为文件数据来管理时，卡控制器5就通过作为逻辑地址的扇区地址与存储器的物理地址之间的对应关系，来执行闪存2的存取控制。按照图1，卡控制器5是由以下部件形成的：主接口电路10、作为运算控制装置的微处理器(MPU)11、闪存控制器12和缓冲控制器13。上述的闪存控制器12具有一个ECC电路(未示出)。
MPU11包括CPU(中央处理单元)15、程序存储器(PGM)16和工作RAM(WRAM)17，以便对卡控制器5进行总控制。程序存储器16包括CPU15的操作程序。
主接口电路10是个人计算机或主机6，例如按照预定协议(诸如ATA(附件)、IDE(集成设备电子)、SCSI(小型计算机接口)、NMC(多媒体卡)、PCMCIA(个人计算机存储器卡国际协会)(商标也包括在这些协议名内))的工作站，的接口电路。主接口的操作由MPU11来控制。
缓冲控制器13根据从MPU11传出的存取指令，来控制缓冲存储器4的存储器存取操作。将输入到主接口10的数据或从主接口10输出的数据暂时存储在缓冲存储器4内。而且，将从闪存2读取的数据或写入闪存2的数据暂时存储在缓冲存储器4内。
闪存控制器12根据从MPU11传出的存取指令，来控制对闪存2的读取操作、擦除操作和写入操作。闪存控制器12在读取操作中输出读取控制信息、例如读取命令码和读取地址信息，在写入操作中输出写入控制信息、例如写入命令码和写入地址信息，且在擦除操作中输出擦除控制信息、例如擦除命令。ECC电路(未示出)针对要写入闪存2的数据产生一个纠错码，且按照从MPU11传出的指令将此码加入到写入数据中。此外，利用加入到该数据中的纠错码，对从闪存2获得的读取数据进行错误检验和校正处理，并且对产生在纠错能力范围内的错误执行错误校正。
闪存2在其部分存储器阵列ARY中包括擦除表20和地址转换表21。
图2示出了闪存2的存储区的一个实例。将闪存2的存储区(存储器阵列ARY)大致分成擦除表20、地址转换表21、用户区22，和在更新擦除表及地址转换表时所需要的空白块区23。以存储器块(存储器扇区)为单位，给每个区配置一个块地址作为物理地址。还将存储器块简称为块。虽然没有具体限定，但是一个块具有大约2KB(千字节)的存储能力，而且仅仅利用一条字线或一种字线选择信号来选择一个块中所包括的存储单元阵列，并将其定义为擦除处理和写入处理单位。也就是说，以字线为单位施加擦除处理和写入处理所需的高电压。一个块大于被当成存储器(例如HDD)内的更新单元的扇区(存储扇区)的512B(字节)的容量。例如，一个块具有通过将ECC码和管理区加上四个存储扇区而获得的存储能力。
虽然没有具体限定，但是擦除表20和地址转换表21分别以块为单位进行划分配置，并且每个划分单位在一个块内被多重复用。例如，将擦除表20配置在块地址0x0000至0x000F上，并以诸如0x0000为一个块、以块为单位进行划分。将地址转换表21配置在块地址0x0010至0x010F上，并以诸如0x0010为一个块、以块为单位进行划分。
<地址转换表>
图3示出了一部分地址转换表21，例如，被配置在块地址BA55的地址转换表块的细节。ATT是一个划分的地址转换表，其在包括被称作“已擦除”区在内的4个区域内被复用。在复用的四个地址转换表中依次只有一个表有效。划分的地址转换表ATT具有相应的存储器扇区的物理地址，即，相应于四个存储扇区的每个逻辑地址的一个块地址所对应的信息。例如，以这样的格式来存储指示出逻辑地址与物理地址之间对应关系的信息：即，从地址转换表ATT的开头开始，块地址BAm依次对应于逻辑地址LBA0至LBA3，而块地址BAn依次对应于逻辑地址LBA4至LBA7。诸如以升序来配置地址转换表中的逻辑地址信息。即使以降序也可实现这种配置。在图3中，存储器块地址(例如块地址BAm、BAn)是指与逻辑地址连续的四个扇区对应的存储器块地址，并且其具有诸如15位的长度。在这种情况下，将1位的写入保护位WP加入到存储器块的每个地址中。将存取对象扇区的地址(也称作逻辑扇区地址或逻辑地址)指定给来自主机6的对存储卡1的存取指令，并且以逻辑扇区地址作为搜索关键字、利用地址转换表来搜索相应的块地址。
<擦除表>
图4示出了一部分擦除表20，诸如配置到块地址BA0上的擦除表块细节。被指定为ET的块是一个划分的擦除块，并且在包括“已擦除”区在内的4个区中被四次复用。在复用的四个擦除表中依次只有一个擦除表ET有效。划分的擦除表ET对应于存储区的每个物理地址、即每个块地址的空白信息标志(第一标志)和已擦除区标志(第二标志)。简言之，以2位为单位、即以1位标志FLG1、1位标志FLG2从开头开始顺序地填充擦除表ET，换句话说，就是以开头块(块地址BA0)的空白信息标志FLG1和已擦除区标志FLG2以及下一个块(块地址BA1)的空白信息标志FLG1和已擦除区标志FLG2进行填充。空白信息标志FLG1以1位指示允许或不允许相应块的擦除。码“1”表示允许擦除，而码“0”表示不允许擦除。已擦除区标志FLG2以1位指示相应块的已擦除区或未擦除区。码“1”表示已擦除区，而码“0”表示未擦除区。以块地址(物理地址)的升序来配置擦除表中的空白信息标志FLG1和已擦除区标志FLG2。也可以降序来实施这样的配置。可将2位的相应标志FLG1、FLG2的状态分成三个模式：即，FLG2＝1以及FLG1＝1的已擦除存储器块(可用存储器块)；FLG2＝0、FLG1＝1的擦除允许存储器块(包括擦除允许数据的未擦除存储器块)；以及FLG2＝0、FLG1＝0的擦除不允许存储器块(包括有效数据的使用中存储器块)。
在此处，将描述控制方法，在该方法中，仅使复用的四个表(擦除表ET、地址转换表ATT)中的一个表依次生效。可以用分配给每个块管理区的更新标志来识别复用的有效表。更新标志对应于划分的表，在每个存储器块中具有4位，并且在相应的划分表有效时被设置为“1”以维持相同状态直到对表进行擦除为止。依次选择在存储器块中被复用的划分表。当在选择方向上起点处搜索更新标志是“1”和“0”之间的界面的区域时，使与更新标志“1”对应的划分表有效。更新有效划分表的位置，以更新该表的内容。通过附加的写入来实现表的更新。简言之，通过屏蔽该区域而不是向该区域中加入新数据，无需进行任何擦除(非选择性写入)地实施写入。当在一个存储器块的4位更新标志全被设置为“1”的状态下进行表的更新时，就对空白块区23中的块实施重新写入，重新创建相关的表，且将原始表重新用作空白块。该处理降低了在表中对同一非易失性存储单元重新写入的重复频率。
<写入操作>
图5示出了利用擦除表20和地址转换表21实施存储卡的写入操作的流程图。图6和图7分别示出了图5的过程中的数据主流。
主机6将诸如512比特的写入数据传送到缓冲存储器4(S1)。当发布用于写入数据的写入存取指令时，卡控制器5将地址转换表ATT从闪存2存储到缓冲存储器4的地址转换表缓冲器中，其中ATT存储与写入对象的逻辑地址LBA(逻辑扇区地址)对应的块地址(S2)。也就是说，由于以升序配置用于索引地址转换表21的逻辑地址信息，因此根据逻辑地址LBA来选择其中配置有预定地址转换表的存储器块。首先读取所选存储器块的管理区，以便从复用区中检验有效地址转换表ATT的存在，然后根据该检验读取地址转换表ATT。通过搜索所得到的地址转换表，可获得当前与写入对象的逻辑地址对应的块地址(称作原始块地址)OBA。
卡控制器5从存储在原始块地址OBA的数据中读取未更新的数据，并且将该数据存储到缓冲存储器4的数据缓冲器中，然后将该数据与来自主机6的写入数据组合(S3)。例如，当写入数据是一个存储扇区的数据SDm时，从原始块地址OBA读取三个存储扇区的数据SDi、SDj、SDk，并且将四个存储扇区的数据定义为待更新的数据。
其次，卡控制器5将与原始块地址OBA对应的擦除表(此后称作原始擦除表)ET读取到缓冲存储器4的原始擦除表缓冲器中(S4)。该待读取的擦除表是在一个擦除表块内被复用的四个擦除表中的一个有效表。在此处，如上所述，划分配置的一个擦除表被复用，并参照管理区内待更新的标志状态，只读取被复用的擦除表中的一个。
其次，微处理器11实施控制，以便将数据更新之后待用的擦除表(新的擦除表)存储到缓冲存储器4中(S5)。例如，微处理器11执行在一个程序ROM16内的一个模拟随机数生成程序，以便获得用于获得作为写入数据目标的块地址(新的块地址)的搜索起始块地址。卡控制器5将与如上所述获得的搜索起始块地址对应的新擦除表存储到缓冲存储器4中。在这种情况下，如上所述地将在该擦除表块内被复用的一个有效擦除表存储到缓冲存储器4内。
在此处，存储器控制器5从缓冲存储器4内存储的新擦除表中搜索一个可用的新块地址(NBA)(S6)。即，根据通过执行读取到缓冲存储器4中的新擦除表ET的一个伪随机数发生程序而获得搜索起始块地址，以升序或降序搜索空白信息标志FLG1和已擦除区标志FLG2，并且将与第一位置对应的块地址定义为该可用的已擦除块的一个新块地址NBA，其中在第一位置，成对的标志FLG1和FLG2都变为“1”。
已经对该新块地址NBA进行了擦除处理。正如后面所详细描述的，响应不同于写入和擦除操作的命令，或者在不响应主机提供的命令的时段内，利用基于预擦除控制的擦除处理预先擦除可擦除数据。因此，当获得新块地址NBA时，对这个新块地址的存储器块，立即用步骤S2中生成的更新数据来实施写入处理(S7)。确定是否成功完成了写入处理。如果写入处理不成功，则在读取到缓冲存储器4的新擦除表中，将与写入错误相关的对应于新块地址的空白信息标志FLG1更新为擦除不允许状态“0”。此后，从该新的擦除表中搜索另一擦除允许块地址，以便在回到步骤S6之后，从中间部分重新开始该处理。
当步骤S7中的写入处理被确定为成功时，首先在读取到缓冲存储器4的新擦除表中，将与新块地址对应的空白信息标志FLG1设置为擦除不允许状态，而将已擦除区标志FLG2设置为未擦除区，并将所更新的新擦除表数据作为更新数据写入闪存2上的相关新擦除表的存储器块内(S8)。其次，在读取到缓冲存储器4的地址转换表ATT中，将与当前存取对象的逻辑地址对应的块地址从原始块地址OBA更新为新块地址NBA，并且将所更新的地址转换表数据作为更新数据写入闪存2上的相关地址转换表的存储器块内(S9)。最后，在读取到缓冲存储器4的原始擦除表中，将与原始块地址对应的空白信息标志FLG1设置为擦除允许状态，并且将所更新的原始擦除表数据作为更新数据写入闪存2上的相关原始擦除表的存储器块内(S10)。
此处，在图6中，原始块地址的块数据包括扇区数据SDh、SDi、SDj、SDk，并且在新块地址NBA上，通过来自主机6的写入存取而将这样的块数据中的扇区数据SDh更新为扇区数据SDm。
正如从图6和图7所清楚看到的，即使在步骤S7中将更新数据SDm、SDi、SDj、SDk写入(S7)新块地址NBA的存储器块中，更新之前的数据SDh、SDi、SDj、SDk也被原样保留在位于原始块地址OBA的存储器块内。在闪存2上，原始擦除表和地址转换表也被原样保留。因此，即使在完成步骤S7中的写入操作之前，由于将存储卡1从卡槽中取出或者由于主机6在工作期间的电源电压变得不稳定而使操作电源中断时，也能如此原样保留先前的数据。其原因是，写有更新数据的存储器块不同于具有待更新的原始数据的存储器块。而且，在完成步骤S7中的更新数据的写入之后，其中将新块地址NBA设置为擦除不允许状态的新擦除表被写回到闪存2中(S8)。随着步骤S8中的处理的完成，可确保避免将写入到新块地址NBA内的数据意外擦除。其次，其中将原始块地址OBA更新为新块地址NBA的地址转换表被写回到闪存2中(S9)。因此，可实现对新块地址的存取。最后回写在设置中被更新的原始擦除表(S10)。在完成该写入之后，可允许原始块地址OBA的存储器块数据的擦除。即使步骤S10的处理由于断电而中断，不能恢复原始块地址上的存储器块，并且有效存储区的尺寸缩小了，但这并不影响所需的数据存取。
正如从以上描述中所清楚看到的，步骤S8、S9、S10的处理过程对于完全避免由于电源的意外切断而导致的数据丢失以及在存储信息管理中容易地实现逻辑匹配是重要的。也就是说，首先，在执行了保护新块地址数据的擦除不被允许的处理之后(S8)，实施使保留在原始块地址中的数据难以被获得的处理(S9)和允许擦除保留在原始块地址中的数据的处理(S10)。例如，当通过依次替换S8的处理和S10的处理而完成步骤S10的处理时，对新块地址和原始块地址都生成允许擦除的状态。当还发生断电时，就出现了维持允许对这两个地址的擦除的状态被维持和所需的数据被意外擦除的可能性。
<预擦除控制>
然后，以下将描述利用预擦除控制来擦除可擦除数据的时序。
第一，将擦除可擦除数据作为通电操作的一部分。图8示出了响应存储卡的通电操作而执行预擦除控制的流程图的一个实例。当将存储卡1的电源开关打开(ON)时，执行CPU15的寄存器初始化(S20)，以及主接口电路10、闪存控制器12和缓冲控制器13的寄存器初始化(S21)。此后，验证安装到存储卡1上的闪存(S22)，并从闪存2中读取系统信息(S23)。然后，获得闪存2上存储的地址转换表的开头地址，并将其存储到工作RAM17中(S24)。同样，还获得闪存2上存储的擦除表的开头地址，并将其存储到工作RAM17中(S25)。在后面的时序中，卡控制器擦除存储器块的可擦除数据(S26)。后面将描述擦除处理。
第二，响应一个专门命令来擦除可擦除数据。图9示出了响应预定的专门命令(CMDX)来擦除可擦除数据(预擦除)的操作时序图的一个实例。当主机6发布一个写入命令CMD24时，卡控制器5响应此命令而将数据写入闪存2(闪存写入)。主机6等待来自卡控制器5的对该命令的响应。卡控制器5在写入操作之后还执行一个空白检验处理。该空白检验就是指利用擦除表20，确定被允许擦除(FLG1＝“1”)但还没有被擦除(FLG2＝“0”)的存储器块的数目的处理。在经过空白检验时间之后，主机6向卡控制器5发布状态读取命令CMD13。卡控制器5输出空白检验结果，而主机6将该输出作为响应接收。例如，当接收到指示有多个被允许擦除但还没有擦除的存储器块的空白检验结果时，主机6向卡控制器5发出一个预擦除命令CMDX。该预擦除命令CMDX是预擦除的专用命令，并且与只指定擦除对象地址的擦除命令不同。该预擦除命令CMDX不指定擦除对象地址。
例如，当利用空白检验检验出存在多个被允许擦除但尚未被擦除的存储器块时，卡控制器5向主机6发送一个请求发布预擦除命令CMDX的请求，而主机6则向卡控制器5发布该预擦除命令CMDX。
卡控制器5响应该预擦除命令而擦除该存储器块的可擦除数据。后面将描述该擦除处理。当主机6在预擦除处理过程中发布一个存取命令或类似命令(诸如读取命令CMD17)时，卡控制器5停止可擦除数据的擦除处理，并响应相关的存取命令而转移到相关处理中。因此，主机6可根据需要立即发出读取或写入存取请求，而无需任何等待时间。
图10示出了从参照图9描述的写入请求到预擦除处理的流程图的一个实例。将卡控制器5设置为接受来自主机6的命令(S30)。当在这种状态下接受来自主机6的写入命令(CMD24)(S31)后，响应如上所述的写入对象地址，将原始擦除表等从闪存2存储到缓冲存储器中(S32)，并将数据写入到利用新的擦除表搜索到的块内(S33)。此后，开始空白检验处理。在该处理中，参照写入操作中所用的原始擦除表搜索被允许擦除(FLG1＝“1”)的块，并确定保持有可擦除数据的块的数目(S34)。简言之，确定被允许擦除(FLG1＝“1”)但尚未被擦除(FLG2＝“0”)的块的数目(S35)。例如，假设具有超过块总数的20％的上述块。在这种情形中，响应状态读取命令CMD13将该结果返回主机6(S36)。当有多个可擦除数据时(S37中的YES)，主机6发布一个预擦除命令(CMD0)(S38)，而卡控制器5响应该命令、利用所搜索的原始擦除表执行预擦除(S39)。当可擦除数据的数目相当小时(S37中的NO)，主机6结束该处理，而不发布预擦除命令CMDX。
第三，响应命令处理的完成来擦除可擦除数据。图11示出了响应命令处理的完成、即在进入休眠状态之前，开始预擦除的流程图的一个实例。将卡控制器5设置为等待来自主机6的命令(S40)，并在接受该命令之后，在该状态之下存储诸如来自主机6的写入命令(CMD24)(S41)，将与如上所述的写入对象地址对应的原始擦除表等从闪存2存储到缓冲存储器4(S42)，且将数据写入利用新擦除表而搜索到的块内(S43)。命令处理通常在此处完成并开始休眠状态。然而，为了在命令处理完成之后开始预擦除，参照缓冲存储器上用于数据写入的原始擦除表搜索被允许擦除(FLG1＝“1”)但尚未被擦除(FLG2＝“0”)的块(S44)，并根据搜索结果执行存储器块的预擦除(S45)。在完成预擦除之后，启动休眠状态(S46)。虽然没有具体示出，但是当在对多个存储器块依次执行擦除处理的同时，利用另一存取命令来发布操作指令时，在完成擦除处理之下的对存储器块的处理之后就中止预擦除，并且优选地执行另一存取命令的处理。为了不给诸如具有更高优先权的读取操作这样的操作带来任何延迟，该处理是必需的。
第四，与响应安全命令的密码运算操作处理并行地擦除可擦除数据。图12示出了包括安全功能的存储卡1A的一个实例。将用于IC卡的微型计算机(还称作IC卡微型计算机)30和接口控制器31加到图1的存储卡中。IC卡微型计算机30由安装到IC卡上的单片微型计算机构成，其中IC卡包括CPU(中央处理单元，未示出)、密码运算计算单元、RAM(随机存取存储器)、ROM(只读存储器)和I/O(输入/输出电路)。IC卡微型计算机30存储鉴别信息诸如鉴定ID信息和口令。因此，当访问个人信息或金融组织时，根据鉴定信息确定访问的合法性。还可利用密码运算操作单元(未示出)来执行密码运算处理，例如加密和解码，以便从/向外部存储卡中输入/输出加密信息。IC卡微型计算机30的输入/输出接口标准与IC卡的标准一致，并且由用于与卡接口的接口控制器31控制。接口控制器31和IC卡微型计算机30的操作由微处理器11来指令。其它结构与图1相同。
图13示出了与密码运算处理并行地擦除可擦除数据的操作的流程图。与通电操作同步地执行图8所述的卡初始化处理(S50)，并将存储卡1A控制为命令接受状态(S51)。在该时刻，当卡控制器5接受由CMD51表示的安全命令时(S52)，微处理器11控制IC卡微型计算机30执行密码运算处理(S53)，并控制闪存控制器12与该密码运算处理并行地执行可擦除数据的擦除处理(S54)。
图14示出了图13的操作的时序图的一个实例。当主机6发布安全命令CMD51时，卡控制器5分析该命令并向IC卡微型计算机30发布一个预定的IC卡命令。因此，IC卡微型计算机30执行密码运算处理、例如加密和解码。密码运算处理依据加密的安全等级而需要一个相对较长的运算处理时间。在这个加密时段中，主机6等待对该IC卡命令的响应数据，同时闪存2并行地执行可擦除数据的擦除处理。
<可擦除数据的擦除处理过程>
图15示出了可擦除数据的擦除处理(图8中的步骤S26、图10中的步骤S39、图11中的步骤S45和图13中的步骤S54)的详细过程的一个实例。在与图8中的通电同步的擦除处理中，足以例如利用随机逻辑确定要存储到缓冲存储器4中的擦除表。当在图10的写入操作之后实施空白检验时，将用于空白检验的擦除表当作要存储到缓冲存储器4内的对象。当在进入图11的休眠状态之前实施擦除处理时，在写入操作之后，将原始擦除块当作对象，在其它命令操作之后，诸如利用随机逻辑来确定该对象的擦除表。
利用数字计数器i来计数可擦除数据的擦除处理中的擦除操作次数(或擦除存储器块数)。在开始时，将计数器i初始化为0(S61)。将擦除处理的最大次数设置为固定值或者命令的参数。当计数器i值小于擦除处理的最大次数时，从擦除表中搜索可擦除地址，即被允许擦除(FLG1＝“1”)但尚未被擦除(FLG2＝“0”)的块地址。在开始对搜索的块地址进行擦除处理之前，确定主机6是否发布了存取命令(S64)。当还没有发布存取命令时，擦除所搜索的块地址(S56)。在该存取命令的擦除之后，将该擦除表的相应块地址的第二标志FLG2设置为“1”，以便将状态改变到已擦除区(S66)。此后，以1为增量来增加数字计数器值。在此，将处理返回到步骤S62，以便重复上述处理。
当在步骤S62中，数字计数器i值达到的擦除处理的最大次数时，将缓冲存储器4上的擦除表回写到闪存2中(S68)，并完成该处理。当在步骤S64检测到从主机6发布了命令时，将缓冲存储器4上的擦除表写回到闪存2中(S69)，并将该处理模式移到新命令的处理中(S70)。
图16示出了将已擦除区标志FLG2配置为每个存储器块的1位管理区的存储器阵列ARY的一个实例。在这种情形下，在每个块地址，对应于1位的空白信息标志FLG1而形成擦除表。用FLG2＝1、FLG1＝1来指示该已擦除区(可用的存储器块)，用FLG2＝0、FLG1＝1来指示可擦除状态(包括可擦除数据的未擦除存储器块)，用FLG2＝0、FLG1＝0来指示不可擦除状态(包括有效数据的使用中的存储器块)。
图17示出了当采用将已擦除区标志FLG2设置到管理区的方式时可擦除数据的擦除处理过程的一个实例。与图15中的处理过程的区别如下。仅利用擦除表的FLG1来搜索可擦除地址(S72)。因此，已擦除和可擦除存储器块都被搜索。对于所搜索的存储器块，读取其管理信息(S73)，以根据FLG2确定擦除表是否已擦除(S75)。对已擦除的存储器块，执行该擦除处理(S65)。由于将FLG2配置在存储器块的管理区中，因此在每次擦除处理，将相关存储器块的FLG2设置为已擦除区，并且不再需要在图15的步骤S68和S69中所执行的将擦除表写回到闪存的处理。在步骤S64和S74对主机是否发布命令进行两次检验。其它处理与图15中的相同。
<读取操作>
图18示出了利用地址转换表21对存储卡进行读取操作的流程图的一个实例。当主机6发出读取命令时，卡控制器5将地址转换表ATT读取到缓冲存储器4的地址转换表缓冲器中(S80)，其中地址转换表ATT存储与逻辑地址LBA(逻辑扇区地址)对应的块地址。在该时刻，由于以升序配置用于索引地址转换表21的逻辑地址信息，因此可按照该顺序选择配置有地址转换表的存储器块。首先将管理区读取到所选的块内，从复用的存储器块中检验有效地址转换表ATT的存在，并根据该检验操作来读取地址转换表ATT。通过搜索由读取操作获得的地址转换表，可得到当前与作为读取操作目标的逻辑地址对应的存储器块地址(BA)(S80)。
卡控制器5读取存储器块地址BA中存储的数据(S81)。确定读取数据的ECC错误(S82)。当检验到错误时，执行ECC校正操作(S83)并将读取数据输出到主机6中。
到此已经描述了由发明人提出的本发明，但是本发明并不局限于此，而是可以在不脱离权利要求书的保护范围内进行改变或变型。
例如，利用不同的存储器块，擦除表和地址转换表的复用数并不局限于4，而可以增加到2倍(即8)。在这种情形下，优选的是，从多个复用的表中选择有效表的顺序，以便每次都提供不同的存储器块。在更新该表时，新存储器块不同于原始存储器块，并且即使在表的更新操作过程中发生断电，也能够保留原始表的内容，而不会丢失。
而且，密码运算处理并不局限于仅仅采用密码运算电路，而可以利用CPU和运算操作程序来实现。密码运算处理的算法可利用合适的运算操作算法、诸如可利用公共密钥实现加密和利用秘密关键码实现解码的RSA加密系统。
此外，并不总要求以字线为单位执行擦除操作和写入操作。闪存不仅可以采用只以一个存储单元存储二进制数据的结构，而且还可采用存储四级或更多级的多级信息的结构。非易失性存储器根本不仅仅局限于闪存，而当然可以是其它存储形式的存储器、例如高介电材料的存储器。而且，并不总要求诸如卡控制器这样的控制电路提供主接口电路、例如IDE，而可以应用被标准化以和主机共享这些功能的存储卡中。
以下简述本发明的效果。
即，本发明的存储卡可实现高速的数据写入操作，因为在数据写入操作之前无需每次进行擦除处理。而且，本发明的存储卡为了更新数据在擦除表中实施写入块地址的管理，从而指定与原始块地址不同的块地址作为写入目标。因此，即使在擦除操作过程中发生意外断电，数据也能够恢复。

Claims (20)

1、一种存储卡，包括一个可擦可编程非易失性存储器和一个控制电路，其中：
所述非易失性存储器的一个存储器阵列包括一个用于存储第一标志的擦除表，所述第一标志指示存储器区在每个擦除单元内是否为空白区，
所述存储器阵列包括多个具有预定阈值电压的存储单元，以及
所述控制电路进行预擦除控制，以便预先擦除一个对应于第一标志的预定存储器区，所述第一标志与来自外部的用于指示改变阈值电压的地址的操作指令无关地指示空白区。
2、根据权利要求1所述的存储卡，其中：
还包括根据指示存储器区是否是空白区的所述第一标志而指示该存储器区是否处于擦除状态中的第二标志，以及
所述控制电路在预擦除控制中将被所述第一标志指示为空白区、而被所述第二标志指示为尚未擦除区的存储器区当作待擦除的对象区域。
3、根据权利要求2所述的存储卡，其中所述擦除表包括一个具有所述第一标志和所述第二标志的区域。
4、根据权利要求3所述的存储卡，其中，在对作为擦除处理对象的存储器区完成擦除处理之后，所述控制电路在预擦除状态下将相应的第二标志改为指示已擦除区的状态。
5、根据权利要求4所述的存储卡，其中所述控制电路实施控制，以将被所述第一标志指定为空白区、而被所述第二标志指定为已擦除区的存储器区分配给用于写入待更新的新数据的新存储器区。
6、根据权利要求5所述的存储卡，其中所述控制电路在将数据写入所述新存储器区之后，将写有旧数据的存储器区的相应第一标志更新为指示空白区的状态。
7、根据权利要求6所述的存储卡，其中：
非易失性存储器的所述存储器阵列包括一个地址转换表，所述地址转换表指示存储器区的逻辑地址与物理地址之间的对应关系，以及
所述控制电路在将数据写入到根据所述第一和第二标志分配的所述新存储器区中之后、但在将相应的第一标志更新为指示空白区的状态之前，利用写有该数据的存储器区的物理地址与逻辑地址之间的对应关系，更新所述地址转换表。
8、根据权利要求1所述的存储卡，其中所述控制电路响应该存储卡的通电而执行所述的预擦除控制。
9、根据权利要求1所述的存储卡，还包括密码运算处理电路，其中所述控制电路与响应预定的安全命令的由所述密码运算处理电路执行的密码运算操作并行地执行所述预擦除控制。
10、根据权利要求1所述的存储卡，其中所述控制电路响应预定的专门命令而执行所述预擦除控制。
11、根据权利要求1所述的存储卡，其中所述控制电路响应命令处理的完成而开始所述预擦除控制。
12、根据权利要求11所述的存储卡，其中，当在通过所述预擦除控制开始擦除操作之前或之后由另一命令发布指令时，优选地执行相关命令的处理。
13、一种存储卡，包括一个可擦可编程非易失性存储器和一个控制电路，其中：
所述非易失性存储器的存储器阵列具有用于存储标志信息的标志信息区以及多个存储单元，所述标志信息指示一个存储器区在每个擦除单元中是否是可擦除的，而所述存储单元具有在多个阈值电压范围之一内的阈值电压，以及
所述控制电路响应与指示更新存储单元的阈值电压的地址的命令不同的命令，执行擦除控制，以擦除用所述标志信息指定的可擦除存储器区。
14、一种存储卡，包括一个可擦可编程非易失性存储器和一个控制电路，其中：
所述非易失性存储器的存储器阵列包括用于存储标志信息的标志信息存储区，所述标志信息指示一个存储器区在每个擦除单元内是否是可擦除的，以及
在所述控制电路不执行与外部提供的命令相对应的操作的时段中，所述控制电路执行擦除控制，以擦除用所述标志信息指定的可擦除存储器区。
15、根据权利要求14所述的存储卡，其中所述标志信息包括一对第一标志和第二标志，所述第一标志指示存储器区在每个擦除单元内是否是空白区，而所述第二标志根据指示存储器区是否是空白区的第一标志，来指示该存储器区是否已被擦除。
16、根据权利要求15所述的存储卡，其中所述控制电路在所述的擦除控制中，将被所述第一标志指定为空白区、而被所述第二标志指定为未擦除区的存储器区指定为擦除处理的对象区域。
17、根据权利要求16所述的存储卡，其中，在对作为所述擦除处理的对象区域的存储器区完成擦除处理之后，所述控制电路在所述擦除控制中将相应的第二标志改为指示一个已擦除区的状态。
18、根据权利要求17所述的存储卡，其中所述控制电路执行控制，以将被所述第一标志指定为空白区、而被所述第二标志指定为已擦除区的存储器区分配为用于写入待更新数据的新存储器区。
19、根据权利要求18所述的存储卡，其中，在将数据写入所述新存储器区之后，所述控制电路将写有旧数据的存储器区的相应第一标志更新为指示一个空白区的状态。
20、根据权利要求19所述的存储卡，其中所述非易失性存储器的存储器阵列还包括一个地址转换表，所述地址转换表指示存储器区的逻辑地址与物理地址之间的对应关系，以及
所述控制电路在将数据写入根据所述第一标志和所述第二标志分配的所述新存储器区之后、但在将相应的第一标志更新为指示空白区的状态之前，通过写有该数据的存储器区的物理地址与逻辑地址之间的对应关系，更新所述地址转换表。
CNA2004100325207A 2003-04-08 2004-04-08 存储卡 Pending CN1536579A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003103560A JP4188744B2 (ja) 2003-04-08 2003-04-08 メモリカード
JP103560/2003 2003-04-08

Publications (1)

Publication Number Publication Date
CN1536579A true CN1536579A (zh) 2004-10-13

Family

ID=33127765

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100325207A Pending CN1536579A (zh) 2003-04-08 2004-04-08 存储卡

Country Status (5)

Country Link
US (1) US7061812B2 (zh)
JP (1) JP4188744B2 (zh)
KR (1) KR101017941B1 (zh)
CN (1) CN1536579A (zh)
TW (1) TW200424945A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464375C (zh) * 2005-10-08 2009-02-25 晶豪科技股份有限公司 降低擦除时间及防止过擦除之擦除方法
CN101464834B (zh) * 2007-12-19 2011-01-26 群联电子股份有限公司 闪存数据写入方法及使用此方法的控制器
CN102496387A (zh) * 2006-09-04 2012-06-13 三星电子株式会社 非易失性存储设备
CN101652762B (zh) * 2008-04-24 2012-08-29 株式会社东芝 存储器系统
CN104049910A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 操作存储器系统的方法、存储器系统、和存储器控制器
CN104657685A (zh) * 2013-11-22 2015-05-27 新唐科技股份有限公司 保护非易失性存储器中存储的程序代码的装置
CN105283919A (zh) * 2014-03-31 2016-01-27 瑞萨电子株式会社 半导体装置、预写程序以及复原程序
US10318339B2 (en) 2013-03-15 2019-06-11 Samsung Electronics Co., Ltd. Method of operating a memory system, the memory system, and a memory controller
CN110716693A (zh) * 2018-07-12 2020-01-21 瑞萨电子株式会社 信息处理器件和控制方法
CN111949209A (zh) * 2019-05-15 2020-11-17 西部数据技术公司 具有后台擦除的增强型固态驱动器写入性能

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192129B2 (ja) 2004-09-13 2008-12-03 株式会社東芝 メモリ管理装置
JP2006155461A (ja) * 2004-12-01 2006-06-15 Sony Corp 情報処理装置、情報処理方法、並びにプログラム
US8161524B2 (en) * 2005-01-13 2012-04-17 Samsung Electronics Co., Ltd. Method and portable storage device for allocating secure area in insecure area
JP5617873B2 (ja) * 2005-06-06 2014-11-05 ソニー株式会社 記憶装置
JP2007058518A (ja) * 2005-08-24 2007-03-08 Renesas Technology Corp メモリカード
US7844879B2 (en) 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
JP2007249662A (ja) * 2006-03-16 2007-09-27 Toshiba Corp メモリカード及びメモリカードの制御方法
DE102006013763A1 (de) * 2006-03-24 2007-09-27 Robert Bosch Gmbh Verfahren zum Betreiben einer Speichereinrichtung
JP2007280443A (ja) * 2006-04-03 2007-10-25 Fuji Xerox Co Ltd データ処理装置およびデータ処理方法とプログラム
JP2008009919A (ja) 2006-06-30 2008-01-17 Toshiba Corp カードコントローラ
US20080154991A1 (en) * 2006-12-21 2008-06-26 Kirk Davis Non-volatile storage system monitoring of a file system
KR100794312B1 (ko) 2006-12-27 2008-01-11 삼성전자주식회사 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템
TW200832440A (en) * 2007-01-25 2008-08-01 Genesys Logic Inc Flash memory translation layer system
JP4483891B2 (ja) * 2007-04-02 2010-06-16 フェリカネットワークス株式会社 情報処理端末、データ移動方法、およびプログラム
JP4895990B2 (ja) * 2007-12-20 2012-03-14 株式会社リコー 画像処理装置及びデータ消去方法
JP4164118B1 (ja) * 2008-03-26 2008-10-08 眞澄 鈴木 フラッシュメモリを用いた記憶装置
TWI370969B (en) 2008-07-09 2012-08-21 Phison Electronics Corp Data accessing method, and storage system and controller using the same
KR101635506B1 (ko) 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
JP5674634B2 (ja) 2011-12-28 2015-02-25 株式会社東芝 コントローラ、記憶装置およびプログラム
TWI492051B (zh) * 2012-09-05 2015-07-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
US10091339B2 (en) * 2013-09-11 2018-10-02 Symbol Technologies, Llc Staging a mobile device with a battery of the mobile device
US20150100795A1 (en) * 2013-10-07 2015-04-09 Microsemi Corporation Secure Storage Devices, Authentication Devices, and Methods Thereof
JP6179355B2 (ja) * 2013-10-31 2017-08-16 富士通株式会社 情報処理装置、データ転送制御方法及びデータ転送制御プログラム
JP5811167B2 (ja) * 2013-12-20 2015-11-11 オンキヨー株式会社 電子機器
KR102285462B1 (ko) 2014-03-26 2021-08-05 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
CN108762669B (zh) * 2018-05-18 2021-03-05 深圳忆联信息系统有限公司 提升掉电时数据写入速度的方法、装置及计算机设备
JP6708762B1 (ja) * 2019-01-29 2020-06-10 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11061598B2 (en) * 2019-03-25 2021-07-13 Western Digital Technologies, Inc. Optimized handling of multiple copies in storage management
KR20210099895A (ko) * 2020-02-05 2021-08-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
US11861022B2 (en) * 2020-05-20 2024-01-02 Silicon Motion, Inc. Method and computer program product and apparatus for encrypting and decrypting physical-address information
US11816349B2 (en) * 2021-11-03 2023-11-14 Western Digital Technologies, Inc. Reduce command latency using block pre-erase

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485938B2 (ja) * 1992-03-31 2004-01-13 株式会社東芝 不揮発性半導体メモリ装置
JPH07153284A (ja) * 1993-11-29 1995-06-16 Nec Corp 不揮発性半導体記憶装置及びその制御方法
JP3450071B2 (ja) * 1994-12-19 2003-09-22 三菱電機株式会社 Ｐｃカード
JP3702515B2 (ja) * 1995-12-04 2005-10-05 富士通株式会社 フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット
US5636162A (en) * 1996-06-12 1997-06-03 Texas Instruments Incorporated Erase procedure
JPH113270A (ja) 1997-06-10 1999-01-06 Hitachi Ltd フラッシュメモリ装置およびフラッシュメモリへのデータ書き込み方法
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
US6400603B1 (en) * 2000-05-03 2002-06-04 Advanced Technology Materials, Inc. Electronically-eraseable programmable read-only memory having reduced-page-size program and erase

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464375C (zh) * 2005-10-08 2009-02-25 晶豪科技股份有限公司 降低擦除时间及防止过擦除之擦除方法
CN102496387B (zh) * 2006-09-04 2015-02-04 三星电子株式会社 非易失性存储设备
CN102496387A (zh) * 2006-09-04 2012-06-13 三星电子株式会社 非易失性存储设备
CN101464834B (zh) * 2007-12-19 2011-01-26 群联电子股份有限公司 闪存数据写入方法及使用此方法的控制器
CN101652762B (zh) * 2008-04-24 2012-08-29 株式会社东芝 存储器系统
US10318339B2 (en) 2013-03-15 2019-06-11 Samsung Electronics Co., Ltd. Method of operating a memory system, the memory system, and a memory controller
CN104049910B (zh) * 2013-03-15 2019-02-22 三星电子株式会社 操作存储器系统的方法、存储器系统、和存储器控制器
CN104049910A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 操作存储器系统的方法、存储器系统、和存储器控制器
CN104657685A (zh) * 2013-11-22 2015-05-27 新唐科技股份有限公司 保护非易失性存储器中存储的程序代码的装置
CN105283919A (zh) * 2014-03-31 2016-01-27 瑞萨电子株式会社 半导体装置、预写程序以及复原程序
CN105283919B (zh) * 2014-03-31 2020-08-28 瑞萨电子株式会社 半导体装置
CN110716693A (zh) * 2018-07-12 2020-01-21 瑞萨电子株式会社 信息处理器件和控制方法
CN110716693B (zh) * 2018-07-12 2024-02-13 瑞萨电子株式会社 信息处理器件和控制方法
CN111949209A (zh) * 2019-05-15 2020-11-17 西部数据技术公司 具有后台擦除的增强型固态驱动器写入性能

Also Published As

Publication number Publication date
TW200424945A (en) 2004-11-16
JP2004310477A (ja) 2004-11-04
US7061812B2 (en) 2006-06-13
US20040202024A1 (en) 2004-10-14
KR101017941B1 (ko) 2011-03-04
JP4188744B2 (ja) 2008-11-26
KR20040087916A (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
CN1536579A (zh) 存储卡
US10509575B2 (en) Storage device and operating method of storage device
US8296498B2 (en) Method and system for virtual fast access non-volatile RAM
TWI475385B (zh) 程式化記憶胞與資料讀取方法、記憶體控制器與儲存裝置
TWI394160B (zh) 用於重映射記憶體裝置之儲存位址的方法及系統
JP4058322B2 (ja) メモリカード
US8656083B2 (en) Frequency distributed flash memory allocation based on free page tables
TWI592800B (zh) 記憶體管理方法及使用所述方法的儲存控制器
US20160197722A1 (en) Logical-to-physical address translation for a removable data storage device
US20140075100A1 (en) Memory system, computer system, and memory management method
US20040205290A1 (en) Memory device
JP2021043708A (ja) メモリシステム
CN1795437A (zh) 用于块内页面分组的方法及设备
TWI668700B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
KR20100094241A (ko) 예비 블록을 포함하지 않는 불휘발성 메모리 장치
TWI698749B (zh) 資料儲存裝置與資料處理方法
JP2008009527A (ja) メモリシステム
KR20190130805A (ko) 메모리 컨트롤러 및 이의 동작 방법
CN116225332A (zh) 存储管理方法、存储装置及嵌入式芯片
US11360912B2 (en) Method for performing adaptive locking range management, associated data storage device and controller thereof
TWI775284B (zh) 記憶系統、其控制方法及資訊處理系統
JP2006155335A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
JP2008112455A (ja) メモリカード
JP4332134B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication