CN1531084B - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN1531084B
CN1531084B CN200410003382.XA CN200410003382A CN1531084B CN 1531084 B CN1531084 B CN 1531084B CN 200410003382 A CN200410003382 A CN 200410003382A CN 1531084 B CN1531084 B CN 1531084B
Authority
CN
China
Prior art keywords
contact
housing
semiconductor chip
semiconductor
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410003382.XA
Other languages
English (en)
Other versions
CN1531084A (zh
Inventor
R·奥特雷巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1531084A publication Critical patent/CN1531084A/zh
Application granted granted Critical
Publication of CN1531084B publication Critical patent/CN1531084B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体组件，具有下列特征：一壳体(90；95)；至少二半导体芯片(1-5；10，20)，排列于该壳体(90；95)中，在各种情况中，该等半导体芯片系具有一前侧(12，22，32，43，52；102，202)及一后侧(11，21，31，41，51；101，201)，并且，在各种情况中，该等半导体芯片系具有至少一接触区域(43，54，55)于该前侧及/或该后侧；至少一接触夹(61-63，71-73，81-83，64，65，74，84)，由该壳体(90；95)伸出，位于该壳体(90；95)内部，并且，具有一平板类型区段(631，721，821)，该平板类型区段(631，721，821)具有彼此相对之一第一连接区域及一第二连接区域，并且，接触至少二该等半导体芯片(1-5；10，20)，其中，该第一连接区域系施加于至少一该等半导体芯片(1-5)之接触区域(43)，并且，该第二连接区域系施加于至少另一该等半导体芯片(1-5)之接触区域。

Description

半导体组件
技术领域
本发明涉及一种具有至少两半导体晶体的半导体组件，其中，两半导体芯片整合于一壳体内部。
背景技术
欧洲专利EP 0 827 201 A2描述一种半导体组件，其中，三半导体芯片整合于一壳体内部，其中，两半导体芯片彼此间隔地排列于另一半导体芯片的接触区域，并且，该另一半导体芯片安装于一载具表面。在这种情况中，该三半导体芯片利用连结线接触连接该壳体伸出的连接脚。该等连接脚向下弯曲至该壳体下方，从而将组件固定于一电路板。
美国专利US 6040626及美国专利US 2001/0044167描述一种半导体组件，分别具有整合于一壳体内部的一半导体芯片，其中，该半导体芯片之接触区域是利用所谓的”接触夹”连结该壳体伸出的连接脚。
欧洲专利EP 0 962 975 A2及日本专利JP 2000082721A同样描述一种半导体组件，分别具有整合于一壳体内部的一半导体芯片，并且，利用该半导体芯片的接触区域，接触是利用接触夹完成，其中，该等接触夹是由该壳体伸出，并且，同时做为连接脚。
利用连接于另一端的连结线，接触半导体芯片连接与该壳体连接脚的做法是耗费大量空间，因为该半导体芯片上方是需要一特定壳体高度以获致该等连结线的精确行进，其将会具有下列效应，即：除了该等连结线以外，该壳体体积的一相当部分大致上均不会利用。
发明内容
有鉴于此，本发明的一主要目的便是提供一种半导体组件，具有整合于一壳体的至少两半导体芯片，其中，一可利用壳体体积是具有较佳利用，从而获致一给定壳体体积的一更紧密设计，或者，实现具有一更大半导体芯片面积的一半导体组件。
根据本发明的半导体组件具有：一壳体；至少二半导体芯片，排列于该壳体中，在各种情况中，该等半导体芯片具有一前侧及一后侧，并且，在各种情况中，该等半导体芯片具有至少一接触区域于该前侧及/或该后侧。另外，根据本发明的半导体组件更具有：至少一接触夹，由该壳体伸出，并且，具有一平板类型区段，该平板类型区段具有彼此相对的一第一连接区域及一第二连接区域，以及，至少一连接脚，位于该壳体外部。该至少一接触夹的平板类型区段是电性导通接触该等半导体芯片的接触区域，从而，该接触夹的第一连接区域是施加于至少一该等半导体芯片的接触区域，并且，该接触夹的第二连接区域是施加于至少另一该等半导体芯片的接触区域。如此，该接触夹的平板类型接触区段两侧均可以用来接触半导体芯片，该等半导体芯片的各个接触利用该接触夹彼此连接，并且，该接触夹，经由其连接脚，是同时形成可由该壳体外部存取的该等半导体芯片的一连接。
利用一接触夹以接触半导体芯片两侧、并形成两半导体芯片的外部连接以形成接触，具有至少两半导体芯片的半导体组件便可以获致一特别紧密的设计。
特别是，若复数半导体芯片排列于该壳体内部，其中，该等半导体芯片旋转90度，相对于半导体芯片在壳体内部的习惯固定方向，则一给定壳体体积的良好空间利用亦可以达到。半导体芯片的习知壳体，举例来说，P-DSO类型的壳体，是平坦状，并且，具有一顶侧及一底侧，该等预侧及底侧的面积是大于他侧面积。在这种类型的壳体中，半导体芯片的习知固定方式是使半导体芯片的前侧及后侧能够大致平行于壳体的顶侧及底侧。
根据本发明，然而，半导体芯片在壳体内部的整合方式是使半导体芯片的前侧及后侧能够大致垂直于壳体的顶侧及底侧。如此，壳体内部便可以整合复数半导体芯片，该等半导体芯片的面积小于壳体的剖面面积，并且，本发明的半导体组件亦可以具有良好的空间利用。
将该壳体内部的复数半导体芯片平行收纳于该壳体顶侧及底侧、并在各种情况中，利用一共享接触夹接触两半导体芯片的程序是特别有利于SiC技术的功率组件。利用SiC技术制造的晶圆，半导体组件是由该晶圆切割出来，缺陷密度仍然极大，相较于利用Si技术制造的晶圆，因此，仅有小面积的半导体芯片才能够制造并保有堪用的良率。并且，随着半导体芯片大小的增加，各个晶圆的拒绝率亦会某种程度地增加。根据本发明方法，壳体内部将可以整合复数个具有小半导体芯片面积的半导体芯片，举例来说，二极管或晶体管，并具有最佳空间利用，并且，利用接触夹及接触夹连接脚的外部电路将这些半导体芯片并连，从而得到具有大半导体芯片面积的半导体组件。
本发明的较佳实施例是提供至少一接触夹，由该壳体邻接底侧的一侧伸出，并且，具有一弯曲区段，在底侧下方形成连接脚的连接接触，从而利用，举例来说，连接脚固定于一电路板。
本发明的另一较佳实施例是提供至少一接触夹，由该壳体的底侧伸出，从而形成一连接脚。
较佳者，功率晶体管整合于该至少二半导体芯片中，在各种情况中，该等功率晶体管具有三接触区域，包括：一栅极接触区域，一源极接触区域，及一漏极接触区域。该等栅极接触区域及该等源极接触区域，在各种情况中，是形成于该等半导体芯片的前侧，并且，该等漏极接触区域，在各种情况中，是形成于该等半导体芯片的后侧。
根据想要的应用，利用一接触夹接触并彼此连接的两半导体芯片是可以排列，从而使接触夹依序接触两半导体芯片的后侧(在晶体管的例子中，举例来说，接触其漏极端)并将其彼此连接，从而使接触夹依序接触两半导体芯片的前侧(在晶体管的例子中，举例来说，接触其源极端与门极端)，或者，从而使接触夹依序接触一半导体芯片的前侧及另一半导体芯片的后侧(在晶体管的例子中，举例来说，接触一半导体芯片的源极及另一半导体芯片的漏极)。在二极管的例子中，二极管的串连电路或并连电路亦可以利用对应方式制造。
本发明配合所附图式，利用两个较佳实施例详细说明如下。
附图说明
图1是表示一种半导体组件的平面图，其具有复数半导体芯片整合于一壳体；
图2是表示图1半导体组件在切面A-A的剖面图；
图3是表示图1半导体组件在切面B-B的剖面图；
图4是表示图1半导体组件的透视图，其壳体是关闭；
图5是表示图1至4半导体组件的等效电路图，当利用晶体管芯片；
图6是表示根据本发明半导体组件的另一较佳实施例的透视图；
图7是表示图6半导体组件的平面图；
图8是表示图6及7半导体组件的侧面图；以及
图9是表示图6至8半导体组件当利用晶体管芯片时的等效电路图。
附图中的标号的意思如下：
1-5→半导体芯片
11，21，31，41，51→后侧
12，22，32，42，52→前侧
61，62，63→接触夹
71，72，73→接触夹
81，82，83→接触夹
90→壳体
91→壳体底侧
92→壳体顶侧
93A，93B→壳体侧壁
43→接触区域
33，34→接触区域
721→接触夹的平板类型区段
731→接触夹的平板类型区段
D1-D3→连接脚
G1-G3→连接脚
S1-S3→连接脚
10，20→半导体芯片
101，201→半导体芯片的后侧
102，202→半导体芯片的前侧
65→接触夹
74，75→接触夹
64→接触夹
84→接触夹
95→壳体
D4，D5→连接脚
G4，G5→连接脚
S5→连接脚
具体实施方式
在所附图式中，除非另有所指，相同图式符号是表示具有相同意义的相同组件。
图1至4是表示根据本发明半导体组件的第一较佳实施例，其具有：举例来说，五个半导体芯片1-5，一起整合于一壳体90内部。图4是表示这个壳体90的透视图，其具有一底侧91及一顶侧92。根据这个平坦壳体90的形状，在各种情况中，底侧91及顶侧92的面积会大于侧壁93A，93B的面积，或者，底侧91及顶测92间的高度h会小于壳体90的宽度b及长度l。在这种情况中，当半导体组件固定于一电路板时，顶侧92及底侧91是表示平行电路板固定平面的侧边，该固定平面具有接触连接。
图1是表示半导体组件的俯视剖面图，其中，该壳体90表示为图1的虚线部分。
在这个例子中，半导体组件具有五个半导体芯片1-5，其在各种情况中是具有一前侧12，22，32，42，52及一后侧11，21，31，41，51。根据这种较佳实施例，在各种情况中，这些半导体芯片是形成，举例来说，整合一功率金属氧化物半导体场效应晶体管(MOSFET)的晶体管芯片，以及，在各种情况中，这些半导体芯片在后侧11，21，31，41，51具有一漏极接触区域43，如图2的半导体芯片4所示，以及，在各种情况中，这些半导体芯片在前侧12，22，32，42，52具有一栅极接触区域33及一源极接触区域34，如图3的半导体芯片3所示。
在壳体内部，这些半导体芯片1-5的收纳方式是使其前侧及后侧至少大致垂直于平坦壳体90的顶侧92及底侧91。在各种情况中，这些半导体芯片是利用该壳体90伸出的共享接触夹61-63，71-73，81-83两两接触，并且，在壳体外部区段形成连接脚D1-D6，G1-G3，S1-S3，经由这些连接脚，举例来说，半导体组件便可以焊接至电路板的连接点，或者，利用其它方式电性连接。
这些半导体芯片1-5是一个接着一个地纵向排列于这个壳体，从而使两邻接半导体芯片的前侧及后侧能够彼此相对。如此，半导体芯片1的前侧12是面对半导体芯片2的前侧22，半导体芯片2的后侧21是面对半导体芯片的后侧31，半导体芯片3的前侧32是面对半导体芯片4的前侧42，以此类推。
在这种例子中，半导体芯片1及2的排列方式是使两半导体芯片的前侧12，22能够彼此面对，并且，前侧12，22的源极连接区域乃是利用排列于半导体芯片1，2间的接触夹71接触，并且，源极连接区域彼此电性连接。相对地，半导体芯片1，2的栅极连接区域利用一接触夹81接触，其同样排列于半导体芯片1，2间，如此，栅极连接区域彼此电性连接。接触夹71的连接脚S1是形成两半导体芯片1，2的一共享源极端，并且，接触夹81的连接脚G1是形成两半导体芯片1，2的一共享栅极端。利用与半导体芯片1，2例子的对应方式，一接触夹72是接触半导体芯片3，4的前侧32，42的源极连接区域，并且，半导体芯片3，4的前侧32，42是彼此面对，一连接脚S2是形成半导体芯片3，4的一共享源极端，并且，一接触夹82是接触半导体芯片3，4的栅极连接区域(图3的图式符号33)，该接触夹82的一连接脚G2是形成半导体芯片3，4的一共享栅极端。
另一源极接触夹73仅接触半导体芯片5的前侧52的源极接触区域，并且，另一栅极接触夹83仅接触半导体芯片52的前侧52的栅极连接区域。
如图2的接触夹63及图3的接触夹72，82，在各种情况中，这些接触夹可以具有一平板类型区段631，721，821，其两侧具有连接区域以接触半导体芯片的接触区域。
利用源极接触夹71，72接触两邻接半导体芯片1，2及3，4的源极连接区域，及，利用栅极接触夹81，82接触两邻接半导体芯片1，2及3，4的栅极接触区域的对应方式，一共享生长接触夹是接触两邻接半导体芯片的漏极连接区域。在这种例子中，一共享漏极接触夹62是接触邻接半导体芯片2，3的后侧21，31的漏极接触区域，并且，该接触夹是具有两连接脚D3，D4，由壳体90的相对侧边伸出并形成半导体芯片2，3的共享漏极端。利用对应方式，一共享漏极接触夹63是接触半导体芯片4，5的后侧41，51的漏极接触区域，该漏极接触夹是同样具有连接脚D5，D6，由壳体90的相对侧边伸出。另一漏极接触夹61仅接触半导体芯片1的后侧，其排列于半导体芯片1-5及接触夹61-63，71-73，81-83形成的半导体芯片/接触夹堆栈的一侧，并且，该漏极接触夹仅接触半导体芯片且同样具有两连接脚D1-D2，由壳体的相对侧边伸出。
如图2及3，这些连接脚D1-D6，S1-S3，G1-G2是向下弯曲，从而利用这些连接脚，将半导体组件放置于电路板。这些接触夹61-3，71-73，81-83可以制造为具有这种角度的连接脚。另外，这些接触夹61-63，71-73，81-83的制造方式亦可以这些连接脚D1-D6，S1-S3，G1-G2首先由壳体90水平伸出，并且，这些连接脚仅会在固定侧边弯曲为想要形式。
图5是表示图1至4半导体组件的等效电路图，假设半导体芯片1-5为分别整合金属氧化物半导体场效应晶体管(MOSFET)的功率晶体管芯片。如先前所述，半导体芯片4，5的晶体管是具有连接脚D5，D6形成的一共享漏极端，并且，半导体芯片2，3的晶体管具有连接脚D3，D4形成的一共享漏极端。在各种情况中，半导体芯片1，2及3，4的晶体管是具有连接脚S1及S3形成的共享源极端及连接脚G1，G2形成的共享栅极端。经由电路板的外部连接，利用简单方式，半导体芯片的所有漏极端便可以彼此连接，半导体芯片的所有源极端便可以彼此连接，半导体芯片的所有栅极端便可以彼此连接，从而得到五个具有高介电强度的并连功率晶体管芯片。为方便了解，等效电路图的端点是利用形成端点的对应连接脚图式符号表示，并且，晶体管是利用对应半导体芯片图式符号表示。
根据图1至4半导体组件的良好空间利用利用实例说明如下。
假设壳体是P-DSO-12类型标准壳体，亦即：壳体高度h＝2.6mm，壳体宽度b＝7.5mm，壳体长度l＝6.4mm。在半导体芯片前侧及后侧平行于顶侧及底侧，并且，半导体芯片接触区域连接至连接脚的习知固定方式中，壳体中可以整合具有半导体芯片面积13.3mm2的半导体芯片。然而，根据本发明图1至3的排列，在这类壳体中，壳体中可以整合五个分别具有半导体芯片面积1.6*4.6mm2的半导体芯片，亦即：总共36mm2的半导体芯片面积。在功率晶体管中，考量介电强度正比于半导体芯片面积，利用复数并连功率晶体管形成的功率晶体管便可以实现于标准壳体，并且，这种功率晶体管亦可以具有明显加大的介电强度。在壳体内部垂直放置复数小半导体芯片的这种排列格外有益于SiC技术的组件，因为在这种技术中，仅有小半导体芯片面积的半导体芯片才能够提供堪用的良率。
这些接触夹61-63，71-73，81-83亦可以利用习知方法应用于半导体芯片1-5的接触区域，举例来说，利用焊接，电性导通附着物，或压迫整个半导体芯片/接触夹堆栈。另外，壳体90的整体排列是利用习知方法制造，其中，半导体芯片接触夹及接触夹是利用射模方式，密封以壳体射模化合物。
图6至8表示本发明半导体组件的另一较佳实施例，其中，图6是表示半导体组件的透视图，图7是表示半导体组件的平面图，图8是表示半导体组件的侧面图。这种半导体组件具有两半导体芯片10，20，在各种情况中，两半导体芯片10，20具有一前侧102，202及一后侧101，201。在这种较佳实施例中，两半导体芯片10，20同样形成晶体管芯片，并且，在各种情况中，两半导体芯片10，20在后侧101，201具有漏极连接区域，及，在各种情况中，两半导体芯片10，20在前侧102，202具有源极连接区域与门极连接区域。
两半导体芯片10，20的排列方式使第一半导体芯片10的前侧102面对第二半导体芯片20的后侧201，一共享接触夹65(排列于半导体芯片10，20间)是接触第二半导体芯片20后侧201的漏极接触区域及第一半导体芯片10前侧102的源极接触区域。接触夹65是利用平板类型方式形成，从而产生与半导体芯片20的源极接触区域及与半导体芯片10的漏极接触区域的最大面积接触，并且，接触夹65由壳体95底侧伸出，接触夹65在壳体95底侧区域折角。接触夹65由壳体伸出的区段D5形成一连接脚，从而做为半导体芯片20的源极接触及半导体芯片10的漏极接触的共享连接。
另一接触夹64是接触第一半导体芯片10后侧101的漏极接触区域，该接触夹同样由壳体95底侧伸出且具有一连接脚D4，行进于平行接触夹65(位于半导体芯片10，20间)的连接脚D5的区段。
一栅极接触夹74是接触第一半导体芯片10前侧102的栅极接触区域。为避免栅极接触夹74接触第二半导体芯片20，两半导体芯片在壳体中是彼此位移地平行排列。
一源极接触夹84是接触第二半导体芯片20前侧202的栅极接触区域，该源极接触夹同样由壳体95底侧伸出。利用对应方式，栅极接触夹74是接触第二半导体芯片20前侧202的栅极接触区域，该栅极接触夹是大致平行于源极接触夹84。
图9是表示本发明图6至8所示半导体组件的等效电路图。这种半导体组件，举例来说，具有分别整合一功率金属氧化物半导体场效应晶体管(MOSFET)的两半导体芯片10，20，是利用空间节省且紧密方式实现一半桥，从而，晶体管10，20的栅极端是分别利用栅极连接脚G4，G5接触。晶体管20的漏极端是连接至晶体管10的源极端，从而，这两个端点可以利用共享连接脚D5接触。另外，晶体管20的源极端亦可以利用连接脚S5外部接触，以及，晶体管10的漏极端亦可以利用连接脚G4外部连接。
除晶体管芯片以外，本发明亦可以适用于任何半导体芯片，特别是功率芯片(诸如：举例来说，功率二极管芯片)。根据图1至3所示的较佳实施例，功率二极管可以利用简单方式并连，若晶体管芯片是取代为功率二极管芯片，其中，一阴极接触区域是取代一漏极接触区域，一阳极接触区域是取代一源极接触区域，并且，原有的栅极端予以省略。

Claims (8)

1.一种半导体组件，具有下列特征：
一壳体(90；95)；
至少二半导体芯片(1-5；10，20)，排列于该壳体(90；95)中，在各种情况中，所述半导体芯片具有一前侧(12，22，32，43，52；102，202)及一后侧(11，21，31，41，51；101，201)，并且，在各种情况中，所述半导体芯片具有至少一接触区域(43，54，55)于该前侧及/或该后侧；
至少一接触夹(61-63，71-73，81-83，64，65，74，84)，由该壳体(90；95)伸出，位于该壳体(90；95)内部，并且，具有一平板类型区段(631，721，821)，该平板类型区段(631，721，821)具有彼此相对的一第一及一第二连接区域，并且，接触所述至少二半导体芯片(1-5；10，20)，其中，第一连接区域是施加于至少一个所述半导体芯片(1-5)的接触区域(43)，并且，第二连接区域是施加于至少另一所述半导体芯片(1-5)的接触区域。
2.如权利要求1所述的半导体组件，其中，该壳体(90；95)具有一顶侧(92)及一底侧(91)，其面积大于该壳体(90；95)的他侧面积，该至少二半导体芯片(1-5；10，20)收纳于该壳体(90；95)，从而，该壳体的前侧(12，22，32，42，52)及后侧(11，21，31，41，51)至少垂直于该壳体的顶侧(92)及底侧(91)。
3.如权利要求1或2所述的半导体组件，其中，该至少一接触夹(61-63，71-73，81-83)由该壳体(90)邻接该底侧(91)的一侧(93)伸出，并且，具有一弯曲区段，在该底侧(91)下方形成所述连接接触(G1-G3，S1-S3，D1-D3)。
4.如权利要求1或2所述的半导体组件，其中，该至少一接触夹(64，65，74，75，84)由该壳体的底侧伸出。
5.如权利要求1所述的半导体组件，其中，功率晶体管整合于该至少二半导体芯片中，在各种情况中，所述功率晶体管具有三接触区域，包括：一柵极接触区域(33)，一源极接触区域(34)，及一漏极接触区域(43)。
6.如权利要求5所述的半导体组件，其中，所述柵极接触区域(33)及所述源极接触区域(34)，在各种情况中，形成于所述半导体芯片(1-5)的前侧，并且，所述漏极接触区域(43)，在各种情况中，形成于所述半导体芯片(1-5)的后侧。
7.如权利要求1所述的半导体组件，其中，该至少一接触夹(61-63，71-73，81-83)接触该等半导体芯片(1-5)的后侧(11，21，31，41，51)或前侧(12，22，32，42，52)的接触区域。
8.如权利要求1所述的半导体组件，其中，该至少一接触夹(65)接触该至少一半导体芯片(10)的前侧(102)及该至少另一半导体芯片(20)的后侧(201)的一接触区域。
CN200410003382.XA 2003-01-29 2004-01-29 半导体组件 Expired - Fee Related CN1531084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10303463.3 2003-01-29
DE10303463A DE10303463B4 (de) 2003-01-29 2003-01-29 Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips

Publications (2)

Publication Number Publication Date
CN1531084A CN1531084A (zh) 2004-09-22
CN1531084B true CN1531084B (zh) 2010-05-26

Family

ID=32730605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410003382.XA Expired - Fee Related CN1531084B (zh) 2003-01-29 2004-01-29 半导体组件

Country Status (3)

Country Link
US (1) US7053474B2 (zh)
CN (1) CN1531084B (zh)
DE (1) DE10303463B4 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005049978A1 (de) 2005-10-17 2007-04-26 Infineon Technologies Ag Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
US7397120B2 (en) * 2005-12-20 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor package structure for vertical mount and method
US8686554B2 (en) * 2007-03-13 2014-04-01 International Rectifier Corporation Vertically mountable semiconductor device package
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
FR2947949B1 (fr) * 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9666557B2 (en) * 2013-05-30 2017-05-30 Infineon Technologies Ag Small footprint semiconductor package
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US9245837B1 (en) * 2014-07-07 2016-01-26 Infineon Technologies Ag Radio frequency power device
FR3028095B1 (fr) * 2014-11-04 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif electronique de puissance a cellule de commutation 3d verticale
EP3971957A1 (en) 2020-09-16 2022-03-23 Infineon Technologies Austria AG Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
EP4310907A1 (en) 2022-07-22 2024-01-24 Infineon Technologies Austria AG Semiconductor package and method for fabricating a semiconductor package for upright mounting
EP4310906A1 (en) 2022-07-22 2024-01-24 Infineon Technologies Austria AG Semiconductor package and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589349A (ja) * 1981-07-10 1983-01-19 Hitachi Ltd Ｇｔｏスタツク
JPS5895853A (ja) * 1981-12-02 1983-06-07 Hitachi Ltd 半導体装置
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JP2526511B2 (ja) 1993-11-01 1996-08-21 日本電気株式会社 半導体装置
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE19930026C2 (de) * 1999-07-01 2001-10-18 Philipp Moll Umlaufgreifer für Näh- oder Stickmaschinen
JP3685659B2 (ja) * 1999-09-10 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19950026B4 (de) 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US6784488B2 (en) * 2001-11-16 2004-08-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and the manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package

Also Published As

Publication number Publication date
CN1531084A (zh) 2004-09-22
US7053474B2 (en) 2006-05-30
US20040212057A1 (en) 2004-10-28
DE10303463A1 (de) 2004-08-19
DE10303463B4 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
CN1531084B (zh) 半导体组件
US10389050B2 (en) Electrical connector
US9548672B2 (en) Electric power converter
CN101656250B (zh) 具有立体匹配互连板的紧密封装半导体芯片
US7198493B2 (en) Electrical connector
US20120273873A1 (en) Package with multiple dies
US7504729B2 (en) Semiconductor device with extraction electrode
KR20040067064A (ko) 고전압 응용에 적합한 구조를 갖는 반도체 패키지
CN106469864A (zh) 电路基板用连接器
DE60219161D1 (de) Integration optoelektronischer bauelemente
US20210028566A1 (en) Electrical connector
US20040036176A1 (en) Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
MY126242A (en) Electronic assembly with laterally connected capacitors and manufacturing method
US20050035439A1 (en) Semiconductor module with scalable construction
US6861732B2 (en) Power source circuit device
US8299585B2 (en) Power semiconductor device
US20200169024A1 (en) Electrical connector
US7161234B2 (en) Semiconductor component and production method suitable therefor
US10453781B2 (en) Semiconductor device
US7445464B2 (en) IC socket with contacts
US20230275007A1 (en) Conductive members atop semiconductor packages
TW201010199A (en) Electrical connector
US20070158694A1 (en) Semiconductor device and method of fabricating the same
US20240087995A1 (en) Power semiconductor package and method for fabricating the same
CN114023730B (zh) 芯片封装结构与电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20190129