CN1530665A - 测试动态存储电路之方法及测试电路 - Google Patents

Abstract

本发明涉及测试动态存储电路的感应放大器之方法，该放大器经第一切换装置连至第一位线对及经第二切换装置连至第二位线对，第一存储单元被排列于第一字线及第一位线对的位线之一间的交叉点及第二存储单元被排列于第二字线及该第二位线对的位线之一间的交叉点，首先在测试期间数据被写至第一及第二存储单元并被读取，在第一存储单元之一读取期间，第一字线被致动，第一切换装置被致动及第二切换装置被关闭，在第二存储单元之一读取期间，第二字线被致动，第一切换装置被关闭及第二切换装置被致动，第一存储单元及该第二存储单元之一依序被读取，在第一及第二存储单元的测试期间第一及第二切换装置被多重地切换。

Description

测试动态存储电路之方法及测试电路

技术领域

本发明系关于一种测试动态存储电路之方法，及系关于一种进行此方法的测试电路。

背景技术

在集成动态存储电路的制造后，该存储电路必须被测试其规格符合功能，以辨识缺陷，经辨识缺陷一般可接着藉由以冗余方式提供的内存区域置换缺陷发生的内存区域而被修护。

缺陷由先写入测试数据于该存储电路及接着读出该测试数据而被辨识，藉由比较写入的测试数据及读出的数据，若该测试数据与该读出的数据不同，则缺陷被辨识。

数据在感应放大器协助下被自集成存储电路读取，依据在该存储电路的位置而定，该感应放大器连接至一或两个位线对，该位线对的每一个可经由个别切换装置连接至该感应放大器。而且，字线被提供，存储单元位于该字线及该各自位线对的位线的各自其中之一间的交叉点。该存储单元具存储晶体管及储存电容，其在连接至该存储晶体管的控制输入的相对应字线之控制下被施用于该相对应位线，由此在该相对应位线对的位线上产生的电荷差经由相对应切换装置传导至该感应放大器及在那里被放大。

该集成存储电路的成分以方法指定方式进行波动，故其参数变化。如此，做为实例，该储存电容的电容自存储单元与存储单元波动及因而产生在该位线对的位线的不同电荷差。为进行适当功能，由具小的储存电容的存储单元产生的更小电荷差必须由该感应放大器正确地放大。

该感应放大器及该切换装置(由该切换装置该感应放大器及该位线对可彼此连接)亦可进行方法指定波动。做为实例，他们可较由该规格说明书所指定的为更慢或更快地切换该切换装置或者该相关位线对的两个位线以不同方式，亦即以不同速度，与该感应放大器连接或隔离。而且，藉由方法指定的弱或不正确尺寸的晶体管，该感应放大器为太慢以致于在所有情况下无法进行于位线上的电荷差之足够快速及足够大的放大。

发明内容

所以，本发明目的为提供一种测试方法，藉由此，特别是该位线的该感应放大器及连接于其的该切换装置的功能可以经改良方式被检查。而且，本发明目的为提供一种测试存储电路之测试电路，藉由此该感应放大器及该切换装置(经由该切换装置该位线对可连接至该感应放大器)可以经改良方式被检查。

此目的可藉由根据权利要求第1项的方法及亦藉由根据权利要求第5项的测试电路达到。

本发明进一步有利具体实施例被订定于相依权利要求。

本发明的第一方向提供一种方法以测试动态存储电路，该存储电路具感应放大器，其经由第一切换装置连接至第一位线对及经由第二切换装置连接至第二位线对。第一存储单元被排列于第一字线及该第一位线对的位线的其中之一间的交叉点及第二存储单元被排列于第二字线及该第二位线对的位线的其中之一间的交叉点。为测试存储电路，数据被写至该第一及第二存储单元及接着再被读取。在该第一存储单元的其中之一的读取期间，该相关第一字线被致动，该第一切换装置被致动及该第二切换装置被关闭。相对应地，在该第二存储单元的其中之一的读取期间，该相关第二字线被致动，该第一切换装置被关闭及该第二切换装置被致动。根据本发明，该第一及第二存储单元依序被读取，故在该第一及第二存储单元的测试期间，该第一及第二切换装置基本上被多重地切换。

在先前动态存储电路的测试之情况下，没有任何或完全不足的测试操作被进行以测试排列于存储电路内的该感应放大器及连接于其的该切换装置之适当功能。基本上，在测试该存储单元的功能之该存储单元的读取期间，该字线被连续致动及相对应数据被自位于其上的该存储单元读取，此被相当普遍地实现，使得首先在该感应放大器的第一位线对上的该存储单元被连续读取及接着在该感应放大器的第二位线对上的该存储单元被连续读取，以此方式，该第一及第二切换装置仅在自读取该第一存储单元变化至读取该第二存储单元期间被切换。

两个可能缺陷无法由此被辨识，该切换装置一般由晶体管形成，其根据控制信号被切换为开或关，该切换装置在相关于电荷等量化于预先订定的暂时位置被切换为开或关，电荷等量化等量化在位线对上的位线之电荷。该电荷等量化一般由被排列于该位线对的两个位线间的晶体管进行及经由此等量化晶体管的致动等量化在该两个位线上的电荷。

该等量化晶体管的进一步目的为将该感应放大器回复至一种操作点，在此点其可能以最适方式侦测在该经连接位线上的小的正及负的电荷差。然而，若该切换装置太早切换，其可由缺陷地加工的晶体管或具规格不符合参数的晶体管产生，则该相对应感应放大器未由该等量化晶体管回复至该操作点。该感应放大器因而系在未被定义的状态，在某情况下，使得在下一个读取操作期间未能够使该感应放大器侦测在该经连接位线上的正及/或负的电荷差。特别是若该切换装置的晶体管之参数仅与所欲规格符合参数些微差异，该感应放大器仅些微程度距离该操作点。如此，”强”存储单元，亦即具高储存电容的存储单元，可补偿该感应放大器的经偏移操作点及依然产生储存数据的正确读取。然而，”弱”存储单元，亦即具低储存电容的存储单元，无法储存足够电荷以产生在该相对应位线对的位线上的足够大电荷差，故小的电荷差无法在非最适操作点由该感应放大器侦测。

若其接着为自读取该第一存储单元变化至读取该第二存储单元的情况，该第二存储单元的要被读取的第一个为强存储单元，在某个情况下，缺陷的第一切换装置未被辨识，及反之亦然。

缺陷切换装置未被辨识的进一步可能性发生于后段测试操作，在该后段测试操作期间，已被辨识的缺陷存储区域由冗余存储区域取代。所以，在第一及第二位线对所连接的感应放大器，所连接位线对的其中之一可在该存储电路的不同位置由冗余位线对取代。因为未被关断的该集成电路的地址信号，对经取代的存储区域，第一及第二切换装置亦仍保持活性的且由相对应存储电路控制。特别是在缺陷的情况下，其中已由冗余位线对取代的位线对的位线的其中之一被拉至固定电位，如接地电位或高供应电压电位，此发生于由等量化晶体管所进行的电荷等量化期间，在经取代的位线对的电压值为偏移的(与习知中心电压相较)但因切换装置未被完全地关断使得此电压被施用于该感应放大器。依据该感应放大器被实现的晶体管之参数而定，结果，该感应放大器可假设一个与最适放大条件不同的状态，此非最适状态产生弱存储单元，此弱存储单元未产生在未修护位线对的位线的足够大电荷差，使得其可由未最适地设定在该操作点的该感应放大器放大。自读取该第一存储单元变化至读取该第二存储单元后，若该第二存储单元的第一个为强存储单元，根据先前测试方法此种缺陷无法无法被探知。

所以，本发明提供该切换装置可以藉由自读取该第一存储单元变化至读取该第二存储单元被多重地切换而以经改良方式被测试，结果，该切换装置的每一个以不同存储单元测试，故缺陷可被更可信赖地被侦测。

较佳为，该第一及第二存储单元被交替地读取，使得该第一及第二存储单元的每一个可以该各自的切换装置之切换被测试。因该存储电路以经加强测试条件，亦为在可能实际发生的条件下被如此真正的测试，故不需要有个别的测试路径以测试该切换装置，而是该切换装置的测试可基本上与每一个测试操作合并，在此期间所有存储单元在感应放大器被读取。

较佳为，该第一及第二存储单元藉由地址被定地址，该第一及第二切换装置藉由该地址的最不显著地址位被驱动。以此方式，藉由增量该测试地址，可能以简单方式达到自该第一位线对至该第二位线对的读取之变化。

本发明的进一步方向提供一种测试电路以测试存储电路，感应放大器经由第一切换装置连接至第一位线对及经由第二切换装置连接至第二位线对。第一存储单元被排列于第一字线及该第一位线对的位线的其中之一间的交叉点，及第二存储单元被排列于第二字线及该第二位线对的位线的其中之一间的交叉点。该测试电路被构型为使得写入测试数据至该第一及第二存储单元及接着读取后者。在第一存储单元的其中之一的读取期间，该测试电路致动该相关第一字线及致动该第一切换装置及关闭该第二切换装置。在第二存储单元的其中之一的读取期间，该测试电路致动该相关第二字线及关闭该第一切换装置及致动该第二切换装置。该测试电路以一种方式控制该第一及第二存储单元的读取使得该第一及第二存储单元被依序读取，读取方式为在该第一及第二存储单元测试期间，该第一及第二切换装置基本上被多重切换。

在测试期间，用于在感应放大器自存储单元读取数据的测试电路具优点为基本上该第一及第二切换装置及该感应放大器被伴随测试。特别是，其可提供该第一位线对的位线系连接至第一等量化装置及该第二位线对的位线系连接至第二等量化装置。

附图说明

本发明较佳具体实施例参考相关图标详细解释于下，其中：

第1图显示具根据本发明测试电路的动态存储电路之细节；及

第2图显示说明根据本发明方法的流程图。

具体实施方式

第1图说明动态存储电路之细节，该存储电路包括感应放大器1，第一位线对2经由第一切换装置4连接至该感应放大器1的左手侧及第二位线对3经由第二切换装置5连接至该感应放大器1的右手侧。

该第一位线对2具第一位线BL1及第二位线BL2，该第一位线对2的位线BL1、BL2与第一字线WL1、WL2及WL3交叉。第一存储单元Z1位于该第一位线对2的第一位线BL 1与该第一字线的其中之一WL1间的交叉点上。该第一存储单元Z1具存储晶体管T及储存电容C，该存储晶体管T及该储存电容C以一种方式被切换使得该存储晶体管藉由在该第一字线WL1上的致动信号被致动，使得在该储存电容C的电荷流至该第一位线BL1。

其它存储单元Z2位于该第一位线对2的第二位线BL2与第一字线的另一个WL2间的交叉点上，及其它存储单元Z3位于第一位线BL1与第一字线的第三个WL3间的交叉点上，该第一存储单元Z1、Z2、Z3基本上为物理相同型式。在本质上，该第一存储单元Z1、Z2、Z3的排列为使得每位线对仅一个存储单元可在该第一字线WL1、WL2、WL3的每一个驱动。

一般，可存在大数目的第一位线如1024，其与该第一位线对2的位线交叉。以相同方式，第二字线WL4、WL5、WL6与第二位线对3的第一位线BL1及与第二位线对3的第二位线BL2相交。以与在该第一位线对2的相同方式，第二存储单元Z4、Z5、Z6以物理相同型式排列于该第二位线对3上，该第二位线对3亦与大数目的位线相交，如1024。

第一切换装置4具第一切换晶体管41及第二切换晶体管42，该第一及第二切换晶体管41、42的控制输入系连接至第一切换信号MUX1。第二切换装置5具第三切换晶体管51及第四切换晶体管52，其控制输入系由第二切换信号MUX2驱动。

此外，存在第一等量化晶体管6，其系根据第一等量化信号EQ1被致动，故在该第一位线对2的该第一位线BL1及该第二位线BL2的电位被等量化。以相同方式，在该第二位线对3的该第一位线BL1及该第二位线BL2的电荷可根据第二等量化信号EQ2以类似排列使用第二等量化晶体管7被连接至另一个以等量化在该第二位线对的该位线BL1、BL2的电荷电位。该第一及第二等量化信号EQ1、EQ2与该第一及第二切换信号MUX1、MUX2系由控制装置8提供。

为自该第一存储单元Z1、Z2、Z3的其中之一，如该第一存储单元Z1，读出数据，在该第一位线对2的该第一位线BL1及该第二位线BL2的电位先被等量化，此可藉由根据第一等量化信号EQ1被致动的第一等量化晶体管6完成。经由该第一等量化信号EQ1的去致动，该第一等量化晶体管6被关断及该字线WL1接着被致动，故该相关存储晶体管T被致动。储存在相对应储存电容C的电荷流至该第一位线BL1，于此其一般以些微10毫伏特变化该电位。

之后或基本上同时，该切换装置4被致动，使得该第一位线BL1及该第二位线BL2的电位被施用于该感应放大器1。该感应放大器1侦测在该位线对2的该两个位线BL1、BL2的电位差之符号及放大在该位线BL1、BL2的电位差，该符号被保留。依据该第一位线BL1的位线电位是否大于或小于该第二位线BL 2的电位而定，第一数据值或第二数据值在该感应放大器1的相对应数据输出(未示出)被输出。

在该读取已进行后，该相对应字线WL1被去致动及该第一等量化晶体管6根据该第一等量化信号EQ1被致动以等量化在该第一位线BL1及该第二位线BL2的电荷差。在该第一存储单元的其中之一的读取后的该第一存储单元Z1、Z2、Z3的其中之一的后续更新定地址期间，该第一切换装置4未被关断，而是维持开启的。

在该第一存储单元的其中之一的读取期间，该第二切换装置5同时维持为关断的，故该第二位线对3的该第一及第二位线BL1、BL2未连接至该感应放大器1。相对应的，在该第二字线WL4、WL5、WL6的其中之一的定地址期间，该第一切换装置4被关断及该第二切换装置5被致动，使得该第二位线对3的该第一位线BL1及该第二位线BL2被连接至该感应放大器1。

在该动态存储电路的存储单元之测试期间，测试数据被写至所有存储单元及经储存数据被接着再读取以经由在写入的测试数据及读出的数据间的差异探知该存储单元的缺陷。一般，数据的写入及读出以不同测试数据及在不同外界条件下被多重地重复，以亦能够排除一般称的”软”缺陷，亦即仅在特定条件下发生的缺陷。先前写入的测试数据已由相对应字线以它们在该动态存储模块的实体排列之顺序的连续致动被读出，亦即首先所有该第一存储单元被连续读出及之后为所有该第二存储单元，该存储电路的测试由测试电路9控制。

在每一个存储单元的读取之后，若被读取的数据已被送至在数据线路(未示出)的该感应放大器1，该第一位线BL1及该第二位线BL2的不同电荷电位被等量化，此系藉由等量化晶体管6、7而完成，其系由等量化信号EQ1、EQ2被致动。在同时，经由该第一及第二位线BL1、BL2的短电路及藉由该各自经致动的切换装置4、5，该感应放大器1被回复至该操作点，在此点该感应放大器1对在该位线上的正及负的电位差具最大可能敏感性。在例如第一存储单元的连续读取期间，所以，在每一个情况下该字线被致动及该电荷差藉由该感应放大器1被放大及读取。在读取后，在下一个字线被致动前，该经致动等量化晶体管6等量化在该两个位线BL1、BL2上的电荷电位。在第一存储单元读取期间，该第一切换装置4维持为致动的，该第一切换装置4仅当该第二存储单元，而非该第一存储单元，被意欲接着存取时才会关断。该第二切换装置5接着基本上在与该第一切换装置4的关断的同时间被致动。

在变化时于该第一及该第二切换装置4、5间的切换基本上在该各自等量化装置6、7的致动之后的一个预先订定时间后被作动。

方法波动可产生在该第一及/或第二切换晶体管41、42及各自地，该第三及/或第四切换晶体管51、52的参数偏移，他们具如当该切换晶体管41、42、51、52进行自开启至关断状态的变化及反之亦然情况下，该控制电压的电压范围为太高的之影响，使得在根据控制信号MUX1的电压变化之情况下，该第一及第二切换晶体管41、42被太早切换为关断。如以此方式太早关断该切换装置4的结果为该感应放大器1可能不再完全由该等量化晶体管6的电荷等量化回复至该操作点。因与该第一切换装置4的关断的同时间，该第二切换装置5为开启的以读取第二存储单元，在该第二存储单元的第一个的读取期间，该感应放大器1未在其操作点，其结果为在某些情况下，经储存数据无法由该感应放大器1被正确地读取。特别是，可能强存储单元，亦即具高电荷数据的存储单元，之读取仍可被正确地形成，然而弱存储单元，亦即具较低储存电容的存储单元之电荷数据以缺陷方式产生，此缺陷无法由先前测试方法被辨识及直到在稍后的应用中才会发生。

在该第一及第二存储单元的读取期间，如上所述，首先该第一存储单元及接着该第二存储单元被读取，仅自读取在该第一位线对2的第一存储单元变化至读取在该第二位线对3的该第二存储单元被作动。若强存储单元被当作该第二位线对的第一存储单元被读取，则该第一切换装置4的缺陷可能无法被辨识，在任何情况该第二切换装置的缺陷可能无法被辨识，因为该切换装置仅自关闭至致动状态被切换一次，如此，缺陷的第一切换装置4仅在当在该切换装置4、5的切换之后弱的第二存储单元(其一般，亦即在该切换装置4、5以规格相符方式作用的情况下，产生正确的读取结果之情况下)被当作该第二位线对的第一存储单元被读取时才能被辨识。此情况为少见的，及因此缺陷被相当少见地被辨识。

所以为能够能更可靠地检查该切换装置4、5的功能性，本发明方法依序读取该第一及第二存储单元，其中该切换装置4、5被自关断至开启状态及在回到关断状态被多重地切换，若在第一存储单元的每一个读取后，该第一切换装置4被切换为关断及该第二切换装置5被切换开启及接着该第二存储单元的其中之一被读取，则得到该切换装置4、5的最适测试。在第二存储单元的读取后，该第二切换装置5接着再被切换为关断及该第一切换装置4被切换开启以接着读取该第一存储单元的下一个，此被持续直到所有该第一及第二存储单元皆被读取。

若该缺陷的切换装置4、5以上述测试方法被辨识，则其可能将连接至该缺陷的切换装置的位线对以冗余存储区域置换。

其它缺陷机构可以后段测试操作发生，若该位线对2、3的其中之一由冗余位线对置换，经置换的位线对的存储单元被的确定地址，但存在于该感应放大器的数据输出的读取数据未被评估。因此，在该缺陷位线对的相对应地址的定地址之情况下，该相对应切换装置4、5亦被致动且被读取数据根据在该感应放大器1的正常功能被评估。若该经置换的位线对的位线的其中之一被永远连接至字线或供应电压线路，则不可能在那里正确地读取该存储单元且该字线电压或供应电压总是决定在该位线对的信号。

在电荷等量化期间，做为实例，该经修护位线对的第一位线可因永远的短路被接至接地电压及因而产生在该相关位线对的位线的不对称电压位置。藉由在该经修护位线对的经开启切换装置，亦存在在该感应放大器的电压不对称性，甚至在该相关切换装置已被切换为关断后，其仍保持在一种状态，其中连接至该第一位线的终端之电压与连接至该第二位线的终端之电压为不同的。在所说明实例中，其中该第一位线对的第一位线被接至接地电压，其不可能接着读取该第二位线对的该第一位线BL1及该第二位线BL2间的正电荷差。然而，即使在位线对的位线的不等量化电压之情况下，适当功能的感应放大器必须假设一种操作点，在此点该各自其它位线对的存储单元可被后续地读取。

藉由后段测试操作，根据本发明测试方法可因而测试一旦该经取代位线对的位线该未完全等量化的电压被施用于该感应放大器，该感应放大器是否能够读取该未修护位线对的每一个存储单元，此种测试未构成加强测试条件。在正常操作中，此种存取亦为可能的，因为即使在该经取代位线对的情况下，该切换装置仍保持为活性的且该相关感应放大器可因而亦连接至缺陷位线对。

第2图使用流程图说明根据本发明方法。在步骤S1，在该测试操作的开始，首先测试数据被写至所有存储单元，在步骤S2，在去致动字线的情况下，首先该等量化晶体管6、7被致动以等量化在该位线对的该第一位线及该第二位线BL1、BL2上的电荷。之后，在步骤S3，该第一切换装置4为开启的(若其原先未被打开)及该感应放大器1因而藉由等量化装置6被带至操作点，其仍为致动的。

在后续步骤S4，该等量化晶体管6被切换为关闭的，及在步骤S5，该第一字线WL1被致动以读取该第一存储单元Z1、Z2、Z3的的其中之一。该字线WL1维持致动一特定时间，使得自该储存电容C的电荷可流至该第一位线对2的各自位线，在该第一位线BL1及该第二位线BL2间的电荷差由该感应放大器1被侦测及在该位线被放大。

在步骤S6，一旦由该感应放大器进行的读取电荷数据的放大结束，该字线WL1被去致动，一旦该字线在步骤S7被去致动，该等量化晶体管6再次被致动以等量化在该第一位线对2的该第一及该第二位线BL1、BL2上的电荷电位。同时，该感应放大器1意欲回复至该操作点。

因，在正常操作中，该感应放大器1必须能尽可能快速地被提供以读取该第二存储单元，预先决定的时间被指定，其中该感应放大器必须到达该操作点。换言之，若第二存储单元意欲在下一次被存取，在步骤S8，在第一存储单元被读取后在该等量化晶体管6致动后，该第一切换装置4被切换为关断一特定时间，使得该第一位线对的该位线与该感应放大器1隔离。若此隔离太快速发生，则该感应放大器不具足够时间以假设该操作点。在该第一切换装置关断之后或基本上与之同时，该第二切换装置5在步骤S9被开启，及在其之后或基本上与之同时，该第二等量化晶体管9在该等量化信号EQ2的协助下被去致动。

该相关第二字线接着在要被读取的第二存储单元被致动，该第二字线WL维持为致动的直到在该第二位线对3的该位线BL1、BL2上的电荷差已由该感应放大器1读取。之后，在步骤S12，该相对应字线被去致动，及在该第二等量化信号EQ2的协助下，该等量化晶体管7再次被开启以等量化在该第二位线对3的该位线BL1、BL2的电荷电位。然而，此表示该感应放大器1因经致动的第二切换装置5而回复至其操作点。而且，在步骤S14，该第二切换装置5为关闭的及该第一切换装置4为开启的。

若其它存储单元要被读取，回到步骤S3且其它第一存储单元及其它第二存储单元的读取被继续。若没有其它存储单元要被读取，则读取结束。

若不同数目的第一及第二存储单元位于该第一位线对2或位于该第二位线对3，则可能第一存储单元的其中之一或第二存储单元的其中之一要被多重读取以测试该切换装置4、5及各自地，具所有第一存储单元及所有第二存储单元的该感应放大器1。

Claims (7)

1.一种测试在动态存储电路的感应放大器(1)的方法，

该感应放大器(1)系经由第一切换装置(4)连接至第一位线对(2)及经由第二切换装置(5)连接至第二位线对(3)，

第一存储单元(Z1、Z2、Z3)被排列于第一字线(WL1、WL2、WL3)及该第一位线对(2)的该位线(BL1、BL2)的其中之一间的交叉点及第二存储单元(Z4、Z5、Z6)被排列于第二字线(WL4、WL5、WL6)及该第二位线对(3)的该位线的其中之一间的交叉点，

首先，在测试期间，数据被写至该第一(Z1、Z2、Z3)及该第二(Z4、Z5、Z6)存储单元及接着被读取，

在该第一存储单元(Z1、Z2、Z3)的其中之一的读取期间，该相关第一字线(WL1、WL2、WL3)被致动，该第一切换装置(4)被致动及该第二切换装置(5)被关闭，

在该第二存储单元(Z4、Z5、Z6)的其中之一的读取期间，该相关第二字线(WL4、WL5、WL6)被致动，该第一切换装置(4)被关闭及该第二切换装置(5)被致动，

其中，该第一存储单元的其中之一及第二存储单元的其中之一(Z1-Z6)依序被读取，故在该第一及第二存储单元(Z1-Z6)的测试期间，该第一及第二切换装置(4、5)基本上被多重地切换。

2.根据权利要求第1项的方法，其中该第一及该第二存储单元(Z1-Z6)被交替读取。

3.根据权利要求第2项的方法，其中该第一及该第二存储单元(Z1-Z6)系藉由地址被定地址，该第一及该第二切换装置(4、5)系藉由该地址的最不重要地址位被驱动。

4.根据权利要求第1至3项中其中一项的方法，其中该第一位线对(2)的该位线(BL1、BL2)的电荷电位在该第一字线(WL1、WL2、WL3)的其中之一的致动前被等量化，及其中该第二位线对(3)的该位线(BL1、BL2)的电荷电位在该第二字线(WL4、WL5、WL6)的其中之一的致动前被等量化。

5.一种测试在存储电路的感应放大器(1)的测试电路(9)，

该感应放大器(1)系经由第一切换装置(4)连接至第一位线对(2)及经由第二切换装置(5)连接至第二位线对(3)，

第一存储单元(Z1、Z2、Z3)被排列于第一字线(WL1、WL2、WL3)及该第一位线对(2)的该位线(BL1、BL2)的其中之一间的交叉点及第二存储单元(Z4、Z5、Z6)被排列于第二字线(WL4、WL5、WL6)及该第二位线对(3)的该位线的其中之一间的交叉点，

该测试电路(9)以一种方式被构形使得写入测试数据至该第一及该第二存储单元及接着读取该测试数据，

在该第一存储单元(Z1、Z2、Z3)的其中之一的读取期间，该测试电路(9)致动该相关第一字线(WL1、WL2、WL3)及致动该第一切换装置(4)及关闭该第二切换装置(5)，

在该第二存储单元(Z4、Z5、Z6)的其中之一的读取期间，该测试电路(9)致动该相关第二字线(WL4、WL5、WL6)及关闭该第一切换装置(4)及致动该第二切换装置(5)，

其中，

该测试电路(9)以一种方式控制该第一及第二存储单元(Z1-Z6)的读取使得在该第一及第二存储单元(Z1-Z6)的测试期间，该第一及第二切换装置(4、5)基本上被多重地切换。

6.根据权利要求第5项的测试电路(9)，其中该测试电路(9)以一种方式控制该读取使得该第一及该第二存储单元(Z1-Z6)被交替读取。

7.根据权利要求第5或6项的测试电路(9)，其中该测试电路(9)以一种方式控制第一及第二切换装置(4、5)使得在该第一存储单元(Z1、Z2、Z3)的其中之一的读取期间，该第一切换装置(4)被致动及该第二切换装置(5)被关闭，及

在该第二存储单元(Z4、Z5、Z6)的其中之一的读取期间，该第一切换装置(4)被关闭及该第二切换装置(5)被致动。