CN1523494A - 数字控制器 - Google Patents

Abstract

本发明提供一种数字控制器，此数字控制器很容易配备和更改序列程序。根据符号类型和/或符号地址进行分组。提供地址表AT1－1，AT2－2，在此表内，为每个序列程序分别存储每个组号的最高端物理地址。此程序包括目标代码，每一个由指令代码，组号以及位移地址组成。当读入目标代码时，指令组号的最高端物理地址从对应程序的表中被读出。此位移地址被加到最高端物理地址以确定符号的物理地址并执行指令代码的处理。因为提供给每一个程序的地址表具有不同的物理地址，所以就可以为多个程序的公共部分配备一个程序，同时即使硬件受到改变，仅仅改变地址表即可。

Description

数字控制器

技术领域

本发明涉及数字控制器，包括一用于执行序列程序的序列控制部分。

背景技术

在数字控制器中结合的序列控制部分，执行序列程序以控制数字控制器的数字控制部分以取得M函数(与机器运行有关的附属函数)和T函数(工具指定函数)，以及控制机器的外部设备(一工件安装器，一机器的ATC(自动工具转换器等等)等等)。

随着当今机器的高性能的趋势，序列程序的性能有了很大的提高。另外，附加的外部设备和机器自动化的控制程序经常被加入到序列程序中。因此，序列程序的规模变大，使其保持维护和管理变得困难。为解决这些问题，尝试为控制机器的基本部分配备序列程序和为控制控制额外彼此分开的外部设备配备序列程序，并且同时使用适于被程序使用的唯一的符号存储区域，执行这些程序，因此这些序列程序的维持得到加强。存储在不同存储区域的用于各个序列程序的符号，可以防止一个序列程序受到另外序列程序的影响。这在序列程序的维持上是一大进步。

序列程序包括用于从或向符号存储器进行读，写值的指令，以及包括用于逻辑操作，数据操作等等的指令。这样指令的目标代码是由“指令代码”和“符号存储地址信息”组成。记载的“符号存储地址信息”是一条一条的许多信息，这些信息对应序列控制部分的符号存储内存的符号的物理地址。因此，为了允许一个序列控制部分利用符号存储区域，执行多个序列程序，其符号存储区域适于程序唯一使用，更具体的例子，为了使用符号存储区域M1内的符号运行序列程序P1以及使用符号存储区域M2内的符号运行序列程序P2，在序列程序P1内的每一个目标代码必须包括“符号存储地址信息”，其一个一个地被记录对应符号存储区域M1内相关符号的物理地址，以及在序列程序2内的每一个目标代码必须包括“符号存储地址信息”，其一个一个地对应符号存储区域M2内相关符号的物理地址。

在一些情况下，符号存储区域M1内符号的地址分配给不同于符号存储区域M2内符号的地址分配。图11显示了符号存储区域M1，M2内的符号地址分配的的示例图。在符号存储区域M1内，地址“20000000H”到“2000007fH”被分配给来自I/O设备的输入符号X0至X127，“20001000H”到“2000107fH”被分配给来自I/O设备的输出符号Y0至Y127，以及“20002000H”到“200020ffH”被分配给来自I/O设备的输出符号X200到X455。

另一方面，在符号存储区域M2内，地址“30000000H”到“3000007fH”被分配给来自I/O设备的输入符号X0至X127，“40001000H”到“4000107fH”被分配给来自I/O设备的输出符号Y0到Y127，以及“50001000H”到“500010ffH”被分配给来自I/O设备的输出符号X200到X455。

如上所述，在符号存储范围内的地址分配有时随着符号类型和符号地址而不同。因此，根据符号存储区域M1和M2内的符号的许多物理地址信息，序列程序P1和P2的目标代码必须独立为每一个配备，其具有“符号存储地址信息”。

当符号存储区域内符号的物理地址在序列控制部分的硬件受到改变之后发生了改变，例如，根据所变化的物理地址的映射，必须配备新的目标代码。这使变化前后的目标代码之间维持二进制的替换成为可能。

发明内容

本发明提供一种能够容易配备个更改序列程序的数字控制器。

根据本发明的一个方面，结合在数字控制器内的序列控制部分包括：转换装置，用于成功地转换序列程序中将被执行的序列程序，符号，用于执行被分组的序列程序的指令；多个地址表，用于分别配备序列程序，每一个地址表存储分组符号的最高端物理地址；选择装置，用于选择要被执行的序列程序的一个地址表；以及以确定装置，其用于根据组指定信息和从物理地址的最高端起的位移地址确定将被估算的分组符号的存取物理地址，其中所述的最高端物理地址是包括在与序列程序的指令以及由选择装置在指令执行所选择的地址表有关。

根据本发明的另一方面，集合在数字控制器内的序列控制部分包括：转换装置，用于成功地转换从多个序列程序要被执行的程序，符号，用于根据符号类型或符号地址范围执行被分组的序列程序的指令；多个地址表分别配备给序列程序，每一个地址表存储分组符号的物理地址；确定装置，其用于根据分组指定信息，确定分组符号的物理地址，其中，所述的物理地址是包括在目标代码内，所述的目标代码与序列程序的指令，多个地址表中的一个有关；计算装置，用于根据所确定的最高端物理地址和从包括在目标代码内的最高端物理地址起位移地址有关的信息，计算分组符号的物理地址；以及执行装置，用于执行通过估算所确定的分组符号的物理地址执行指令。

根据本发明的另一方面，集合在数字控制器内的序列控制部分包括：一地址表，存储用于执行序列程序指令的用符号信息表示的符号的物理地址；以及确定装置，其用于根据包括在与序列程序的指令以及执行指令的地址表有关的目标代码的符号信息，确定要被估算的用符号表示的符号的物理地址。

根据本发明的另一方面，集合在数字控制器内的序列控制部分包括：转换装置，用于成功地转换从多个序列程序要被执行的程序，符号，用于执行序列程序的指令，所述的序列程序是用符号信息表示的符号；多个地址表分别配备给序列程序，每一个地址表存储用符号表示的符号的物理地址；选择装置，用于选择要被执行的序列程序的一个地址表；确定装置，其用于根据符号信息，确定用符号表示的符号要被估算的物理地址，其中符号信息是包括在目标代码内，所述的目标代码是与序列程序的指令，由选择装置在指令执行内选择地址表有关。

根据本发明的另一方面，集合在数字控制器内的序列控制部分包括：转换装置，用于成功地转换从多个序列程序要被执行的程序，符号，用于执行被分组的序列程序的指令，所述的序列程序是根据符号类型或符号地址范围被分组或具用符号信息表示；为序列程序配备的多个地址表包括存储分组符号的最高端物理地址的第一地址表和存储用符号表示的符号的物理地址的第二地址；第一确定装置，其用于根据分组指定信息，确定分组符号的最高端物理地址，其中，分组指定信息包括在目标代码内，所述的目标代码与序列程序的指令，多个地址表中的一个有关；计算装置，用于根据所确定的最高端物理地址以及从包括在目标代码内的最高端物理地址起位移地址有关的信息，计算分组符号的存取的物理地址；第二确定装置，其用于根据符号信息，确定用符号表示的符号的要被估算的物理地址，其中，所述的符号信息包括在分配给序列程序，一第二地址表的指令的目标代码内；以及执行装置，通过估算所确定的分组符号的物理地址执行指令。

转换装置当所设置的时间间隔已过时，可以转换每次要被执行的序列程序。并且选择装置根据包括在序列程序中的表选择指令，可以选择一个地址表。

附图说明

图1为显示根据本发明一实施例数字控制器的主要部分的方框图；

图2a和图2b为解释本实施例的信号组的示意图；

图3a和图3b为显示本实施例的地址表的示例图；

图4a和图4b为解释本实施例的符号的地址表的示例图；

图5是根据实施例中组号，用于确定符号物理地址过程的原理解释图。

图6是本实施例中用于确定执行符号指令的符号的物理地址过程的原理解释图；

图7为根据第一实施例序列控制部分的处理器执行的处理流程图；

图8为根据第二实施例序列控制部分的处理器执行的处理流程图；

图9为根据第三实施例序列控制部分的处理器执行的处理部分流程图；

图10为根据第三实施例序列控制部分的处理器执行的处理剩余部分流程图；

图11是用于解释分配给符号的物理地址范围的图。

具体实施方式

参看图1，下面将解释根据本发明的一实施例的数字控制器。

该数字控制器包括一数字控制部分10，其具有一处理器11，一存储器12以及一工作存储器13，通过总线14，数字控制部分10与所述的处理器11相连，所述存储器12存储用于控制数字控制部分10的控制软件，尽管图1中显示部分被省略，用于控制伺服马达的轴控制装置也与处理器11相连，其伺服马达驱动被控制的轴等等。

序列控制部分20包括一处理器21，一存储器22，一程序存储器23，符号存储器(RAM)24，一工作存储器25，各种计时器26，输入/输出设备27，

所述处理器21通过总线28与序列控制部分20相连，所述存储器22存储用于控制序列控制部分20的控制软件，所述程序存储器23由存储各种序列程序的存储器组成，所述输入/输出设备27与机器和外围设备相连。总线14通过总线15与总线28相连。

如上所述，序列程序是存储在程序存储器23中。为了简单地解释，下面假设序列程序1和2存储在存储器。

在符号存储器(RAM)24内，在序列程序处理的符号以它们被一个程序，一个程序划分和/或被分成符号地址范围组的方式被存储。图2a和图2b是用于解释符号组的示图。符号首先被分成用于序列程序1的一组和用于序列程序2的一组，然后根据符号类型X，Y，F，G等等被划分，同时也被分成符号地址范围组。在图2a和图2b所示的示例中，符号以这样的方式被划分，即：来自输入/输出设备输入的以及具有地址“0000”到“0127”的符号X属于组号为0的组，地址为“0200”到“0327”的符号X属于组号为1的组等等。

同理，具有地址“0000”到“0127”输入/输出设备的输出符号Y属于组号为2的组，地址“Y0200”到“Y0327”的输出符号Y属于组号为3的组，具有地址“F0000”到“F0767”来自数字控制部分10的输入符号属于组号为4的组，地址为“F1000”到“F1767”来自数字控制部分10的输入符号属于组号为5的组，具有地址为“G0000”到“G0767”的数字控制部分10的输出符号属于组号为6的组，具有地址“G1000”到“G1767”数字控制部分10的输出符号属于组号为7的组等等。以这种方式，根据符号类型和符号地址范围，符号被分成许多组。

如上述解释，在符号存储区域内的地址分配是随符号类型和相同类型符号间的地址差别而不同(如图11中符号X的情况)。因此，在符号存储区域的符号分组是在其地址被分配在一起以及其物理地址具有一起变化可能性的符号单元中被分组的。

在工作存储器RAM25中，在下面所述的序列程序一步，一步执行过程中，设置和存储了执行时间间隔。同时下面所用到的地址表号也被存储起来。另外也存储了用于序列程序1的地址表AT1和用于序列程序2的地址表AT2。地址表AT1和地址表AT2分别包括与符号组有关的表AT1-1和AT2-1和与序列程序内的在目标码内设计的多个符号信息有关的表AT1-2和AT2-2。

图3a和图3b为显示与符号组有关的地址表AT1-1和AT2-1的示例图；在用于序列程序1的地址表AT1-1内，设置了由组号0标识的组的最高端物理地址“20000000h”，以及设置了其它组号的最高端物理地址以单位“1000h”增加。如图3a和图3b所示。

在用于序列程序2的地址表AT2-1内，设置了组号为0的最高端物理地址“20008000h”，以及设置了其它组号的最高端物理地址以单位“1000h”增加，如图3a和图3b所示。因此，在分别对应序列程序1和序列程序2的地址表AT1-1和AT2-1内，为相同组号设置了不同的最高端物理地址。

图4a和图4b为显示与符号信息有关的地址表AT1-2和AT2-2的示例图，对于“紧急停止信息”，在用于序列程序1的地址表AT1-2内，设置了物理地址“20008008h”，在用于序列程序2的地址表AT2-2内，设置了物理地址“30008008h”。同理，对于其他符号信息，为序列程序1和序列程序2的地址表AT1-2和AT2-2之间的相同符号信息设置了不同的物理地址。

图5和图6是解释本实施例中用于确定符号物理地址过程的原理示意图。图5解释了包括组号指令的情况，以及图6解释了包括符号信息指令的情况。下面将首先解释图5所示包括组号的指令处理。

附图标记30表示一序列程序中包括组号的指令的目标码格式，其由所关心组的指令码，组号以及标识从最高端物理地址开始的位移地址量的位移地址组成。“组号”和“位移”对应通常的“符号存储地址信息。”。当读取这种格式的指令时，根据组号和在执行所关心的序列程序之前预先设置的地址表号，确定地址表，并且对应地址表内所设的组号的最高端物理地址被读出。然后，指令位移地址被加到最高端物理地址上，因此确定所关心符号的物理地址31，并且执行由指令代码所指示的处理(读，写，逻辑操作，数字操作等等)。

即使所有指令代码，组号和位移地址是相同的，即，即使指令间的目标代码是相同的，用于组号的最高端物理地址随地址表而不同，因此通过加入相同的位移地址确定的符号的物理地址随地址表的不同而不同。因为实际指定的物理地址由所标识的序列程序之间的地址表不同而不同。多个外部设备等等能够不需要改变序列程序而被序列地控制。

例如，这里假设目标代码包括指示读操作的指令代码“X0000”，组号“0”和位移地址“0”。属于组号“0”的符号X的第一地址是“0000”，其对应最高端物理地址。因此，位移地址被设置为“0”。

当指定的地址表号为“1”，组号“0”的最高端物理地址“20000000h”从地址表AT1-1中被读出。然后，位移地址“0”被加到最高端物理地址“20000000h”上，由此物理地址“20000000h”被确定的，并且在此地址中的信息被读出。

另一方面，当指定的地址表号为“2”，组号“0”的最高端物理地址“20080000h”从地址表AT2-1中被读出。并且位移地址“0”被加到其上，由此物理地址“20080000h”被确定，并且在此地址中的信息被读出。因此，通过改变地址表号的标识，即使包括相同目标代码的指令，对不同物理地址进行操作。

图6解释包括符号信息的目标码的情况中，所作操作的示意图。附图标记32表示包括符号信息的目标码格式，其由指令码和符号信息组成。换句话说，使用“符号信息”替代通常目标代码中的“符号存储地址信息。”当由这样的目标代码形成的指令被读入时，根据预先设置的地址表号，并且对应此地址表内所设置的符号信息的物理地址被读出。然后，通过使用被读取的物理地址作为所关心符号的物理地址31，执行指令代码所指示的处理(读，写，逻辑操作等等)。

例如，当符号信息为标识写指令的“紧急停止”时，以及当设置地址表号1时，物理地址“20008008h”从地址表AT1-2内被读取，并且紧急停止信息被写进这个物理地址。当设置地址表号2时，物理地址“30008008h”从地址表AT2-2内被读取，并且紧急停止信息被写进这个物理地址。

通过改变地址表，甚至对于包括相同目标代码的指令，不同物理地址可以被标识为执行处理。因此，在控制两个外围设备的情况下，每一个地址表使削减任何由同时执行序列控制引起的混乱成为可能，因为使用不同物理地址执行处理，即使由相同目标代码组成的指令是包括在两个序列程序内，其中所述地址表是预备对应与序列程序中相关的一个，其中序列程序是用于这些外围的每个控制的。

图7为根据本发明第一实施例序列控制部分的处理器21执行处理的流程图；其中交替执行序列程序1和序列程序2。

在处理开始时，首先，地址表号被设置为“1”(步骤100)。然后，选择对应所设置地址表号“1”的如图3和图4所示的地址表AT1-1，AT1-2，根据地址表AT1-1，AT1-2确定物理地址，序列程序1内的各种指令被序列地执行到程序的结尾(步骤101和102)。

在序列程序1被执行到结尾时，地址表号被设置为“2”(步骤103)，选择对应所设置地址表号“2”的如图3和图4所示的地址表AT2-1，AT2-2，根据地址表AT2-1，AT2-2确定物理地址，并且序列程序2内的指令被序列地执行到程序的结尾(步骤104和105)。一旦执行完此程序时，流程返回到步骤100并且前面所述的处理再被执行一遍。在此处理中，交替执行序列程序1和序列程序2。在当交替执行序列程序1，2的过程中，根据序列程序，在控制多个受控设备的操作方面不会有错误，因为每个程序使用不同的符号存储区域(符号的不同物理地址)。

图8为根据本发明第二实施例的序列控制部分20的处理器21执行的处理流程图；在第二实施例中，序列程序1和序列程序2在一个预定的执行时间间隔内交替执行，以使每个程序被一步一步地执行。

首先，地址表号被设置为“1”(步骤200)，以及计时器是在预定程序执行时间间隔在计时器内被设置之后启动的(步骤201)，然后，使用对应所设置地址表号“1”的如图3和图4所示的地址表AT1-1，AT1-2，由序列程序1中的执行指针所指定的序列程序1内的指令之一被执行。然后执行指针增加“1”(步骤202)。上面刚刚提到的执行指针和序列程序2的执行指针在开机最初设置电源时首先被设置为“0”，并且当读取到程序末端时它们被重新设置成“0”。

然后，确定标识程序末端的指令是否被读取(步骤203)。如果没有，则参考计时器，确定所设置的时间间隔是否已过(步骤204)。如果计时器没有测量到所设置的时间间隔，流程转到步骤202并执行前述的处理。

当计时器测量所设置的时间间隔，地址时间表被设置为“2”(步骤205)，并且当在时间器内设置程序执行时间间隔以后，计时开始(步骤206)。然后，使用图3和图4所示的地址表AT2-1，AT2-2和对应所设置地址表号“2”，由序列程序2中的执行指针所指定的序列程序2的指令之一被执行。然后执行指针增加“1”(步骤207)，同时确定是否到达程序末端(步骤208)。如果没有到达程序末端，确定是否计时器测量了所设置的时间间隔(步骤209)。接着，重复执行步骤207-209，直到运行到程序末端或计时器测量了所设置的时间间隔，由此序列程序2中的指令被顺序地执行。

当计时器测量所设置的时间间隔，流程转到步骤200，并且执行步骤200的前述处理和其后的步骤。此后，以预定的程序执行时间间隔为单位，一步一步交替执行序列程序1和序列程序2。

在第二实施例中，即使以预定时间间隔的间隔一步一步执行序列程序1和2，也不用担心出现错误的控制，因为序列程序1和2之间的符号存储区域(符号的物理地址)是不同的。

图9-10为根据本发明的第三实施例序，在此实施例中，与第二实施例不同，序列改变指令表包括在序列程序中，由此可选择所需要的一个改变表，并且通过扩展，可以执行序列程序1和2之间的信息变化。

首先，地址表号被设置成一个数目，此数目是在程序1的表号存储内存中设置的(步骤300)。在打开电源时的最初设置时，程序1的表号存储内存储自己的表号。以此方式，号“1”和号“2”分别用于设置程序1和程序2。

其次，在计时器内设置完预定程序执行时间间隔之后，启动计时器(步骤301)。然后，使用图3和图4所示的地址表和对应所设置地址表号(初始为“1”)，由序列程序1中的执行指针所指定的序列程序1的一指令被执行。然后执行指针增加“1”(步骤302)。上面刚刚提到的打开电源进行最初设置时，一旦打开电源执行最初设置时，执行指针最初被设置为“0”，并且每次执行程序指令时，增加“1”以及当读取到程序末端时它们被重新设置成“0”。

其后，确定读出的指令是否是一表变化指令(步骤303)。如果不是，确定标识程序末端的指令是否被读取(步骤305)。假如程序运行到末端，那么参考计时器，确定是否超过所设置的时间间隔(步骤306)。如果计时器没有测量到所设置的时间间隔，流程转到步骤302执行前述的处理。

当读取到表变化指令时，由这个表变化指令所标识的数目被设置为表号，并且这个被标识的号码被存储在程序1的表号存储内存中(步骤304)。在此实施例中，使用两个地址表，当当前标识的表号为“1”时，就将表号设置为“2”以响应表变化指令。因此，使用变化后的地址表执行步骤302的指令直到运行到程序的末端(步骤305)或计时器测量所设置的时间间隔(步骤306)。

当计数器测量所设置的时间间隔时，设置在程序2的表号存储内存的数目被设置为地址表号(步骤307)。在此实施例中，地址表号设置为“2”，接着，在对计时器设置程序执行时间间隔后，启动计时器(步骤308)。其后，使用对应所设置地址表号“2”的地址表AT2-1，AT2-2，由序列程序2中的执行指针所指定的序列程序2的一指令被执行。然后执行指针增加“1”(步骤309)。然后，确定读出的指令是否是一表变化指令(步骤310)，如果不是，进一步确定标识程序末端的指令是否被读取(步骤312)。假如程序没有运行到末端，那么参考计时器，确定所设置的时间间隔是否已过(步骤313)。如果计时器没有测量到所设置的时间间隔，流程转到步骤309去执行前述的处理。

当读取到表变化指令时(步骤310)，由这个表变化指令所标识的数目被设置为表号，并且这个被标识的数目被存储在程序2的表号存储内存中(步骤311)。接着使用由变化之后的表号所标识的地址表运行处理以使表变化指令不会从序列程序2中被读出来。

当计时器测量所设置的时间间隔时，流程转到步骤300并执行步骤300和其后的步骤的处理。在这种情况下，假如在步骤303表变换指令被读取，存储在程序2的表号存储内存的数目发生变化并被设置为表号，并根据由所变化的数目指定的地址表进行处理。

在第三实施例中，当使用物理地址，其中此物理地址对于序列程序1和序列程序2是适当的，彼此是不同的，根据程序1的地址表AT1-1和AT1-2以及程序2的地址表AT2-1和AT2-2，序列程序1可以估计用于读和写操作的程序1的物理地址，以及序列程序2可以估计用于读和写操作的程序1的物理地址。因此，当前执行的序列程序1，2每一个可以监视另一个程序，并且能执行对列等等。

在数字控制部分10执行用于控制多个系统的多控制的情况中，变换表用于选择提供给每一系统所需的一个地址表，以便执行此系统相同的序列程序。例如，当序列程序1被执行时，为每一系统a，b，c等等提供了地址表AT1-1a，AT1-1b，AT1-1c，AT1-2a，AT1-2b，AT1-2c等等，当系统a执行序列程序1时，选择地址表AT1-1a，AT1-2a，然后提供变化指令改变用于执行系统b的序列程序1的地址表AT1-1b，AT1-2b。因此为了执行系统C的序列程序1，由变化指令所作的变化地址表AT1-1c，AT1-2c。因此通过简单地改变地址表引起的多个系统执行相同操作是可能的。

为了在序列控制部分的硬件改变之后，改变各自符号在每个符号存储区域的物理地址，例如，足以改变地址表，同时系统的扩展和交替可以容易地运行。

本发明是有益的，因为，利用这些程序之间的不同符号存储区域，执行不同序列程序通用的目标代码。因此，不需要每个符号的物理地址信息直接记录在目标代码中。因为目标代码不依赖所关心符号的物理地址，不同序列程序的公用部分可以由相同序列程序组成，并且序列程序的目标代码不需要为在符号存储内内具有不同物理地址映射的各个硬件而配备，因此，可以减小程序开发的小时工作量。

Claims (8)

1.一种其内结合序列控制部分的控制器，其特征在于，序列控制部分包括：

多个转换装置，其用于成功转换多个序列程序中的将被执行的一序列程序，多个符号，其用于执行被分组的序列程序的指令；

为各个序列程序配备的多个地址表，所述的每一个地址表存储被分组符号的最高端物理地址；

多个选择装置，其用于选择将被运行的序列程序的地址表；以及

多个确定装置，其用于根据组指定的信息以及从最高端物理地址起的位移地址，确定分组符号的被存取的物理地址，其中物理地址是包括在与序列程序的指令以及指令执行中由所述选择装置选择的地址表相关的目标代码内。

2.一种其内结合序列控制部分的控制器，其特征在于，序列控制部分包括：

多个转换装置，其用于成功转换多个序列程序中的将被执行的一序列程序，根据符号类型或符号地址范围，多个符号，其用于执行被分组的序列程序的指令；

多个地址表，其为序列程序配备，所述的每一个地址表存储被分组符号的最高端物理地址；

多个确定装置，其用于根据组指定的信息，确定分组符号的物理地址，其中物理地址是包括在目标代码上，所述的目标代码与序列程序的指令，多个地址表中的一个有关；

多个计算装置，其用于根据所确定的最高端物理地址以及包括在目标代码内与从最高端物理地址起的位移地址有关的信息，计算分组符号的物理地址；以及

多个执行装置，用于通过估算所确定的分组符号的物理地址，执行指令。

3.一种其内结合序列控制部分的控制器，其特征在于，序列控制部分包括：

一地址表，其用于存储用符号信息表示的符号的物理地址，此符号信息为序列程序的执行指令；以及

多个确定装置，其用于根据包括在目标代码内的，与序列程序的指令，以及在指令执行中的地址表有关的的符号信息，确定需要估算的用符号表示的符号的物理地址；

4.一种其内结合序列控制部分的控制器，其特征在于，序列控制部分包括：

多个转换装置，其用于成功地将要被执行的多个序列程序中一序列程序转换，多个符号，其用于执行序列程序指令，其中所述的序列程序是使用符号信息表示的；

多个地址表，其分别为序列程序配备，所述的每一个地址表存储用符号表示的符号的物理地址；

多个选择装置，用于选择一个用于将被执行的序列程序的地址表；以及

多个确定装置，其用于根据包括在目标代码中的符号信息，确定需要估算的用符号表示的符号的物理地址，所述的目标代码与序列程序的指令，以及在指令执行中由选择装置选择的地址表有关。

5.一种其内结合序列控制部分的控制器，其特征在于，序列控制部分包括：

多个转换装置，其用于成功地将要被执行的多个序列程序中一序列程序转换，多个符号，其用于执行序列程序指令，所述的序列程序是根据符号类型或符号地址范围分组或使用符号信息表示的；

为序列程序分别配备的多个地址表，所述的地址表包括存储分组符号的最高端物理地址的第一地址表和存储用符号表示的符号的物理地址的第二地址表；

多个第一确定装置，其用于根据组指定信息，确定分组符号的最高端物理地址，所述的组指定信息包括在与序列程序的指令，以及一个第一地址表有关的目标代码中；

多个计算装置，其用于根据所确定的最高端的物理地址和包括在目标代码中的从最高端物理地址起位移地址信息有关的信息，计算分组符号要被估算的物理地址；

多个第二确定装置，其用于根据包括在分配给序列程序的指令的目标代码中的符号信息，以及第二地址表中的一个，确定用符号表示的符号需要估算的的物理地址；

多个执行装置，其用于通过估算所确定的物理地址，执行指令。

6.根据权利要求1或2或4或5所述的数字控制器，其特征在于，当所设置的时间间隔已过时，所述转换装置转换每一次要被执行的序列程序。

7.根据权利要求1或4所述的数字控制器，其特征在于，所述的选择装置根据包括在序列程序中的表选择指令选择地址表中的一个。

8.根据权利要求2或5所述的数字控制器，其特征在于，所述的序列控制部分进一步包括多个选择装置，其用于根据包括在序列程序中的表选择指令，选择地址表中的一个。

Images