CN1381786A - 数据处理装置及其数据读取方法 - Google Patents

数据处理装置及其数据读取方法 Download PDF

Info

Publication number
CN1381786A
CN1381786A CN02105697.8A CN02105697A CN1381786A CN 1381786 A CN1381786 A CN 1381786A CN 02105697 A CN02105697 A CN 02105697A CN 1381786 A CN1381786 A CN 1381786A
Authority
CN
China
Prior art keywords
address
storage
block
data
primary memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02105697.8A
Other languages
English (en)
Other versions
CN1190738C (zh
Inventor
藤井康范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1381786A publication Critical patent/CN1381786A/zh
Application granted granted Critical
Publication of CN1190738C publication Critical patent/CN1190738C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

一种数据处理装置具有主存储器,其具有一序列分配了主地址的多个连续存储空间;以及具有一序列共同地分配了块地址的多个连续存储空间的存储块。指定第一个存储块的特定的块地址的块转换指令存储在主存储器的任意一存储空间中。从第1到第(n－1)的存储块每个都有虚拟空间,在虚拟空间中的各个末尾的块地址中没有任何存储的数据。指定主存储器的特定的主地址的主返回指令存储在存储器地址中,这一地址由第n个存储块的特定的块地址所代表。在主存储器中存储的数据是从首地址开始的主地址中连续的读取。当读到块转换指令时,读出目标转向第一个存储块。第一至第n存储块中存储的数据被连续的读取。读到主返回指令时,读出目标返回到主存储器。

Description

数据处理装置及其数据读取方法
技术领域
本发明涉及一种数据处理装置，这种装置有一个主存储器和多个存储块。
背景技术
一个常规的数据处理装置将会参考附图中的图1和图2在下面描述。如图1所示，这个数据处理装置包括主存储器101，n个存储块1021到102n，CPU(中央处理器)103，和寄存器电路104。
主存储器101有许多连续的存储空间，每一个存储空间有一序列的为其设置的主地址从“000”，“001”，…，直到“010”。存储块1021到102n也有多个连续的存储空间，每一个存储块的存储空间有为其设置的共同的连续块地址“011”，“012”，…，直到“100”。CPU103通过地址总线105和一个数据总线(图上没有标明)和主存储器101和存储块1021相连，并且依主地址的次序连续的读取存储在主存储器101的数据，依块地址的次序连续地读取存储在存储块1021到102n的数据。寄存器电路104和主存储器101，存储块1021到102n，以及CPU103相连，并由CPU 103控制以存储存储块1021到102n之一的块数。
在常规的数据处理设备中，CPU 103要读取的一序列计算机程序指令存储在主存储器101和存储块1021到102n中。CPU 103读取计算机程序指令，并根据读取的计算机程序指令来执行数据处理。
如附图2所示，在任一个主地址中，主存储器101存储第一个块转换指令，第二个块转换指令，……第n个块转换指令，以使CPU 103读出的目的文件分支到相应的存储块1021，1022，……102n。在各个末尾块地址中，存储块1021，1022，……，102n，储存着第一主返回指令，第二主返回指令，……，第n主返回指令，以使CPU 103的读出目标转到和这些主地址相邻的下一个主地址，而在这些主地址中是主存储器101中存储的第一块转换指令，第二块转换指令，……，第n块转换指令。
当CPU 103从主存储器101和存储块1021到102n中读取一系列的计算机程序指令时，由于主存储器101中的已存储数据是从第一主地址开始连续的读出的，所以块转换指令是从某一个主地址中读出的。
在所述的常规的数据处理装置中，读取的第一个块转换指令首先指定存储块1021中的第一个块地址，因此CPU103的读出的目的文件分支到存储块1021的第一个块地址。同时，CPU 103在寄存器电路中104中存储与第一个块转换指令相对应的存储块数“1”。所以，仅当存储块1021变成有效时，存储块1022到102n是无效的。结果是，CPU 103从由第一个块地址开始的存储块1021的块地址中连续的读取存储块1021中的数据，直到读到主返回指令时止。由于存储在存储块1021中的主返回指令指定其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址，所以CPU103的读出目标变成其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址。
同上，CPU 103从主存储器101中读取数据，每当CPU 103读到一个块转换指令时，它从相应的存储块中读取存储的数据。当从存储块102n中读出数据的过程完成，这一处理过程返回到从主存储器101中读出数据。
常规的数据处理装置是使用共同的块地址，这些块地址由存储块1022到102n所共享。当CPU 103在寄存器104中存储与一个块转换指令相对应的存储块数时，多个存储块102一次只有一个存储块有效。因此，很少的一些块地址可以分配给多个存储空间。
然而，因为在主存储器101中必须存储各个从第一个到第n个块转换指令，这些指令是分别指定从第一到第n个存储块存储块1022到102n的，主存储器101中的一些存储空间因为存储这些块转换指令而被耗费。
进一步来说，从第一到第n个存储块1022到102n的末尾块地址，需要在其中设置从第一到第n个主返回指令，这些主返回指令指定其中有主存储器101中存储的从第一到第n个块转换指令的主地址的下一个主地址。在末尾块地址中设置从第一到第n个主返回指令这一过程是复杂的。
另外，主存储器101中不能存储相当长的连续的数据，因为从第一到第n个块转换指令是存储在任意的主地址中的。
发明内容
本发明的目的是提供一种数据处理装置，其最小化存储在主存储器中的块转换指令所占用的存储空间，且无需在各个存储块内部设置主返回指令，并能在主存储器中存储相当长的连续的数据。
本发明的第一方面：一种数据处理装置，包括主存储器，第1到第n个存储块，数据处理电路，以及块转换装置。
主存储器有多个连续的存储空间，每个存储空间有对其设置的一序列的主地址，并且主存储器在它的任意一个存储空间中存储一个块转换指令，该块转换指令指定第一个存储块的第一个块地址，从第1到第n个存储块有多个连续的存储空间，每个存储空间有一序列对它们共同设置的块地址，并且从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各自的末尾块地址中没有存储的数据。第n个存储块在由它的末尾块地址表示的存储空间中存储一主返回指令，而这个主返回指令指定这个主存储器的一特定的主地址。
从主地址的首地址开始，数据处理电路从存储空间连续的读取已存数据。数据处理电路将读出目标转换到第一个存储块的首块地址，并从由该首地址开始的第一个存储块中连续的读取数据。当第一个存储块中读出目标到达虚拟空间的块地址时，读出目标由块转换装置转到第二个存储块，并且数据处理电路从由该首地址开始的第二个存储块中连续的读取数据。上述的操作反复进行，直到读出目标转到第n个存储块。当从第n个存储块的末尾地址中读到主返回指令时，读出目标返回到主存储器的一特定主地址。当已经读取了所有存储在存储块中的数据，数据处理电路读取在该主存储器的该特定主地址之后的地址中的数据。
本发明的第二方面：主存储器在它的任意一个存储空间存储块转换指令，该块转换指令指定第一个块地址的特定的块地址。从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各自特定的块地址中没有存储的数据，第n个存储块在由它的一个特定的块地址表示的存储空间中存储一主返回指令，这个主返回指令指定这个主存储器的一特定的主地址。
当数据处理电路读取在主存储器中的数据直到读到某一个特定的主地址时，数据处理电路从存储块中读取数据直到读到各自特定的块地址。当读出数据的过程完成后，数据处理电路读取主存储器的特定主地址之后的数据。
本发明的第三个方面：主存储器在它的任意一个存储空间中存储块转换指令，这些指令指定第一个存储块的多个不同的块地址，从第1到第(n-1)个存储块都有虚拟空间，这些虚拟空间在各个块地址中没有存储的数据，且第n个存储块在由块地址表示的存储空间中存储主返回指令，这些主返回指令指定这个主存储器的不同的特定的主地址。
当数据处理电路在主存储器中读取数据读到第一个特定的主地址时，数据处理电路就从存储块中读取数据直到读到各自的第一个特定的块地址。当读出数据的过程完成后，数据处理电路读取从主存储器的第一个特定的主地址到第二个特定的主地址中存储的数据，并读取从每一个存储块的第一个特定的主地址开始到第二个特定的主地址中存储的数据。相同的操作重复执行，直到读到主存储器末尾地址中储存的数据。
根据本发明，即使在主存储器中的块转换指令的数量不像主存储器中的存储块数一样多，数据处理电路读出目标也可以被连续的从主存储器转移到存储块。因此，主存储器的存储空间能得到有效的利用。
当数据处理电路读取第n个存储块中的主返回指令时，数据处理电路将读出目标返回到一主地址，这一主地址是在主存储器中存储块转换指令的主地址的下一个主地址。因此，主存储器的存储空间可以得到更有效的利用。
本发明的上述和其他的目的，特征，及优势，从参考描述本发明的例子的附图中的下列说明中将会变得更加显而易见。
附图说明
图1是常规的数据处理装置的方框图；
图2是表示在图1所示的常规的数据处理装置中，CPU从主存储器和多个存储块中读取存储的数据的方法的示意图；
图3是根据本发明的一个实施例的数据处理装置的方框图；
图4是说明在图3所示的数据处理装置中，CPU从主存储器和多个存储块中读取存储的数据的方法的示意图；
图5是表示在图3所示据处理装置中，为从主存储器和存储块中读取存储的数据，CPU顺序执行的操作流程图；
图6是说明在根据本发明的一种做出改变的数据处理装置中，CPU从主存储器和多个存储块中读取数据的方法的示意图。
具体实施方式
如图3所示，本发明的实施例的数据处理装置包括主存储器201，从2021到202n的n个存储块，CPU203，及块转换电路204。
主存储器201有许多连续的存储空间，每一个存储空间有对其设置的一序列的主地址从“000”，“001”，……，直到“010”。从2021到202n的存储块也有多个连续的存储空间，每一个存储块的存储空间有共同的连续块地址“011”，“012”，……直到“100”。主存储器201在任意一个主存储器中只存储一个块转换指令，该块转换指令指定第一个存储块2021的第一个块地址。存储块2021到202n-1都有虚拟空间，这些虚拟空间没有已存储数据，设置在它们各自的末尾地址中。在第n个存储块202n的末尾块地址中的存储块空间，存储着指定某一个主地址的主返回指令。主返回地指令指定一主地址，这一主地址是存储在主存储器201中的块转换指令的主地址的下一个主地址。
CPU203与主存储器201及块转换电路204相连，而块转换电路204与存储块2021到202n相连。CPU 203依主地址的次序连续的读取存在主存储器201中的数据，依块地址的次序连续的读取从2021到202n的存储块中的数据。当CPU 203从主存储器201中读到块转换指令时，它将读出的目地址转向第一个存储块2021的第一个块地址，这一块地址已设置在块转换指令中。当CPU 203从第n个存储块202n的末尾块地址中读到块转换指令时，它将读出目标转向一主地址，这一主地址是存储在主存储器201中的块转换地址的主地址的下一个主地址。
块转换电路204有译码器205和寄存器206。译码器205译码从CPU 203输出的存储块2021到202n的地址，而且译码从存储块2021到202n中读取的数据。寄存器206首先存储存储块2021的存储块数“1”。每当从存储块2021到202n中为CPU 203读出目标达到每个虚拟空间的块地址时，CPU 203按“+1”增加寄存器206中的存储块数，以便指定下一个存储块。
为CPU 203从主存储器201及存储块2021到202n中读取一序列的计算机程序指令，并根据读取的计算机程序指令执行数据处理，这一数据处理装置的操作将参考图4和图5在下文中描述。
在步骤301，CPU 203设置主地址为“000”(见图5)，并在步骤302读取存储在主存储器201中的数据。接着，在步骤303，CPU 203判断读出的数据是否是块转换指令。如果读出的数据不是块转换指令，在步骤304，CPU 203接着判断主地址是否是末尾地址“010”。如果主地址不是末尾地址“010”，在步骤303，CPU 203将主地址加一。如果在步骤303读取的数据是块转换指令，控制转向CPU 203在寄存器中设置块数“1”的步骤306。因此，仅当存储块2021是有效的，存储2022到202n是无效的。接着，在步骤307CPU 203设置存储块的第一个块地址为“011”。在步骤308，CPU 203读取存储块中的数据。在步骤309，CPU 203判断读取的存储块数据是否是虚拟空间的数据。如果读取的存储块的数据是虚拟空间的数据，在步骤312，CPU 203将寄存器206中的块数加一。如果读取的存储块的数据不是虚存储空间数据，在步骤310，CPU 203盘读读取的存储器的数据是否是主返回指令。如果读取的数据不是主返回指令，在步骤311，CPU 203将块地址加一，然后控制返回到步骤308。如果读取的数据是主返回指令，控制返回到步骤302，CPU 203从存储在主存储器201中的块转换指令的主地址的下一个主地址中读取数据。如果主地址是步骤304中的末尾地址“010”，因为所有的数据已被读取，这一操作序列结束。
如上所述，本发明的数据处理装置，由于CPU 203读出目标仅仅靠在主存储器201中设置一个块转换指令而被连续的转向存储块2021到202n，因此主存储器201的存储空间可以有效的得以利用。
更进一步来说，可以较容易的设计和制造此数据处理装置，因为不需要在从第一到第(n-1)存储块2021到202n-1的各个末尾块地址中设置主返回地址。
因为仅需在主存储器201中设置一个块转换指令为CPU 203读取数据，和进行操作，主存储器201中易于存储长的连续的数据。CPU 203读取的和具以操作的主返回指令仅在第n个存储块202n中设置。CPU 203不进行对存储块2021到202n-1的目标的转换的控制。因此，对存储块2021到202n-1的操作如同对一个单个的存储介质操作一样，这样才有可能在存储块2021到202n-1中存储连续的数据。
本发明不局限于上述实施例，对于上述实施例可能会作各种的改变和改进。这些改变和改进是不会超出本发明的范围的。
例如，在本实施例的数据处理装置中，为CPU 203读出的目地址通过存储在主存储器201中的块转换指令转向第一个存储块2021的第一个块地址，每当为CPU 203读出目标达到每个从第一到第(n-1)个存储块2021到202n-1的末尾块地址时，CPU 203的目标转向存储块2022到202n的下一个存储块的块地址。然而，为CPU 203读出目标通过主存储器201中的块转换指令的指定可以是转向第一个存储块2021的任一个块地址的，每当为CPU 203读出目标达到每个从第一到第(n-1)个存储块2021到202n-1的末尾块地址时，CPU 203的目标可以是转向存储块2022到202n的下一个存储块的任一块地址的。
在所述的实施例中，主返回指令设在第n个存储块202n的末尾地址中。已经读到主返回指令的CPU 203将读出目标转向主地址，这一主地址是存储在主存储器201中的块转换指令的主地址的下一个。然而，主返回指令可能设在第n个存储块202n的任一个块地址中，因此已经读到主返回指令的CPU203将读出的目地址转向主存储器201的任一个主地址。
在所述的实施例中，主存储器201中设置一个块转换指令，每当为CPU203读出的目地址达到每个从第一到第(n-1)个存储块2021到202n-1的一个块地址时，为CPU 203的读出目标转向存储块2022到202n的下一个存储块。然而，如图6所示，块转换指令可以存储在主存储器201的多个主地址中的任一个主地址中，每当为CPU 203读出目标达到每一个从第一到第(n-1)个存储块2021到202n-1的一个块地址时，CPU 203的目标转向存储块2022到202n的中的下一个存储块。根据这一改进，当从第一个主地址开始，在主存储器201中连续的读取已存储数据的CPU从任一主地址中读到第一个块转换指令，为CPU 203读出目标转向第一个存储块2021的第一个块地址。接着CPU 203从第一个存储块2021中连续的读取数据，第一个存储块2021的地址是从第一个块地址开始的。当达到具有任一第一个块地址的第一个虚拟空间时，为CPU 203读出目标由块转换电路204转向下一个存储块2022的第一个块地址。上述的转换过程在其后的存储块202中不断的重复。当CPU 203从第n个存储块202n中读到第一个主返回指令时，为CPU 203读出目标转向第一个存储块2021的第一个虚拟空间的下一个块地址。依次，为CPU 203读出目标从主存储器201连续地转向存储块2022到202n，并返回到主存储器201。
如上所述，如果在主存储器201中设置多个块转换指令，那么就可能是在主存储器201中的任一个主地址中设置这种块转换指令，也可能是在主存储器201的多个末尾主地址中设置这种块转换指令，并且设置一个主分支指令，用来分支可能设置在主存储器201的任一主地址中的这些块转换指令。
已经使用特定的术语对本发明的优选实施例进行了描述，这种描述仅仅是用于说明的目的，应认识到本发明能更做出一些改变或变更，这些改变或变更都没有脱离所附的权利要求的精神或范围。

Claims (8)

1.一种数据处理设备，其中包括：
主存储器，它有多个连续存储空间，对这些存储空间设置有一序列主地址；
从第1到第n的存储块，它有多个连续存储空间，对这些存储空间共同设置有一序列块地址；
数据处理电路，它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据；
块转换装置，它用来为所述的数据处理电路控制作为读出目标的存储块，；
所述的主存储器，它在任意一存储空间中存储块转换指令，该块转换指令指定第一个存储块的第一个块地址，所述的从第1到第(n-1)的存储块中每一个都有一个虚拟空间，在虚拟空间中各个末尾的块地址中没有任何存储的数据，所述的第n个存储块在它的由末尾块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；
所述的数据处理电路具有一装置，用于当数据处理电路从所述的主存储器中读取所述的块转换指令时，将读出目标由此转换成第一个存储块的第一个块地址，当数据处理电路从所述的第n个存储块的最后的块地址中读取所述的主返回指令时，将读出目标转换成所述的特定的主地址；
所述的块转换装置包括一装置，其用于每次当为数据处理电路读出目标达到在第1到第(n-1)存储块中的每一个中的虚拟空间的块地址时，将读出目标转换成从第2到第n的存储块中的每一个的第一个块地址。
2.一个数据处理装置，其中包括：
主存储器，它有多个连续存储空间，对这些存储空间设有一序列主地址；
有多个连续存储空间的第1到第n的存储块，对这些存储空间共同地设有一序列块地址；
数据处理电路，它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据；
块转换装置，它为所述的数据处理电路控制读出目标；
所述的主存储器，它在它的任意一主存储空间中存储块转换指令，该块转换指令指定第一个存储块的一个特定的块地址，所述的第1到第(n-1)存储块每个都有一个虚拟空间，在虚拟空间中的各个特定的块地址中没有任何存储的数据，所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；
所述的数据处理电路具有一装置，其用于当数据处理电路从所述的主存储器中读取所述的块转换指令时，将读出目标转换成第一个存储块的所述的特定的块地址，当数据处理电路从所述的第n个存储块中读取所述的主返回指令时，将读出目标转换成所述的特定的主地址，
所述的块转换装置包括一装置，其用于每次当为数据处理电路读出目标到达从1到(n-1)的存储块中的每一个中的虚拟空间的块地址时，将读出目标转换成从第2到第n的存储块中的每一个中的一特定的块地址。
3.一个数据处理装置，其中包括：
主存储器，它有多个连续存储空间，对这些存储空间设有一序列主地址；
有多个连续存储空间的第1到第n的存储块，对这些存储空间共同地设有一序列块地址；
数据处理电路，它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据；
块转换装置，它为所述的数据处理电路控制作为读出目标的块地址；
所述的主存储器，在它的任意一主存储空间中存储块转换指令，该块转换指令指定第一个存储块的多个块地址，所述的第1到第(n-1)存储块每个都有虚拟空间，在虚拟空间中的各个特定的块地址中没有任何存储的数据，所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；
所述的数据处理电路具有一装置，其用于当每次数据处理电路从所述的主存储器中读取一个块转换指令时，将读出目标转换成所述第一个存储块的首地址或一相应块地址，每次数据处理电路从所述的第n个存储块中读取一个所述的主返回指令时，将读出目标转换成所述主存储器的一相应的特定的主地址；
所述的块转换装置包括一装置，其用于每次当为数据处理电路读出目标到达从1到(n-1)的存储块中的每一个中的虚拟空间的块地址时，将读出目标转换成从第2到第n存储块中的每一个中的一预定的块地址。
4.根据权利要求1所述的数据处理装置，其特征在于，所述主存储器的特定主地址是存储所述块指令的主地址的下一个主地址。
5.根据权利要求2所述的数据处理装置，其特征在于，所述主存储器的特定主地址是存储所述块指令的主地址的下一个主地址。
6.根据权利要求3所述的数据处理装置，其特征在于，所述主存储器的特定主地址是存储所述块指令的主地址的下一个主地址。
7.一种从数据处理装置的主存储器中读取数据的方法，所述主存储器具有多个连续存储空间，这些存储空间设有一序列主地址；具有多个连续存储空间的第1到第n的存储块，对这些存储空间共同地设有一序列块地址；所述的主存储器，它在它的任意一主存储空间中存储块转换指令，该块转换指令指定第一个存储块的一个特定的块地址，所述的第1到第(n-1)存储块具有虚拟空间，在虚拟空间中的各个特定的块地址中没有任何存储的数据，所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；所述的方法包括下列步骤：
设置所述主存储器的首地址；
从所述的主存储器中读取数据；
判断所读取的数据是否是块转换指令；
如果读取的数据不是块转换指令，判断这一主地址是否是所述的主存储器的末尾地址；
如果主地址不是末尾地址，则主地址加一；
如果读取的数据是块转换指令，设置存储块数为1；
将所述的主存储器的首地址设置成一个块地址；
从由所述的存储块数代表的存储块的所述块地址中读取数据；
判断所读数据是否是虚拟空间的数据；
如果所读数据是虚拟空间的数据；所述的存储块数加一，并返回到设置所述的主存储器的首地址的步骤；
如果所读数据不是虚存储空间的数据；判断所读数据是否是主返回指令；且
如果所读数据不是主返回指令，所述的块地址加一，并返回到从所述的主存储器中读取数据的步骤。
8.一种用于从数据处理装置的主存储器中读取数据的计算机程序，所述主存储器具有多个连续存储空间，这些存储空间设有一序列主地址；具有多个连续存储空间的第1到第n的存储块，对这些存储空间共同地设有一序列块地址；所述的主存储器，它在它的任意一主存储空间中存储块转换指令，该块转换指令指定第一个存储块的一个特定的块地址，所述的第1到第(n-1)存储块具有虚拟空间，在虚拟空间中的各个特定的块地址中没有任何存储的数据，所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令，这一主返回指令指定所述主存储器的一特定主地址；所述的计算机程序包括下列步骤：
设置所述主存储器的首地址；
从所述的主存储器中读取数据；
判断所读取的数据是否是块转换指令；
如果读取的数据不是块转换指令，判断主地址是否是所述的主存储器的末尾地址；
如果主地址不是末尾地址，主地址加一；
如果读取的数据是块转换指令，设置存储块数为1；
将所述的主存储器的首地址设置成块地址；
从由所述的存储块数代表的存储块的块地址中读取数据；
判断所读数据是否是虚拟空间的数据；
如果所读数据是虚拟实空间的数据，所述的存储块数加一，并返回到设置所述的主存储器的首地址的步骤；
如果所读数据不是虚存储空间的数据；判断所读数据是否是主返回指令；以及
如果所读数据不是主返回指令，所述的块地址加一，并返回到从所述的主存储器中读取数据的步骤。
CN02105697.8A 2001-04-18 2002-04-18 数据处理装置及其数据读取方法 Expired - Fee Related CN1190738C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001119852 2001-04-18
JP2001119852A JP3699003B2 (ja) 2001-04-18 2001-04-18 データ処理装置および方法

Publications (2)

Publication Number Publication Date
CN1381786A true CN1381786A (zh) 2002-11-27
CN1190738C CN1190738C (zh) 2005-02-23

Family

ID=18969999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02105697.8A Expired - Fee Related CN1190738C (zh) 2001-04-18 2002-04-18 数据处理装置及其数据读取方法

Country Status (4)

Country Link
US (1) US6772271B2 (zh)
EP (1) EP1251431A3 (zh)
JP (1) JP3699003B2 (zh)
CN (1) CN1190738C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661438A (zh) * 2008-08-29 2010-03-03 鸿富锦精密工业（深圳）有限公司 电子装置及中央处理器寻址空间扩展方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
JP5863855B2 (ja) * 2014-02-26 2016-02-17 ファナック株式会社 分岐命令を高速に処理するためのインストラクションキャッシュを有するプログラマブルコントローラ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60157646A (ja) * 1984-01-27 1985-08-17 Mitsubishi Electric Corp メモリバンク切換装置
US5146581A (en) 1988-02-24 1992-09-08 Sanyo Electric Co., Ltd. Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks
KR970008523B1 (ko) * 1991-10-21 1997-05-24 가부시키가이샤 도시바 프로세서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661438A (zh) * 2008-08-29 2010-03-03 鸿富锦精密工业（深圳）有限公司 电子装置及中央处理器寻址空间扩展方法

Also Published As

Publication number Publication date
US20020156964A1 (en) 2002-10-24
US6772271B2 (en) 2004-08-03
CN1190738C (zh) 2005-02-23
EP1251431A3 (en) 2004-04-14
JP3699003B2 (ja) 2005-09-28
EP1251431A2 (en) 2002-10-23
JP2002312236A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
US5396622A (en) Efficient radix sorting system employing a dynamic branch table
EP0410105A2 (en) A computer architecture for the concurrent execution of sequential programs
CN101061460B (zh) 用于混移运算的微处理器设备和方法
US6430672B1 (en) Method for performing address mapping using two lookup tables
CN87100829A (zh) 用于检索的方法和装置
WO2008103885A2 (en) Parallel architecture for matrix transposition
JP2003509733A5 (zh)
JPH09106342A (ja) 並べ換え装置
US20070011442A1 (en) Systems and methods of providing indexed load and store operations in a dual-mode computer processing environment
EP2713519A1 (en) Electronic counter in non-volatile limited endurance memory
US11221982B2 (en) Superimposing butterfly network controls for pattern combinations
US6446157B1 (en) Cache bank conflict avoidance and cache collision avoidance
US20060149938A1 (en) Determining a register file region based at least in part on a value in an index register
CN1190738C (zh) 数据处理装置及其数据读取方法
CN1335958A (zh) 变指令长度处理
US7093102B1 (en) Code sequence for vector gather and scatter
CN1262922C (zh) 数据处理装置及控制数据处理装置的方法
JP2000500252A (ja) エラーコードを効率的に記憶するための方法及び装置
EP0945795B1 (en) Computer system having a multi-pointer branch instruction and method
CN1255721C (zh) 数字信号处理设备
CN1293462C (zh) 一种执行不同长度指令集的处理器及方法
CN100346291C (zh) 多地址空间的块传输指令的控制方法及其装置
US20040243788A1 (en) Vector processor and register addressing method
EP0686922A1 (en) Vector processing unit with reconfigurable data buffer
CN1302362C (zh) 一种易于存取的多端口装置及其操作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030521

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030521

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050223