JPS583177A - デ−タ処理方式 - Google Patents
デ−タ処理方式Info
- Publication number
- JPS583177A JPS583177A JP56101998A JP10199881A JPS583177A JP S583177 A JPS583177 A JP S583177A JP 56101998 A JP56101998 A JP 56101998A JP 10199881 A JP10199881 A JP 10199881A JP S583177 A JPS583177 A JP S583177A
- Authority
- JP
- Japan
- Prior art keywords
- address
- file
- virtual
- program
- advance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005192 partition Methods 0.000 claims description 13
- 230000008707 rearrangement Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 5
- 238000003672 processing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、仮想記憶方式を利用してプログラムを再配置
し実行するデータ処理方式に関し、プログラムの再配置
処理の効率化とデータ処理作業の簡便化を図るものであ
る。
し実行するデータ処理方式に関し、プログラムの再配置
処理の効率化とデータ処理作業の簡便化を図るものであ
る。
第１図は従来のプログラムを再配置し実行する方°式の
フローチャートである。同じプログラムを実なるジョブ
で共用できるものであれば、自分自身のプログラム内を
書き変えるとジョブで共用できない再使用可能プログラ
ムであるリエントラント構造のプログラムにしておけば
、同じプログラムを実なるジョブで何回でも利用できる
。このようなりエンドラントのプログラムを実行するに
は、従来は第１図のように、プログラムモジュールを使
用したいという要求があると、仮想記憶上のページファ
イルに登録済かどうかが判断され、登録済であれば、そ
の入口点アドレスを通知して、プログラム実行を行うこ
とができる。ところが未登録であれば、仮想空間上に再
配置領域を獲得して、再配置処理を行ない、ロードモジ
ュール情報をアドレス変換してから実行しなければなら
ない。そのため、たとえリエントラントのプログラムで
あっても、最初は必ず動的にプログラムモジュールを仮
想空間上にもってきてローディングし、リロケーシ日ン
表に従って、相対アドレスを仮想空間上のアドレスに変
換することにより、再配置処理をしなければならない。
フローチャートである。同じプログラムを実なるジョブ
で共用できるものであれば、自分自身のプログラム内を
書き変えるとジョブで共用できない再使用可能プログラ
ムであるリエントラント構造のプログラムにしておけば
、同じプログラムを実なるジョブで何回でも利用できる
。このようなりエンドラントのプログラムを実行するに
は、従来は第１図のように、プログラムモジュールを使
用したいという要求があると、仮想記憶上のページファ
イルに登録済かどうかが判断され、登録済であれば、そ
の入口点アドレスを通知して、プログラム実行を行うこ
とができる。ところが未登録であれば、仮想空間上に再
配置領域を獲得して、再配置処理を行ない、ロードモジ
ュール情報をアドレス変換してから実行しなければなら
ない。そのため、たとえリエントラントのプログラムで
あっても、最初は必ず動的にプログラムモジュールを仮
想空間上にもってきてローディングし、リロケーシ日ン
表に従って、相対アドレスを仮想空間上のアドレスに変
換することにより、再配置処理をしなければならない。
このように従来の処理方式では、常に再配置処理を必要
とし、プログラム要求が発生してかなりの時間が経過し
てからでないと、実行ができないので、処理速度が低下
すると共に、処理作業も不便である。本発明は、従来の
データ処理方式におけるこのような問題を解決すること
を目的とする。
とし、プログラム要求が発生してかなりの時間が経過し
てからでないと、実行ができないので、処理速度が低下
すると共に、処理作業も不便である。本発明は、従来の
データ処理方式におけるこのような問題を解決すること
を目的とする。
この目的を達成するために本発明は、仮想記憶アドレス
空間を備えたシステムにおいて、そのアドレス区画の一
端のアドレスを特定化すると共に、そのアドレス区画に
対応する仮想記憶データセントを、前以って再配置した
状態でファイル上に用意しておき、前記の特定化アドレ
ス区画に対応する仮想記憶データセントを迅速に処理で
きるような処理方式を採っている。
空間を備えたシステムにおいて、そのアドレス区画の一
端のアドレスを特定化すると共に、そのアドレス区画に
対応する仮想記憶データセントを、前以って再配置した
状態でファイル上に用意しておき、前記の特定化アドレ
ス区画に対応する仮想記憶データセントを迅速に処理で
きるような処理方式を採っている。
次に本発明による処理方式の実施例を説明する。
第２図は本発明の基本思想を示すブロック図、第３図は
その再配置動作を説明するフローチャートである。仮想
空間（ＶＳ）の実体は、磁気ディスク１等の外部記憶装
置にファイルとして定義されている。そこでこのファイ
ル上のプログラムＡを、予め展開し再配置処理した状態
でページファイルとして登録してお（。このとき、ペー
ジファイルのサイズや登録モジュール情報等、ページフ
ァイルへの格納条件を確認し、ページファイル上の格納
領域アドレスａｄｌ から再配置アドレスａｄ＋を算出
する。そしてプログラムモジュールの再配置格納処理を
行ない、且つプログラムモジュール情報をページファイ
ル管理情報域へ登録する。こうして再配置処理されたプ
ログラムモジュールが、第３図（ロ）のａＩで示された
部分であり、ページファイル管理情職がａ２で示された
部分で、アドレスは固定端に一意に決まっている。この
ようにして用意された仮想記憶のファイルＡｒを、成る
時点で第４図のように、仮想記憶アドレス空間２内の再
配置すべき仮想アドレス区画２１のページデータとして
割り当てる。
その再配置動作を説明するフローチャートである。仮想
空間（ＶＳ）の実体は、磁気ディスク１等の外部記憶装
置にファイルとして定義されている。そこでこのファイ
ル上のプログラムＡを、予め展開し再配置処理した状態
でページファイルとして登録してお（。このとき、ペー
ジファイルのサイズや登録モジュール情報等、ページフ
ァイルへの格納条件を確認し、ページファイル上の格納
領域アドレスａｄｌ から再配置アドレスａｄ＋を算出
する。そしてプログラムモジュールの再配置格納処理を
行ない、且つプログラムモジュール情報をページファイ
ル管理情報域へ登録する。こうして再配置処理されたプ
ログラムモジュールが、第３図（ロ）のａＩで示された
部分であり、ページファイル管理情職がａ２で示された
部分で、アドレスは固定端に一意に決まっている。この
ようにして用意された仮想記憶のファイルＡｒを、成る
時点で第４図のように、仮想記憶アドレス空間２内の再
配置すべき仮想アドレス区画２１のページデータとして
割り当てる。
このとき仮想空間に再配置すべきアドレスが一意に決ま
っていなければならない。そこで前以って基準点を決め
るために、仮想アドレス区画２１の一端のアドレス２２
を特定化し、再配置する際の最初のアドレスを固定する
。図示例では、仮想記憶アドレス空間２は、０番地から
１６メガ番地までとすると、仮想記憶アドレス空間の終
端（１６メガ番地）２２を、特定アドレスとする。仮想
アドレス区画のサイズが決まれば、この仮想アドレス区
画内の仮想アドレスが一意に決まる。このように仮想空
間に再配置するためのアドレスを予め固定的に決めてお
き、固定端２２の仮想アドレスから、ページファイル分
の大きさを持つ仮想アドレス区画２１のページデータセ
・７トをページファイルと対応させる。こうして特定化
された仮想アドレスを利用して、前以って仮想空間のア
ドレスを変換し再配置処理しておく。このように予め再
配置処理しておけば、プログラムモジュールを実行する
際に再配置処理する必要は全く無く、プログラムモジュ
ールの要求が発生すると同時に実行可能となる。
っていなければならない。そこで前以って基準点を決め
るために、仮想アドレス区画２１の一端のアドレス２２
を特定化し、再配置する際の最初のアドレスを固定する
。図示例では、仮想記憶アドレス空間２は、０番地から
１６メガ番地までとすると、仮想記憶アドレス空間の終
端（１６メガ番地）２２を、特定アドレスとする。仮想
アドレス区画のサイズが決まれば、この仮想アドレス区
画内の仮想アドレスが一意に決まる。このように仮想空
間に再配置するためのアドレスを予め固定的に決めてお
き、固定端２２の仮想アドレスから、ページファイル分
の大きさを持つ仮想アドレス区画２１のページデータセ
・７トをページファイルと対応させる。こうして特定化
された仮想アドレスを利用して、前以って仮想空間のア
ドレスを変換し再配置処理しておく。このように予め再
配置処理しておけば、プログラムモジュールを実行する
際に再配置処理する必要は全く無く、プログラムモジュ
ールの要求が発生すると同時に実行可能となる。
第２図はプログラムモジュールが１つの例であるが、第
５図のように複数のりエンドラント可能なプログラムモ
ジュールＡ−Ｃとそのプログラム格納情報を、仮想記憶
データセットに格納する例５− である。この仮想記憶データセットを成る時点で、再入
可能プログラム格納仮想アドレス区画として位置付ける
ことにより、リエントラント制御ができる。
５図のように複数のりエンドラント可能なプログラムモ
ジュールＡ−Ｃとそのプログラム格納情報を、仮想記憶
データセットに格納する例５− である。この仮想記憶データセットを成る時点で、再入
可能プログラム格納仮想アドレス区画として位置付ける
ことにより、リエントラント制御ができる。
また第６図のように、複数のプログラムモジュールＡ−
Ｄを、運用形態■用と運用形態■用として再配置処理し
てファイル１１．１２内に複数個格納しておけば、各ユ
ーザが互いにＡ−Ｄのプログラムモジュールを共用する
ことができる。
Ｄを、運用形態■用と運用形態■用として再配置処理し
てファイル１１．１２内に複数個格納しておけば、各ユ
ーザが互いにＡ−Ｄのプログラムモジュールを共用する
ことができる。
第７図、第８図は、このような複数個のページファイル
を運用時間を異にして、午前と午後とで異なるジ日ブ処
理に利用する場合の例である。第７図は午前用の処理で
あり、ページファイルＩを読み込んでジ日ブＸ１Ｙを処
理するものとすると、午後になると時計情報に従って第
８図のようにページファイルＨに切り換え、ジ日ブＷ、
Ｚを処理する。このように予め午前と午後用のプログラ
ムモジュールを再配置してページファイルを格納してお
けば、ジョプの切り換え時にいちいち再配置処理する必
要がなく、目的プログラムを探索する６− 時間も節減でき、迅速にデータ処理することができる。
を運用時間を異にして、午前と午後とで異なるジ日ブ処
理に利用する場合の例である。第７図は午前用の処理で
あり、ページファイルＩを読み込んでジ日ブＸ１Ｙを処
理するものとすると、午後になると時計情報に従って第
８図のようにページファイルＨに切り換え、ジ日ブＷ、
Ｚを処理する。このように予め午前と午後用のプログラ
ムモジュールを再配置してページファイルを格納してお
けば、ジョプの切り換え時にいちいち再配置処理する必
要がなく、目的プログラムを探索する６− 時間も節減でき、迅速にデータ処理することができる。
７
以上のように本発明によれば、仮想記憶アドレス空間に
おけるアドレス区画の一端のアドレスを特定化して再配
置すべきアドレスを固定しておくと共に、そのアドレス
区画に対応する仮想記憶データセントを、前以って再配
置した状態でファイル上に用意しておき、前記の特定化
アドレス区画に対応する仮想記憶データセットを複数個
保持できるようにした構成をとっているので、プログラ
ムモジュールを前以って再配置処理し即座に実行できる
形になっており、プログラムの要求が発生すると同時に
実行でき、特に定常業務の処理に際してはデータ処理の
能率化の効果が大きい。またこのように前以って再配置
された資源をファイルに格納しておけば、システムやエ
ディシロンが複数に渡っていても、従来のようにその都
度再配置処理することなくプログラムを主記憶装置にロ
ーディングして実行することができる。
おけるアドレス区画の一端のアドレスを特定化して再配
置すべきアドレスを固定しておくと共に、そのアドレス
区画に対応する仮想記憶データセントを、前以って再配
置した状態でファイル上に用意しておき、前記の特定化
アドレス区画に対応する仮想記憶データセットを複数個
保持できるようにした構成をとっているので、プログラ
ムモジュールを前以って再配置処理し即座に実行できる
形になっており、プログラムの要求が発生すると同時に
実行でき、特に定常業務の処理に際してはデータ処理の
能率化の効果が大きい。またこのように前以って再配置
された資源をファイルに格納しておけば、システムやエ
ディシロンが複数に渡っていても、従来のようにその都
度再配置処理することなくプログラムを主記憶装置にロ
ーディングして実行することができる。
第１図は従来のプログラム実行方式を示すフローチャー
ト、第２図は本発明の基本思想を示す概念図、第３図は
その再配置動作を示すフローチャート、第４図はページ
ファイルのデータセット化を示す図、第５図〜第８図は
他の実施例を示すブロック図である。 図において、１１１１．１２はファイル、２は仮想記憶
アドレス空間、２１は仮想アドレス区画、２２は固定端
、Ａ−Ｄはプログラムモジュール、Ａｒ−Ｄｒは再配置
されたプログラムモジュールである。
ト、第２図は本発明の基本思想を示す概念図、第３図は
その再配置動作を示すフローチャート、第４図はページ
ファイルのデータセット化を示す図、第５図〜第８図は
他の実施例を示すブロック図である。 図において、１１１１．１２はファイル、２は仮想記憶
アドレス空間、２１は仮想アドレス区画、２２は固定端
、Ａ−Ｄはプログラムモジュール、Ａｒ−Ｄｒは再配置
されたプログラムモジュールである。
Claims (1)
- 仮想記憶アドレス空間を備えたシステムにおいて、その
アドレス区画の一端のアドレスを特定化すると共に、そ
のアドレス区画に対応する仮想記憶データセットを、酌
量って再配置した状態でファイル上に用意しておき、前
記の特定化アドレス区画に対応する仮想記憶データセフ
）を迅速に実行できるようにしたことを特徴とするデー
タ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101998A JPS583177A (ja) | 1981-06-30 | 1981-06-30 | デ−タ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101998A JPS583177A (ja) | 1981-06-30 | 1981-06-30 | デ−タ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583177A true JPS583177A (ja) | 1983-01-08 |
Family
ID=14315483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101998A Pending JPS583177A (ja) | 1981-06-30 | 1981-06-30 | デ−タ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583177A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152641A (ja) * | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | プログラムキャッシュ装置 |
| US6112412A (en) * | 1999-04-21 | 2000-09-05 | Warner-Lambert Company | Razor assembly and cartridge having improved wash-through |
| US6138361A (en) * | 1999-04-21 | 2000-10-31 | Warner-Lambert Company | Pivotable razor assembly and cartridge |
| US6182366B1 (en) | 1999-04-21 | 2001-02-06 | Warner-Lambert Company | Flexible razor assembly and cartridge |
| US6772523B1 (en) | 1999-04-21 | 2004-08-10 | Eveready Battery Company, Inc. | Pivotable and flexible razor assembly and cartridge |
-
1981
- 1981-06-30 JP JP56101998A patent/JPS583177A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07152641A (ja) * | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | プログラムキャッシュ装置 |
| US6112412A (en) * | 1999-04-21 | 2000-09-05 | Warner-Lambert Company | Razor assembly and cartridge having improved wash-through |
| US6138361A (en) * | 1999-04-21 | 2000-10-31 | Warner-Lambert Company | Pivotable razor assembly and cartridge |
| US6182366B1 (en) | 1999-04-21 | 2001-02-06 | Warner-Lambert Company | Flexible razor assembly and cartridge |
| US6772523B1 (en) | 1999-04-21 | 2004-08-10 | Eveready Battery Company, Inc. | Pivotable and flexible razor assembly and cartridge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247681A (en) | Dynamic link libraries system and method | |
| US5168566A (en) | Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks | |
| US20050125793A1 (en) | Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment | |
| JPH0340868B2 (ja) | ||
| JPS583177A (ja) | デ−タ処理方式 | |
| JP2787107B2 (ja) | バッファ制御方式及び装置 | |
| JPH02129724A (ja) | プログラム実行方式 | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JP2590872B2 (ja) | タスクスケジュール方法 | |
| JPH02270032A (ja) | ローディング方式 | |
| JPS62169243A (ja) | プログラムロ−ド方式 | |
| JPH03255533A (ja) | プログラミング言語処理システムにおけるシンボル管理方式 | |
| JPH01297740A (ja) | 計算機のジョブ起動方法 | |
| JPH04116742A (ja) | 仮想記憶システムにおけるメモリ割り当て方式 | |
| JPS63172346A (ja) | スタツク割当方法 | |
| JPH02191050A (ja) | スワップ域離散管理処理方式 | |
| JPS62169236A (ja) | キユ−管理機能を有する情報処理装置 | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPH05204676A (ja) | メモリ予約機能を有する計算機装置 | |
| JPH03148733A (ja) | 共有記憶領域割当処理方式 | |
| JPS63197239A (ja) | 仮想プロセツサ制御情報退避格納方式 | |
| JPH02178748A (ja) | 仮想記憶計算システムの仮想記憶制御方法 | |
| JPS63296162A (ja) | マルチプロセッサシステムのタスクスケジュ−ル方式 | |
| JPS6180336A (ja) | プログラム試験方式 | |
| JPH0525341B2 (ja) |