CN1241787A - Rom数据确认用电路 - Google Patents

Abstract

本发明要解决从ROM一次读出的数据的尺寸小、ROM内的数据的测试时间长的课题。本发明的ROM数据确认用电路在CPU3放弃地址总线5及数据总线6的使用权的情况下,DMAC2直接读出被写入ROM1内的数据,分割成多个分割数据,将各分割数据输出给由DMAC2生成的地址所指定的多个输出端口4。

Description

ROM数据确认用电路

本发明涉及检查数据是否被正确地写入一个或多个只读存储器(ROM)内的ROM数据确认用电路。

图9是表示现有的ROM数据确认用电路的框图，图中91是存储程序或数据等的只读存储器(ROM)，94是输出地址或数据的输出端口，93是控制这些ROM91、输出端口94的工作的中央处理装置(CPU)。

其次说明工作情况。

图10是表示图9所示的现有的ROM数据确认用电路的工作流程图。迄今，在检查用户程序或数据等是否被正确地写入ROM91内的情况下，进行以下测试。

首先，CPU93执行作为程序指令的MOV指令，以字节为单位读出ROM91内存储的数据后，将读出的数据通过输出端口94输出给外部装置(图中未示出)(步骤ST102)。其次，对读出的数据和预先设定的期望值进行比较(步骤ST103)，根据比较结果是否一致，判断数据是否被正确地写入ROM91内。然后，如果ROM91内存储的全部数据的读出及与期望值的比较结束(步骤ST104)，则ROM91内的数据的测试结束。

由于现有的ROM数据确认用电路如上构成，所以存在一次从ROM91读出的数据的尺寸小、为此测试时所需要的时间长的课题。换句话说，由于逐次执行程序指令，读出ROM91内的数据，所以从ROM91一次读出的数据尺寸小，结果存在测试所需要的时间长的课题。而且，即使是现在，ROM91的容量仍有再增大的趋势，ROM91内存储的用户程序和执行程序所需要的数据量也同样增大，存在确认ROM91内存储的内容的测试所需要的时间增加的课题。另外，测试ROM91内存储的数据用的程序容量也增大，因此测试矢量数也增加，存在测试所需要的时间也增加的课题。

本发明就是为了解决上述课题而完成的，目的在于获得一种能高速且可靠地执行检查数据是否正确地被写入ROM内的测试的ROM数据确认用电路。

另外，本发明的目的在于获得一种能缩小ROM内被写入的数据确认用的程序的尺寸的、即能减少测试矢量数、能减少测试时间的ROM数据确认用电路。

本发明的ROM数据确认用电路是这样一种电路：在CPU放弃了地址总线和数据总线的总线使用权的情况下，控制装置直接读出被写入ROM内的数据，将读出的上述数据分割成多个分割数据，生成指定上述各个分割数据的输出目标的多个地址，其次，对应于由上述控制装置生成的上述多个地址中的每一个设置的多个输出端口将从上述控制装置输出的上述分割数据输入后输出到外部，高速地读出ROM内的数据，检查被写入ROM内的数据的正当性，结果减少了测试矢量且减少了测试时间。

本发明的ROM数据确认用电路中还备有设定放弃CPU的地址总线和数据总线的总线使用权用的控制数据的总线权放弃设定用寄存器，另外控制装置是DMAC，在上述控制数据已被设定在上述总线权放弃设定用寄存器内的情况下，上述DMAC从ROM读出数据。

本发明的ROM数据确认用电路中还备有生成对应于各个输出端口的地址的地址指示器，另外控制装置是DMAC，从上述DMAC输出的多个分割数据被输出给由上述地址指示器生成的上述地址所指定的各输出端口。

在本发明的ROM数据确认用电路中，控制装置由第一控制装置、第二控制装置、以及设置在上述第一控制装置和上述第二控制装置之间的寄存器构成，ROM数据确认用电路还备有使上述第一控制装置和上述第二控制装置的工作取得同步的DMAC同步电路，通过上述DMAC同步电路的控制，上述第一控制装置和上述第二控制装置一边取得同步，上述第一控制装置一边指定存储在ROM内的数据的地址，读出上述数据，将读出的上述数据输出给上述寄存器，上述第二控制装置分割存储在上述寄存器内的上述数据，生成多个分割数据，而且生成多个输出端口各自的地址，将上述分割数据输出给由上述地址指定的上述各输出端口。

在本发明的ROM数据确认用电路中，控制装置是专用地址计数器，ROM由多个ROM构成，还备有从上述多个ROM的每一个中读出数据，将读出的上述数据输出给对应的输出端口用的专用地址总线及专用数据总线，上述专用地址计数器生成指定上述多个ROM内的数据的地址，通过上述专用地址总线输出给上述多个ROM，将从上述多个ROM读出的上述数据通过上述专用数据总线输出给分别对应的上述输出端口。

在本发明的ROM数据确认用电路中，ROM由多个ROM构成，控制装置是CPU，还备有从上述多个ROM的每一个中读出数据，将读出的上述数据输出给对应的输出端口用的专用地址总线及专用数据总线，上述CPU内的程序计数器生成指定上述多个ROM内的数据的地址，上述CPU通过上述专用地址总线将所生成的上述地址输出给上述多个ROM，将从上述多个ROM读出的上述数据通过上述专用数据总线输出给分别对应的上述输出端口。

在本发明的ROM数据确认用电路中，专用地址计数器同时生成指定多个ROM内分别存储的数据的多个地址，从上述多个ROM同时读出上述数据，通过上述专用数据总线同时输出给分别对应的多个端口。

在本发明的ROM数据确认用电路中，控制装置是指定ROM的地址的地址内插用指示器，上述地址内插用指示器如果输入了指定上述ROM内的某数据的地址，便根据所输入的上述地址，依次生成指定上述ROM内的其它数据的地址，将对应于所生成的上述多个地址的上述ROM内的数据输出给多个输出端口。

本发明的ROM数据确认用电路中备有：根据指定的地址存储从ROM内读出的数据的寄存器1；存储在前一次读出工作中读出的数据的寄存器2；以及对上述寄存器1和上述寄存器2内存储的上述数据进行比较，生成上述数据的检验和的ALU。

在本发明的ROM数据确认用电路中，用一个指令访问寄存器1、寄存器2、以及ALU，将在上述ALU中生成上述寄存器1和上述寄存器2内存储的数据的检验和用的指令作为微码备有。

图1是表示本发明的实施例1的ROM数据确认用电路的框图。

图2是表示本发明的实施例2的ROM数据确认用电路的框图。

图3是表示本发明的实施例3的ROM数据确认用电路的框图。

图4是表示本发明的实施例4的ROM数据确认用电路的框图。

图5是表示本发明的实施例5的ROM数据确认用电路的框图。

图6是表示本发明的实施例6的ROM数据确认用电路的框图。

图7是表示本发明的实施例7的ROM数据确认用电路的框图。

图8是表示本发明的实施例8的ROM数据确认用电路的框图。

图9是表示现有的ROM数据确认用电路的框图。

图10是表示图9所示的现有的ROM数据确认用电路的工作的流程图。

以下，说明本发明的实施例1。

实施例1

图1是表示本发明的实施例1的ROM数据确认用电路的框图，图中，1是存储程序或数据的只读存储器(ROM)，2是直接存储器存取控制器(DMAC，控制装置)，4是输出地址或数据的输出端口，3是控制输出端口4的工作的中央处理装置(CPU)，5是通用地址总线(地址总线)，6是通用数据总线(数据总线)，7是使CPU3不使用地址总线5、数据总线6用的总线权放弃设定寄存器，8是为了使CPU3不使用数据总线6而在总线权放弃设定寄存器7内设定控制数据的ROM数据测试方式输入电路。

实施例1的ROM数据确认用电路设有总线权放弃设定寄存器7，用来设定使CPU3放弃使用各地址总线5及数据总线6，在该总线权放弃设定寄存器7内设定与放弃总线权对应的值，DMAC2优先使用地址总线5及数据总线6，分割ROM1内存储的数据后，高速地输出给多个输出端口4，因此能高速地进行ROM1内的数据的测试。

其次说明工作情况。

读出ROM1内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1内的测试的情况下，首先，ROM数据测试方式输入电路8将指示CPU3放弃总线使用权的控制数据设定在总线权放弃设定寄存器7内。因此，被设定成CPU3不使用数据总线6的状态，DMAC2能优先使用地址总线5及数据总线6。

其次，DMAC2指定与数据总线6对应的例如32位的数据或64位的数据的地址，从ROM1读出数据，再将指定各输出端口4的地址输出给地址总线5。另外，DMAC2将读出的数据分割成规定的位，生成多个分割数据。因此，从ROM1读出的数据例如作为每4位的分割数据输出给用地址指定的各输出端口4。

另外，在上述实施例1的结构中，ROM数据测试方式输入电路8将控制数据设定在总线权放弃设定寄存器7中，但也可以这样构成，即DMAC2备有ROM数据测试方式输入电路8的功能，DMAC2将控制数据设定在总线权放弃设定寄存器7中。

如上所述，如果采用本实施例1，则由于ROM数据测试方式输入电路8或DMAC2将使CPU3放弃总线使用权用的控制数据设定在总线权放弃设定寄存器7中，DMAC2从ROM1直接读出数据，将读出的数据分割后输出给各输出端口4，所以能高速且可靠地进行被写入ROM1内的数据的测试，另外，与CPU3执行指令、读出ROM1内的数据的现有例相比较，能缩小测试程序的尺寸。

实施例2

图2是表示本发明的实施例2的ROM数据确认用电路的框图，图中，9是将指定各输出端口4用的地址输出给地址总线5用的地址指示器。另外，其它结构要素与实施例1的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1内的测试的情况下，ROM数据测试方式输入电路8将指示放弃总线使用权的控制数据设定在总线权放弃设定寄存器7内。因此，被设定成CPU3放弃使用数据总线6的状态，DMAC2能优先使用地址总线5及数据总线6。

其次，ROM数据测试方式输入电路8将指定各输出端口4用的地址的初始值设定在地址指定器9中。其次，DMAC2指定例如与数据总线6对应的32位的数据或64位的数据的地址，从ROM1读出数据。地址指定器9将由ROM数据测试方式输入电路8设定的初始值计数完毕，生成指定各输出端口4的地址，输出给地址总线5。因此，从ROM1读出的数据例如作为每4位的数据输出给用地址指定的各输出端口4。

另外，在上述实施例2的结构中，ROM数据测试方式输入电路8将控制数据设定在总线权放弃设定寄存器7中，将地址的初始值设定在地址指定器9中，但也可以这样构成，即DMAC2备有同样的功能。

如上所述，如果采用本实施例2，则由于设有总线权放弃设定寄存器7及地址指定器9，例如ROM数据测试方式输入电路8或DMAC2将使CPU3放弃总线使用权用的控制数据设定在总线权放弃设定寄存器7中，而且将地址的初始值设定在地址指定器9中，DMAC2从ROM1直接读出数据，输出给各输出端口4，一次能将多个数据与期望值进行比较，所以能高速且可靠地进行被写入ROM1内的数据的测试，另外，与CPU3执行指令、读出ROM1内的数据的现有例相比较，能缩小测试程序。

实施例3

图3是表示本发明的实施例3的ROM数据确认用电路的框图，图中，10、11是简易的直接存储器存取控制器(第一控制装置、第二控制装置)，以下简称DMAC10、11。这些简易DMAC10、11的功能与实施例1、实施例2中用的DMAC2不同。例如，实施例1的ROM数据确认用电路中使用的DMAC2指定ROM1内的数据的地址，而且备有指定多个输出端口4的地址的功能。

另一方面，实施例3的简易DMAC10只能指定ROM1中存储的数据的地址，且能读出数据，简易DMAC11例如只能指定输出端口4的地址。13是使两个简易DMAC10、11的工作取得同步的DMAC同步电路。12是寄存器，是将从ROM1读出的数据暂时存起来的缓冲器，用来根据DMAC同步电路13的控制，防止由简易DMAC10、11的同步工作的时间偏差引起的误动作。另外，其它结构要素与实施例1的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1内的测试的情况下，首先，简易DMAC10指定从ROM1读出的数据的地址。其次，用DMAC同步电路13使两个简易DMAC10、11同步工作，将由简易DMAC10读出的数据暂时存入寄存器12内。其次，简易DMAC11指定多个输出端口4的地址，将存储在寄存器12内的从ROM1读出的数据输出给各输出端口4。

如上所述，如果采用本实施例3，则与实施例1及实施例2的ROM数据确认用电路一样，能从ROM1一次读出多个字节的数据，能与期望值进行比较，能使测试高速化且使程序缩小，而且简易DMAC10、11与实施例1、实施例2的DMAC2相比较，结构简单，所以能缩小ROM数据确认用电路的设计面积。

实施例4

图4是表示本发明的实施例4的ROM数据确认用电路的框图，图中，1、100是ROM，50、51是与各ROM1、100对应的专用地址总线，60、61是与各ROM1、100对应的专用数据总线。14是选择专用地址总线50、51中的某一条用的专用地址计数器(控制装置)。15是切换开关，用来将对ROM1、100的连接从通用的地址总线5、数据总线6切换到专用地址总线50、51及专用数据总线60、61。各ROM1、100和各输出端口4通过专用数据总线60、61一一相对应。另外，其它结构要素与实施例1的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1、100内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1、100内的测试的情况下，专用地址计数器14将总线切换信号输出给切换开关15，测试时从通用数据总线6切换到专用数据总线60、61。即，各ROM1、100通过专用数据总线60、61分别与对应的各输出端口4一一对应地连接，所以专用地址计数器14将切换信号输出给各切换开关15，因此，能连接与各ROM1、100对应的专用数据总线60、61。而且，根据从专用地址计数器14输出的地址，通过专用地址总线50、51读出ROM1、100内存储的数据，被读出的数据通过专用数据总线60、61被输出给对应的各输出端口4。

如上所述，如果采用本实施例4，则由于设有专用地址计数器14、切换开关15、与各ROM1、100对应的专用地址总线50、51、以及专用数据总线60、61，所以能从多个ROM1、100对分别对应的输出端口4同时读出数据，并与期望值进行比较，所以能使测试高速化并缩小程序的尺寸。另外，在实施例4的结构中，由于不需要实施例1中的DMAC2，所以与实施例1、实施例2的情况相比较，结构变得简单。

实施例5

图5是表示本发明的实施例5的ROM数据确认用电路的框图，图中，16是CPU等中央处理装置(控制装置)，内部的程序计数器被作为指定ROM1、100的地址的专用地址计数器使用。该CPU16生成输出给切换开关15的总线切换信号。17是程序计数功能切换设定寄存器，从外部装置(图中未示出)输入方式信号，将把CPU16内的程序计数器161作为地址计数器使用用的控制信号输出给CPU16。另外，其它结构要素与实施例4的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1、100内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1、100内的测试的情况下，CPU16执行测试程序。因此，CPU16将把CPU16内的程序计数器161作为地址计数器使用的控制信号写入程序计数功能切换设定寄存器17。因此，程序计数功能切换设定寄存器17使CPU16内的程序计数器161作为实施例4所示的专用地址计数器14进行工作。此后的工作与实施例4相同，这里将其说明省略。

如上所述，如果采用本实施例5，则由于使用CPU16和程序计数功能切换设定寄存器17，以代替实施例4中使用的专用地址计数器14，所以与实施例4一样，能从多个ROM1、100通过向分别对应的输出端口4同时读出数据，并与期望值进行比较，能使测试高速化并缩小程序的尺寸。另外，在实施例5的结构中，与实施例4一样，由于不需要DMAC，所以与实施例1、实施例2的情况相比较，结构变得简单。

实施例6

图6是表示本发明的实施例6的ROM数据确认用电路的框图，图中，141是专用地址计数器(控制装置)，它同时生成送给各ROM1、100的地址，经由切换开关15、专用地址总线50发送给各ROM1、100。因此，实施例6的ROM数据确认用电路的结构只需要实施例4的专用地址总线50，不需要专用地址总线51。除了专用地址计数器141及专用地址总线50以外的结构要素与实施例4的相同。

其次说明工作情况。

读出ROM1、100内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1、100内的测试的情况下，专用地址计数器141同时生成送给各ROM1、100的地址，将生成的地址经由专用地址总线50同时输出给各ROM1、100。此后的工作与实施例4相同，这里将其说明省略。

如上所述，如果采用本实施例6，则由于设有专用地址计数器141，同时生成发送给各ROM1、100的地址，所以除了实施例4的效果以外，还能同时存取被写入各ROM1、100内的数据，输出给各输出端口4。

实施例7

图7是表示本发明的实施例7的ROM数据确认用电路的框图，图中，18是设定被写入ROM1内存储的数据的地址的地址内插用指示器(控制装置)，19是输入设定地址内插用指示器18将地址进行计数的幅度的值的地址输入端口，52是发送从地址内插用指示器18输出的指定各输出端口4的地址的地址总线，62是地址内插用指示器18按每个规定的位对从ROM1读出的数据进行分割后发送给各输出端口4用的数据总线。另外，其它结构要素与实施例1的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1内的测试的情况下，例如设定从外部的测试器(图中未示出)经由地址输入端口19将ROM1内的数据指示给地址内插用指示器18的地址。其次，地址内插用指示器18根据设定的地址，按规定的值计数完毕，生成地址，发送给ROM1。因此，从ROM1读出用地址指定的数据，地址内插用指示器18指定各输出端口4的地址，将从ROM1读出的数据，例如，按每4位进行分割，输出给对应的各输出端口4。此后的工作与实施例1的情况相同。

如上所述，如果采用本实施例7，则由于设有地址内插用指示器18、地址输入端口19、地址总线52、以及数据总线62，地址内插用指示器18以某一定的地址间隔输入表示ROM1内的数据的地址，将输入的地址计数完毕，生成指定ROM1内的数据的地址，还高速地生成选择输出端口4用的地址，所以能将被写入ROM1内存储的数据高速地同时输出给多个输出端口4，不需要安装执行测试程序用的CPU等。

实施例8

图8是表示本发明的实施例8的ROM数据确认用电路的框图，图中，20、21分别是寄存器(寄存器1、寄存器2)。22是进行生成与从ROM1读出的数据对应的检验和用的运算的运算处理装置(ALU、运算装置)。该寄存器20、21、ALU22例如也可以使用安装在实施例1的CPU3内的结构。另外，其它结构要素与实施例1的相同，所以使用同一符号，这里将它们的说明省略。

其次说明工作情况。

读出ROM1内的数据后与期望值进行比较，在进行数据是否被正确地写入ROM1内的测试的情况下，经由地址总线5输入表示ROM1内的数据的地址。因此，所读出的ROM1的数据被存入寄存器20内。其次，ALU22在与存储前一次读出的ROM1的数据的寄存器21内的数据之间进行生成检验和的运算。运算结果被输出到外部，同时还存入寄存器21。执行ALU22执行的生成检验和的运算的指令位于处理器的与通常的一个指令对应的微指令集即微码内，编排在信息处理系统中，能减少ROM数据确认用程序的源码，能减少执行时间。

如上所述，如果采用本实施例8，则通过用寄存器20、寄存器21及ALU22进行生成从ROM1读出的数据的检验和的运算，能简单且高速地测试ROM1内的数据的内容。另外，将起动生成检验和的运算的指令作为微码编排在信息处理系统中，能减少ROM数据确认用测试程序的源码，能减少测试程序的执行时间。另外，即使不使用外部高价的测试器，也能用ROM数据确认用电路内的ALU22检查从ROM1读出的数据，所以能对包含ROM数据确认用电路的每个半导体芯片同时进行测试，能减少测试所需要的时间和成本。

如上所述，如果采用本发明，则由于在CPU放弃了地址总线和数据总线的使用权的情况下，控制装置直接读出被写入ROM内的数据，将读出的上述数据分割成多个分割数据，生成多个地址，对应于由控制装置生成的多个地址中的每一个设置的多个输出端口将从控制装置输出的分割数据输入后输出到外部，所以能高速且可靠地读出被写入ROM内的数据，另外，具有能缩小测试程序的效果。

如果采用本发明，则由于还备有设定CPU放弃地址总线和数据总线的使用权用的控制数据的总线权放弃设定用寄存器，另外控制装置是DMAC，在上述控制数据已被设定在上述总线权放弃设定用存器内的情况下，DMAC直接从ROM读出数据，所以能高速且可靠地进行被写入ROM内的数据的测试，另外，具有能缩小测试程序的效果。

如果采用本发明，则由于还备有生成对应于各个输出端口的地址的地址指示器，另外控制装置是DMAC，从DMAC输出的多个分割数据被输出给由地址指示器生成的地址所指定的各输出端口，所以将初始值设定在地址指示器中，能将地址计数完毕后生成，能高速且可靠地进行被写入ROM内的数据的测试，另外，具有能缩小测试程序的效果。

如果采用本发明，则由于控制装置由第一控制装置、第二控制装置、以及设置在第一控制装置和第二控制装置之间的寄存器构成，另外，ROM数据确认用电路还备有使第一控制装置和第二控制装置的工作取得同步的DMAC同步电路，第一控制装置和第二控制装置通过DMAC同步电路一边取得同步，第一控制装置一边指定存储在ROM内的数据的地址，读出数据，将读出的数据输出给上述寄存器，第二控制装置一边分割存储在寄存器内的数据，生成多个分割数据，而且生成多个输出端口各自的地址，将分割数据输出给由地址指定的各输出端口，所以能高速且可靠地进行被写入ROM内的数据的测试，能缩小测试程序，由于还使用简易DMAC，所以与使用DMAC的情况相比较，具有能缩小设计面积的效果。

如果采用本发明，则由于控制装置是专用地址计数器，ROM由多个ROM构成，还备有从上述多个ROM的每一个中读出数据，将读出的上述数据输出给对应的输出端口用的专用地址总线及专用数据总线，专用地址计数器生成指定多个ROM内的数据的地址，通过专用地址总线输出给多个ROM，将从多个ROM读出的数据通过专用数据总线输出给分别对应的输出端口，所以具有能同时将数据输出给多个端口的效果。

如果采用本发明，则由于ROM由多个ROM构成，控制装置是CPU，还备有从多个ROM的每一个中读出数据，将读出的数据输出给对应的输出端口用的专用地址总线及专用数据总线，CPU内的程序计数器生成指定多个ROM内的数据的地址，CPU通过专用地址总线将所生成的地址输出给多个ROM，将从多个ROM读出的数据通过专用数据总线输出给分别对应的输出端口，所以能高速且可靠地进行被写入ROM内的数据的测试，具有能缩小测试程序的效果。

如果采用本发明，则由于专用地址计数器同时生成指定多个ROM内分别存储的数据的多个地址，从多个ROM同时读出上述数据，通过专用数据总线同时输出给分别对应的多个端口，所以能高速且可靠地进行被写入ROM内的数据的测试，具有能缩小测试程序的效果。

如果采用本发明，则由于使用指定ROM的地址的地址内插用指示器作为控制装置，如果地址内插用指示器输入了指定ROM内的某数据的地址，便根据所输入的上述地址，依次生成指定ROM内的其它数据的其它地址，将对应于所生成的多个地址的ROM内的数据输出给多个输出端口，所以不需要在半导体芯片内安装生成地址的CPU等，能高速地生成地址，能减少从外部输入的地址等的控制数据量，具有能高速存取ROM内的数据并输出到外部的效果。

如果采用本发明，则由于备有根据指定的地址存储从ROM内读出的数据的寄存器1；存储在前一次读出工作中读出的数据的寄存器2；以及对寄存器1和寄存器2内存储的数据进行比较，生成数据的检验和的ALU，所以不需要使用高价的测试器等，能单独地且同时对每个半导体芯片进行ROM内的数据的测试，具有能减少测试所需要的费用的效果。

如果采用本发明，则由于用一个指令访问寄存器1、寄存器2、以及ALU，将在ALU中生成寄存器1及寄存器2内存储的数据的检验和用的指令作为微码备有，所以在不使用高价的测试器等的情况下，也能单独地且同时对每个半导体芯片进行ROM内的数据的测试，具有能减少测试所需要的费用的效果。

Claims (10)

1.一种ROM数据确认用电路，其特征在于：它由控制装置和多个输出端口构成，上述控制装置在CPU放弃了地址总线和数据总线的使用权的情况下，直接读出被写入ROM内的数据，将读出的上述数据分割成多个分割数据，生成指定上述各个分割数据的输出目标的多个地址，上述多个输出端口按照由上述控制装置生成的上述多个地址中的每一个设置，将从上述控制装置输出的上述分割数据输入后输出到外部。

2.根据权利要求1所述的ROM数据确认用电路，其特征在于：还备有设定CPU放弃地址总线和数据总线的总线使用权用的控制数据的总线权放弃设定寄存器，另外控制装置是DMAC，在上述控制数据已被设定在上述总线权放弃设定寄存器内的情况下，上述DMAC从ROM读出数据。

3.根据权利要求1所述的ROM数据确认用电路，其特征在于：还备有生成对应于各个输出端口的地址的地址指示器，控制装置是DMAC，从上述DMAC输出的多个分割数据被输出给由上述地址指示器生成的上述地址所指定的上述各输出端口。

4.根据权利要求1所述的ROM数据确认用电路，其特征在于：控制装置由第一控制装置、第二控制装置、以及设置在上述第一控制装置和上述第二控制装置之间的寄存器构成，还备有使上述第一控制装置和上述第二控制装置的工作取得同步的DMAC同步电路，在上述DMAC同步电路的控制下，上述第一控制装置及上述第二控制装置取得同步，上述第一控制装置指定存储在ROM内的数据的地址，读出上述数据，将读出的上述数据输出给上述寄存器，上述第二控制装置将存储在上述寄存器内的上述数据分割成多个分割数据，而且生成多个输出端口各自的地址，将上述多个分割数据输出给由上述地址指定的上述各输出端口。

5.根据权利要求1所述的ROM数据确认用电路，其特征在于：控制装置是专用地址计数器，ROM由多个ROM构成，还备有从上述多个ROM的每一个中读出数据，将读出的上述数据输出给对应的输出端口用的专用地址总线及专用数据总线，上述专用地址计数器生成指定上述多个ROM内的数据的地址，通过上述专用地址总线输出给上述多个ROM，将从上述多个ROM读出的上述数据通过上述专用数据总线输出给分别对应的上述输出端口。

6.根据权利要求1所述的ROM数据确认用电路，其特征在于：ROM由多个ROM构成，控制装置是CPU，还备有从上述多个ROM的每一个中读出数据，将读出的上述数据输出给对应的输出端口用的专用地址总线及专用数据总线，上述CPU内的程序计数器生成指定上述多个ROM内的数据的地址，上述CPU通过上述专用地址总线将所生成的上述地址输出给上述多个ROM，将从上述多个ROM读出的上述数据通过上述专用数据总线输出给分别对应的上述输出端口。

7.根据权利要求5所述的ROM数据确认用电路，其特征在于：专用地址计数器同时生成指定多个ROM内分别存储的数据的多个地址，从上述多个ROM同时读出上述数据，通过上述专用数据总线同时输出给分别对应的多个端口。

8.根据权利要求1所述的ROM数据确认用电路，其特征在于：控制装置是指定ROM的地址的地址内插用指示器，上述地址内插用指示器如果输入了指定上述ROM内的某数据的地址，便根据所输入的上述地址，依次生成指定上述ROM内的其它数据的地址，将对应于所生成的上述多个地址的上述ROM内的数据输出给多个输出端口。

9.一种ROM数据确认用电路，其特征在于备有：根据指定的地址存储从ROM内读出的数据的寄存器1；存储在前一次读出工作中读出的数据的寄存器2；以及对上述寄存器1及上述寄存器2内存储的上述数据进行比较，生成上述数据的检验和的ALU。

10.根据权利要求9所述的ROM数据确认用电路，其特征在于：用一个指令访问寄存器1、寄存器2、以及ALU，将在上述ALU中生成上述寄存器1和上述寄存器2内存储的数据的检验和用的指令作为微码备有。

Images