CN1506863A - 总线控制装置和信息处理系统 - Google Patents

Abstract

一种总线控制装置，包括外部接口、内部单元、存储接口和内部总线，其中该存储接口监控该内部总线的使用模式，并且在该内部单元没有使用该内部总线的情况下，设置一优先处理间隔，用于仅允许该外部接口使用该内部总线，由此在该优先处理间隔期间，禁止内部单元使用该内部总线。

Description

总线控制装置和信息处理系统

技术领域

本发明涉及一种至少配置有内部总线和内部单元的总线控制装置，以及使用该总线控制装置的信息处理系统。特别地，本发明涉及一种处于CPU与本地存储器之间以便控制该CPU和该内部单元对内部总线的使用的总线控制装置，以及使用该总线控制装置的信息处理系统。

背景技术

参照附图13，下面描述一种传统的总线控制装置。图13表示一种传统的总线控制装置的示范性结构。如图13所示，总线控制装置91包括内部总线96、外部接口92、存储接口94和多个内部单元93。外部接口92、存储接口94及多个内部单元93都连接到外部总线96上。

存储接口94设置有总线仲裁器95，用于对内部总线96的使用进行仲裁。外部接口92通过系统总线101连接到外部CPU(中央处理单元)100。存储接口94直接连接到外部本地存储器102。

在CPU 100访问本地存储器102的情况下，CPU 100首先访问外部接口92。当外部接口得到来自CPU 100的访问时，其相对于总线仲裁器95请求使用内部总线96。在多个内部单元93都没有使用内部总线96时，总线仲裁器95允许外部接口92使用内部总线96。

当外部接口92被允许使用内部总线96时，外部接口92在内部总线96侧通过存储接口94相对于本地存储器102传送数据，以及外部接口92在系统总线101侧相对于CPU 100传送数据。

在图13中，参考标记97a表示用于内部单元93相对于总线仲裁器95请求使用内部总线96的总线请求信号，参考标记97b表示用于外部接口92相对于总线仲裁器95请求使用内部总线96的总线请求信号。参考标记98a表示用于总线仲裁器95允许内部单元93使用内部总线96的总线许可信号。参考标记98b表示用于总线仲裁器95允许外部接口92使用内部总线96的总线许可信号。

假定外部接口92相对于总线仲裁器95请求使用内部总线96，以及任意一个内部单元93已经正在连续长时间使用内部总线96，并且通过存储接口94相对于本地存储器102传送数据。

在这种情况下，总线仲裁器95不会允许CPU 100使用内部总线96。因此，外部接口92输出一等待信号给CPU 100。当输出等待信号时，CPU 100进入等待状态，并继续等待来自外部接口92的响应。此外，处于等待状态的CPU 100不能访问通过系统总线101连接的别的设备。因此，当延长CPU 100的等待周期时，可能会降低整个系统的性能。

为了解决上述问题，提出了一种系统，其中提供有由多个设备共享的多个共享存储器(例如见JP63(1988)-181068A)。如果使用这种系统，多个设备就可以同时读/写数据。这可以抑制由于等待周期延长而导致的整体性能的降低。

然而，在上述系统中，多个共享存储器需要构成一个系统，这就增加了成本。

发明内容

因此，考虑到上述情况，本发明的目的是提供一种总线控制装置，其通过省去多个共享存储器以便缩短本地存储器与外部设备(例如CPU)之间访问的等待时间，从而可以提高整个系统的性能，并且提供了一种使用该总线控制装置的信息处理系统。

为了实现上述目的，根据本发明的第一总线控制装置包括一个外部接口，其通过外部系统总线连接到外部设备；一内部单元；一连接到外部本地存储器的存储接口；以及一内部总线，其至少连接该外部接口至该存储接口以及连接该内部单元至该存储接口。该存储接口监控该外部接口和该内部单元对该内部总线的使用模式，以及设置一优先处理间隔，在该内部单元没有使用该内部总线的情况下，该优先处理间隔仅允许该外部接口使用该内部总线，由此在该优先处理间隔期间内禁止该内部单元使用该内部总线。

在上述第一总线控制装置中，优选地，所述存储接口包括一总线仲裁器，用于在该外部接口和该内部单元对该内部总线的使用请求之间进行仲裁；并包括一优先处理间隔管理部件，用于根据该总线仲裁器执行仲裁的结果监控该内部总线的使用模式。同时优选地，所述优先处理间隔管理部件通知该总线仲裁器和该外部接口在该内部单元没有使用该内部总线的情况下仅允许该外部接口使用内该部总线，以及设置该优先处理间隔，以及在设置优先处理间隔时，该总线仲裁器禁止该内部单元使用该内部总线。

此外，在上述第一总线控制装置中，优选地，所述存储接口包括一优先处理间隔设置寄存器，用于存储指定优先处理间隔长度的信息，并且所述优先处理间隔管理部件根据存储在该优先处理间隔设置寄存器中的信息设置优先处理间隔。

此外，在上述第一总线控制装置中，优选地，所述内部单元具有将要传送的数据量通知给该总线仲裁器，以及请求使用内部总线的功能。同时优选地，在优先处理间隔期间，当接收到内部单元对内部总线的使用请求以及要传送的数据量的通知时，该总线仲裁器对先前设置的数据量与要传送的数据量进行比较，并且当要传送的数据量等于或小于先前设置的数据量时，该总线仲裁器允许该内部单元在优先处理间隔期间使用该内部总线。

此外，在上述第一总线控装置中，优选地，所述优先处理间隔管理部件通过确认由总线仲裁器以先前设置的频率执行仲裁的结果来监控该内部总线的使用模式，所述频率由外部设备设置。

为了实现上述目的，根据本发明的第二总线控制装置包括一外部接口，其通过外部系统总线连接到外部设备；多个内部单元；一连接到外部本地存储器的存储接口；以及一内部总线，其连接所述外部接口至存储接口并连接所述内部单元至存储接口。所述多个内部单元中的一部分具有分割通过该内部总线传送给该存储接口的数据并将其发送的功能，在完成所有被分割的数据传送之前的时间内，所述存储接口除了所述多个内部单元中的所述一部分之外禁止其它内部单元使用该内部总线。

在上述第二总线控制装置中，优选地，所述内部单元的所述一部分具有一分割和传送通知部件，在将数据分割之后进行传送的情况下，在完成所有被分割的数据传送之前的时间内，该分割和传送通知部件具有通知存储接口正在传送被分割的数据的功能。所述存储接口具有一总线仲裁器，用于在该外部接口和该内部单元对该内部总线的使用请求之间进行仲裁，并且当该总线仲裁器被通知正在传送被分割的数据时，其禁止其它内部单元使用该内部总线以及允许该外部接口使用该内部总线。

在上述第二总线控制装置中，优选地，所述内部单元的所述一部分包括一分割数目设置寄存器，用于存储指定数据分割数目的信息，并根据存储的信息分割数据。

此外，在上述第二总线控制装置中，优选地，该外部接口和其它内部单元具有相对于该总线仲裁器请求使用该内部总线和通知该总线仲裁器要传送的数据量的功能。同时优选地，该总线仲裁器在从该外部接口和其它内部单元之一或两者接收到使用该内部总线的请求和要传送的数据量的通知的情况下，同时被通知正在传送被分割的数据时，该总线仲裁器对先前设置的数据量与要传送的数据量进行比较，由此确定该外部接口和其它内部单元之一或两者是否打算传送等于或小于先前设置的数据量的数据量，并且当被通知正在传送被分割的数据时，该总线仲裁器允许相对于那些确定打算传送等于或小于先前设置的数据量的数据量的设备使用该内部总线。

为了实现上述目的，根据本发明的信息处理系统包括上述第一或第二总线控制装置、一通过系统总线连接到总线控制装置的外部接口的CPU，以及一连接到所述总线控制装置的存储接口的本地存储器。

参考附图，对于本领域技术人员来说，当阅读和理解下面的详细说明之后本发明的这些和其他优点将变得更为清晰。

附图简述

图1是表示根据本发明实施例1的总线控制装置和信息处理系统的结构图。

图2是表示根据本发明实施例1的总线控制装置的示范性操作的时序图。

图3是表示根据本发明实施例2的总线控制装置和信息处理系统的结构图。

图4是表示根据本发明实施例2的总线控制装置的示范性操作的时序图。

图5是表示根据本发明实施例3的总线控制装置和信息处理系统的结构图。

图6是表示根据本发明实施例3的总线控制装置的示范性操作的时序图。

图7是表示根据本发明实施例4的总线控制装置和信息处理系统的结构图。

图8是表示根据本发明实施例5的总线控制装置和信息处理系统的结构图。

图9是表示根据本发明实施例5的总线控制装置的示范性操作的时序图。

图10是表示根据本发明实施例6的总线控制装置和信息处理系统的结构图。

图11是表示根据本发明实施例7的总线控制装置和信息处理系统的结构图。

图12是表示根据本发明实施例7的总线控制装置的示范性操作的时序图。

图13是表示一传统总线控制装置的示范性结构图。

优选实施例的详细说明

实施例1

下面，参照图1和2描述根据本发明实施例1的总线控制装置和信息处理系统。首先，参照图1描述根据实施例1的总线控制装置和信息处理系统的结构。图1表示根据本发明实施例1的总线控制装置和信息处理系统的结构。

如图1所示，实施例1的总线控制装置1包括外部接口2、内部单元3、存储接口4以及内部总线7。此外，根据实施例1的信息处理系统具有这样一种结构，其中总线控制装置1的外部接口2通过外部系统总线13连接到CPU 11，CPU 11是一个外部设备，并且存储接口4直接连接到外部本地存储器12。

内部总线7将外部接口2和存储接口4相互连接，并将每个内部单元3与存储接口4相互连接。内部总线7用于CPU 11和内部单元3以访问本地存储器12。

内部单元3根据信息处理系统的预定使用来执行各种处理。例如，在信息处理系统用于汽车导航系统的情况下，内部单元3的例子包括一绘制单元，用于绘制地图并将结果存储在一本地存储器；一图像显示单元，用于将存储在本地存储器中的图像输出至一外部显示设备；一视频输入单元，用于捕获来自外部视频输入设备的视频输入信号并将其存储在一本地存储器中等等。

此外，在信息处理系统用于汽车导航系统的情况下，CPU 11与本地存储器12之间所传送的数据的例子包括一用于CPU 11控制所述信息处理系统的指令、由信息处理系统存储在本地存储器12中的图像数据等等。在实施例1中，尽管存在多个内部单元3，但是本发明并不局限于此，也可以使用单个内部单元3。

在实施例1中，存储接口4包括一总线仲裁器5和一优先处理间隔管理部件6。总线仲裁器5仲裁外部接口2与内部单元3对内部总线7的使用请求。

当CPU 11访问本地存储器12时，通过确认从外部接口2发送到存储接口4的总线请求信号9b，提出外部接口2的使用请求。此外，当内部单元3访问本地存储器12时，通过确认从内部单元3发送到存储接口4的总线请求信号9a，做出内部单元3的使用请求。

在图2所示的正常处理间隔内(后面将描述)，以与参考图13所描述的现有技术中的总线仲裁器95相同的方式，进行总线仲裁器5的仲裁。具体地说，在正常处理间隔内，在多个单元例如外部接口2和内部单元3中只有一个单元请求使用内部总线7时，总线仲裁器5允许该请求单元使用内部总线7。另一方面，在正常处理间隔内，在多个单元请求使用内部总线7时，总线仲裁器5根据预定的优先顺序来允许内部总线7的使用。此优先顺序可以在制造过程中固定或被动态改变。

此外，在总线仲裁器5允许外部接口2使用内部总线7作为仲裁结果的情况下，总线仲裁器5确认一发送给外部接口2的总线许可信号10b。另一方面，在总线仲裁器5允许内部单元3使用内部总线7的情况下，总线仲裁器5确认一从存储接口4发送至内部单元3的总线许可信号10a。

优先处理间隔管理部件6根据由总线仲裁器5执行的仲裁的结果监控内部总线7的使用模式。由优先处理间隔管理部件6执行的监控可以在任何时刻或基于预定的时间来进行。在优先处理间隔管理部件6确认没有内部单元3正在使用内部总线7作为监控结果的情况下，优先处理间隔管理部件6通知总线仲裁器5和外部接口2仅允许外部接口2使用内部总线7，并且设置一优先处理间隔，在此间隔内仅外部接口2可以使用内部总线7。

具体地说，在优先处理间隔管理部件6确认没有内部单元3正在使用内部总线7时，通过确认一发送至总线仲裁器5和外部接口2的优先处理间隔通知信号8，优先处理间隔管理部件6设置一优先处理间隔。也就是说，其中优先处理间隔通知信号8被确认的部分对应于图2所示的优先处理间隔(后面描述)。

在确认优先处理间隔通知信号8时(即在优先处理间隔内)，总线仲裁器5仅允许外部接口2使用内部总线7，由此禁止内部单元3使用外部总线7。更具体地，总线仲裁器5确认输出至外部接口2的总线许可信号10b，并取消输出至内部单元3的总线许可信号10a。

当优先处理间隔管理部件6在外部接口2的使用请求完成之后(即取消总线请求信号9b之后)取消优先处理间隔通知信号8时，优先处理间隔完成。

此外，当设置一优先处理间隔时，外部接口2通过例如使用一中断信号14通知CPU 11在内部总线7设置了优先处理间隔。在实施例1中，用于发送优先处理间隔通知信号8给外部接口2的接线与内部总线7分开设置。此接线直接将外部接口2和存储接口4相互连接。

这样，根据实施例1，将一时间周期(即优先处理间隔)通知给CPU 11，在该时间周期内总线控制装置1可以立即响应CPU 11。因此，只在将优先处理间隔通知给CPU 11时，它才可以访问总线控制装置1，并且当没有将优先处理间隔通知给CPU 11时，优先发送相对于通过系统总线13连接的另一装置的数据。这样，可以缩短CPU11访问本地存储器12的等待时间，从而可以提高整个系统的性能。

接着，参照附图2，描述根据实施例1的总线控制装置的操作。附图2是表示根据本发明实施例1的总线控制装置的示范性操作的时序图。在图2中，所有信号都是低有效的，也就是说，所有信号都在低电平为真。

如图2所示，在时间T0到T6，总线仲裁器5执行相对于外部接口2和内部单元3的使用请求的正常仲裁。时间T0到T6对应于一个正常处理间隔。

当响应于来自内部单元3的总线请求信号9a的取消(时间T4)，总线仲裁器5取消(时间T5)相对于内部单元3的总线许可信号10a时，通过在时间T6确认相对于外部接口2和总线仲裁器5的优先处理间隔通知信号8，优先处理间隔管理部件6通知开始一优先处理间隔。已接收到优先处理间隔通知信号8的外部接口2输出中断信号14给CPU 11，由此指示开始一优先处理间隔。

在时间T7，通过确认相对于总线仲裁器5的总线请求信号9b，已被CPU 11访问的外部接口2请求使用内部总线7。

另一方面，通过在时间T6确认相对于总线仲裁器5的总线请求信号9a，内部单元3已请求使用内部总线7。但是，已在时间T6确认了来自优先处理间隔管理部件6的优先处理间隔通知信号8，从而总线仲裁器5忽略了来自内部单元3的请求。

在时间T8，通过确认相对于外部接口2的总线许可信号10b，总线仲裁器5允许外部接口2使用内部总线7。因此，外部接口2使用内部总线7传送数据。

当完成数据传送时，外部接口2在时间T10取消相对于总线仲裁器5的总线请求信号9b。总线仲裁器5已根据总线请求信号9b的取消来确定外部接口2的使用请求结束，总线仲裁器5在时间T11取消相对于外部接口2的总线许可信号10b。

通过在时间T12取消相对于外部接口2和总线仲裁器5的优先处理间隔通知信号8，已确认取消总线许可信号10b的优先处理间隔管理部件6通知优先处理间隔完成。已接收到该通知的外部接口2输出中断信号14给CPU 11，从而通知完成该优先处理间隔。

在时间T12到T17，处理返回到正常处理间隔，并且以与在时间T0到T6期间相同的方式，总线仲裁器5执行相对于外部接口2和内部单元3的使用请求的正常仲裁。

根据上述结构，通过使用根据实施例1的总线控制装置和信息处理系统，在优先处理间隔管理部件6设置一优先处理间隔的同时，总线仲裁器5可以仅允许外部接口2使用内部总线7。因此，CPU 11可以在一较短的等待周期内访问本地存储器12，从而能够提高整个系统的性能。

实施例2

以下参照附图3和4，描述根据本发明实施例2的总线控制装置和信息处理系统。首先，参照附图3，描述根据实施例2的总线控制装置和信息处理系统的结构。图3表示根据本发明实施例2的总线控制装置和信息处理系统的结构。

如图3所示，除了存储接口22的结构和功能外，根据实施例2的总线控制装置和信息处理系统与实施例1中的相同。在实施例2中，存储接口22除了总线仲裁器5和优先处理间隔管理部件23之外还具有一优先处理间隔设置寄存器24。总线仲裁器5与实施例1中的总线仲裁器相同。

在实施例2中，由CPU 11设置优先处理间隔的长度，并且指定设置优先处理间隔长度的信息存储在优先处理间隔设置寄存器24中。优先处理间隔管理部件23根据存储在优先处理间隔设置寄存器24中的信息设置优先处理间隔。

例如根据访问次数、数据量等，由CPU 11设置优先处理间隔的长度。更具体地，在根据访问次数设置优先处理间隔的长度时，CPU11设置在优先处理间隔内识别的外部接口2的访问次数，并将设置的访问次数存储在优先处理间隔设置寄存器24中。在这种情况下，在优先处理间隔期间，由外部接口2进行设置次数的访问，并且当完成最后一次访问时结束优先处理间隔。

此外，在根据数据量设置优先处理间隔的长度的情况下，CPU 11设置在优先处理间隔期间、在外部接口2与存储接口22之间传送的数据量，并将设置的数据量存储在优先处理间隔设置寄存器24中。在这种情况下，在优先处理间隔内，在外部接口2与存储接口22之间传送设置的数据量，并且当完成最后的数据传送时，结束优先处理间隔。

接着，参照附图4，描述根据实施例2的总线控制装置的操作。图4表示根据本发明实施例2的总线控制装置的示范性操作的时序图。在图4中，假设所有信号都是低有效的。此外，图4表示由CPU11根据访问次数设置优先处理间隔的长度，并且设置的访问次数为2的情况。

如图4所示，在时间T0到T4，总线仲裁器5执行相对于外部接口2和内部单元3的使用请求的正常仲裁。时间T0到T4对应于一个正常处理间隔。

当响应于内部单元3的总线请求信号9a的取消(时间T2)，总线仲裁器5取消(时间T3)相对于内部单元3的总线许可信号10a时，通过在时间T4确认相对于外部接口2和总线仲裁器5的优先处理间隔通知信号8，优先处理间隔管理部件23通知开始优先处理间隔。通过输出中断信号14给CPU 11，外部接口2通知开始优先处理间隔。

在时间T5，通过确认相对于总线仲裁器5的总线请求信号9b，已被CPU 11访问的外部接口2请求使用内部总线7。

另一方面，通过在时间T4确认相对于总线仲裁器5的总线请求信号9a，内部单元3已请求使用内部总线7。但是，在时间T4确认了来自优先处理间隔管理部件23的优先处理间隔通知信号8，从而总线仲裁器5忽略了内部单元3的请求。

在时间T6，总线仲裁器5通过确认相对于外部接口2的总线许可信号10b而允许外部接口2使用内部总线7。因此，外部接口2使用内部总线7传送数据。

当完成数据传送时，外部接口2在时间T7取消相对于总线仲裁器5的总线请求信号9b。根据总线请求信号9b的取消已确定外部接口2的使用请求完成的总线仲裁器5，在时间T8取消相对于外部接口2的总线许可信号10b。

在实施例1中，在总线仲裁器5取消相对于外部接口2的总线许可信号10b之后，结束优先处理间隔。然而，在实施例2中，以访问次数为2来设置优先处理间隔，从而仍然没有结束优先处理间隔。

在时间T9，通过第二次确认相对于总线仲裁器5的总线请求信号9b，已被CPU 11第二次访问的外部接口2请求使用内部总线7。

在时间T10，通过第二次确认相对于外部接口2的总线许可信号10b，总线仲裁器5允许外部接口2使用内部总线7。因此，外部接口2使用内部总线7执行第二次数据传送。

当完成第二次数据传送时，外部接口2在时间T11取消相对于总线仲裁器5的总线请求信号9b。已根据总线请求信号9b的取消确定外部接口的第二次使用请求结束的总线仲裁器5，在时间T12取消相对于外部接口2的总线许可信号10b。

由于外部接口2已两次完成相对于内部总线7的一系列访问，优先处理间隔管理部件23通知：通过在时间T13取消相对于外部接口2和总线仲裁器5的优先处理间隔通知信号8来结束优先处理间隔。已接收到该通知的外部接口2输出中断信号14给CPU 11，从而通知结束优先处理间隔。

在时间T13到T17，处理返回到正常处理间隔，并且总线仲裁器5以与在时间T0到T4期间相同的方式执行相对于外部接口2和内部单元3的正常仲裁。

根据上述结构，即使在使用根据实施例2的总线控制装置和信息处理系统的情况下，也可以获得与实施例1相同的效果。此外，在实施例2中，由于CPU 11可以自由地设置优先处理间隔的长度，所以优先处理间隔的长度可以根据CPU 11与本地存储器12之间传送的数据量来设置，从而可以提高总线控制装置的总体通用性。

例如，在CPU 11通过信息处理系统读取本地存储器中存储的大容量图像数据及处理图像的情况中，通过充分长地设置优先处理间隔，可以抑制图像处理被延迟。

实施例3

参照图5和6，下面描述根据本发明实施例3的总线控制装置和信息处理系统。首先，参照附图5，描述根据实施例3的总线控制装置和信息处理系统的结构。图5表示根据本发明实施例3的总线控制装置和信息处理系统的结构。

如图5所示，根据实施例3的总线控制装置和信息处理系统在内部单元32和存储接口33的结构和功能方面不同于实施例1。在实施例3中，关于在优先处理间隔内预定数量数据的传送，允许内部单元32使用内部总线7。其他方面与实施例1中相同。在本说明书中，术语“数据量”是指根据字数量等所指定的数据大小。

具体地，在实施例3中，存储接口33具有一可允许数据量设置寄存器35以及总线仲裁器34和优先处理间隔管理部件6。在可允许数据量设置寄存器35中，存储指定由内部单元32在优先处理间隔内允许传送的数据量的信息。优先处理间隔管理部件6与实施例1中的相同。

此外，在实施例3中，由CPU 11设置允许由内部单元32在优先处理间隔内传送的数据量。由CPU 11设置的可允许数据量存储在可允许数据量设置寄存器35中。

当相对于总线仲裁器34请求使用内部总线7时，内部单元32将要传送的数据量通知给总线仲裁器34。具体地，内部单元32输出一数据量通知信号36给总线仲裁器34，同时确认总线请求信号9a，由此将要传送的数据量通知给总线仲裁器34。

当总线仲裁器34接收内部总线7的使用请求和在优先处理间隔内将从内部单元32传送的数据量的情况下，总线仲裁器34比较存储在可允许数据量设置寄存器35中的数据量与通知的数据量。根据比较的结果，如果内部单元32要传送的数据量等于或小于存储在可允许数据量设置寄存器35中的数据量，则总线仲裁器34允许内部单元32在优先处理间隔内使用内部总线7。

即使在实施例3中，总线仲裁器34以与实施例1中相同的方式，执行关于外部接口2和内部单元32对内部总线7的使用请求的仲裁。

接着，参照图6描述根据实施例3的总线控制装置的操作。附图6表示根据本发明的实施例3的总线控制装置的示例操作的时序图。在图6中，假设所有信号都是低有效的(low-active)。此外，在图6中，由总线仲裁器34允许传送的数据量是2个字。假定通过内部总线7一次传送数据的最小单位是一个字。在数据量等于或小于2个字的情况下，总线仲裁器34允许内部单元32使用内部总线7。

如图6所示，在时间T1，优先处理间隔管理部件6通过确认相对于外部接口2和总线仲裁器34的优先处理间隔通知信号8，通知开始一优先处理间隔。已接收到该优先处理间隔通知信号8的外部接口2通过输出中断信号14给CPU 11来通知开始优先处理间隔。

在时间T2，已被CPU 11访问的外部接口2通过确认相对于总线仲裁器34总线请求信号9b来请求使用内部总线7。

此外，在时间T3，总线仲裁器34通过确认相对于外部接口2的总线许可信号10b允许外部接口2使用内部总线7。因此，外部接口2使用内部总线7传送数据。

当完成数据传送时，外部接口2在时间T6取消相对于总线仲裁器34的总线请求信号9b。已根据总线请求信号9b的取消确定外部接口2的使用请求结束的总线仲裁器34，在时间T7取消相对于外部接口2的总线许可信号10b。

此外，在时间T4，内部单元32在确认总线请求信号9a的同时，传送一指示数据量为两个字的传送数据量通知信号36。

因此，总线仲裁器34确认相对于内部单元32的总线许可信号10a，同时取消总线许可信号10b。因此，允许已发送指示数据量为两个字的传送数据量通知信号36的内部单元32使用内部总线7。

当完成数据传送，以及内部单元32在时间T8取消相对于总线仲裁器34的总线请求信号9a时，在时间T9，总线仲裁器34取消相对于内部单元32的总线许可信号10a。

在时间T12，通过确认相对于总线仲裁器5的一附加总线请求信号9b，已被CPU 11访问的外部接口2请求使用内部总线7。

此外，在时间T13，通过确认相对于外部接口2的总线许可信号10b，总线仲裁器34允许外部接口2使用内部总线7。

当完成数据传送时，在时间T14，外部接口2取消相对于总线仲裁器34的总线请求信号9b。然后，在时间T15，总线仲裁器34取消相对于外部接口2的总线许可信号10b。

另一方面，在时间T10，通过确认相对于总线仲裁器5的总线请求信号9a，内部单元32再次请求使用内部总线7；然而，要传送的数据量为5个字。因此，总线仲裁器忽略内部单元32的请求。

在时间T16，通过取消相对于外部接口2和总线仲裁器34的优先处理间隔通知信号8，优先处理间隔管理部件6通知结束优先处理间隔。已接收到该通知的外部接口2通过输出中断信号14给CPU11来通知结束优先处理间隔。之后，处理返回到正常处理间隔，并且总线仲裁器34执行相对于外部接口2和内部单元32的使用请求的正常仲裁。

根据上述结构，在使用根据实施例3的总线控制装置和信息处理系统的情况下，即使是在优先处理间隔内，内部单元32也可以访问本地存储器12。此外，在优先处理间隔内，可以从内部单元32传送到本地存储器12的数据量受到限制。因此，在减少从CPU 11对本地存储器12访问的等待周期同时，内部单元32的处理可以继续进行，从而提高了整个系统的性能。

实施例4

参照附图7，下面描述根据本发明实施例4的总线控制装置和信息处理系统。图7表示根据本发明实施例4的总线控制装置和信息处理系统的结构。

如图7所示，除了存储接口42的结构和功能外，根据实施例4的总线控制装置和信息处理系统与实施例1中相同。在实施例4中，存储接口42中除了总线仲裁器5和优先处理间隔管理部件43之外还包括一优先处理间隔频率设置寄存器44。总线仲裁器5与实施例1中的总线仲裁器相同。

在优先处理间隔频率设置寄存器44中，设置优先处理间隔管理部件43确认由总线仲裁器5执行的仲裁结果的频率，并且优先处理间隔管理部件43通过以设置的频率确认仲裁结果来监控内部总线7的使用模式。此外，在实施例4中，由CPU 11根据从CPU 11对本地存储器12的访问频率来设置优先处理间隔管理部件43确认仲裁结果的频率。

如果根据确认结果有任何一个内部单元3正使用内部总线7，则优先处理间隔管理部件43以与实施例1相同的方式通过确认优先处理间隔通知信号8来设置一优先处理间隔。

因此，在实施例4中，可以根据从CPU 11对本地存储器12的访问频率来设置优先处理间隔。例如，在CPU 11发送需要经常更新的数据(例如一绘图命令)给本地存储器12的情况下，增加确认仲裁结果的频率，从而抑制CPU 11中处理速度的下降。这样，根据实施例4，可以获得具有较高总体通用性的总线控制装置。

在实施例4中，确定总线仲裁结果被确认的频率的一个因素的示例包括时间。优先处理间隔管理部件43根据在优先处理间隔频率设置寄存器44中设置的时间来监控仲裁结果。

实施例5

参照附图8和9，下面描述根据本发明实施例5的总线控制装置和信息处理系统。首先，参照附图8，描述根据实施例5的总线控制装置和信息处理系统的结构。图8表示根据本发明实施例5的总线控制装置和信息处理系统的结构。

如图8所示，即使在实施例5中，总线控制装置以与实施例1中相同的方式包括外部接口2、内部单元52和53、存储接口56以及内部总线7。此外，根据实施例5的信息处理系统具有这样一种结构，其中外部接口2通过外部系统总线13连接到CPU 11，CPU 11是一个外部设备，并且存储接口56直接连接到外部本地存储器12。

在实施例5中，内部单元52与实施例1中所示的相同。与内部单元52不同，内部单元53具有将通过内部总线7传送给存储接口56的数据分割然后将其传送的功能。

此外，内部单元53具有一分割和传送通知部件54。在分割的数据经内部总线7传送的情况下，分割和传送通知部件54在结束整个分割数据的传送之前的一段时间内通知存储接口56正在传送分割的数据。

在实施例5中，通过确认从该分割和传送通知部件54发送给存储接口56的分割和传送通知信号55，来执行对于正在传送分割数据的通知。此外，通过确认从内部单元53发送至存储接口56的总线请求信号9c来执行内部单元53的使用请求。

与实施例1中相同的方式，执行内部单元52和外部接口2的使用请求。此外，在以下描述中，内部单元53被称为“特定内部单元”53以便与内部单元52区分。

存储接口56具有一总线仲裁器57，其以与实施例1中的总线仲裁器相同的方式执行关于外部接口2、内部单元52和特定内部单元53的使用请求的仲裁。在实施例5中，在结束整个分割数据的传送之前的一段时间内，即确认分割和传送通知信号55时，总线仲裁器57仅允许外部接口2和特定内部单元53使用内部总线7，并禁止内部单元52使用内部总线7。

在允许特定内部单元53使用内部总线7的情况下，总线仲裁器57确认从存储接口56发送至特定内部单元53的总线许可信号10c。在允许内部单元52和外部接口2使用内部总线7时，总线仲裁器57以与实施例1中的总线仲裁器相同的方式运行。

接着，参照附图9，描述根据实施例5的总线控制装置的操作。附图9表示根据本发明实施例5的总线控制装置的示范性操作的时序图。在图9中，假设所有信号都是低有效的。在图9所示的例子中，特定内部单元53将通过内部总线7将要被传送给存储接口56的数据分割为两部分。

如图9所示，在时间T0到T2，总线仲裁器57执行正常仲裁。时间T0到T2对应于一个正常处理间隔。在时间T1，特定内部单元53确认相对于总线仲裁器57的总线请求信号9c。

当确认了来自特定内部单元53的总线请求信号9c时，在时间T2，总线仲裁器57确认相对于特定内部单元53的总线许可信号10c，并允许特定内部单元53传送数据。同时，在时间T2，分割和传送通知部件54确认分割和传送通知信号55。

由于数据在被分割为两部分之后传送(在图9所示的示例中)，特定内部单元53在时间T4取消总线请求信号9c并在时间T5断开内部总线7。当特定内部单元53断开内部总线7时，总线仲裁器57在时间T5执行仲裁。

此时，由于确认了分割和传送通知信号55，总线仲裁器57忽略内部单元52的总线请求信号9a的使用请求。另一方面，总线仲裁器57从外部接口2接收总线请求信号9b的使用请求，并在时间T6确认相对于外部接口2的总线许可信号10b。

已完成数据传送的外部接口2在时间T8取消总线请求信号9b。当取消总线请求信号9b时，总线仲裁器57取消相对于外部接口2的总线许可信号10b，并在时间T9断开内部总线7。

当外部接口2断开内部总线7时，总线仲裁器57在时间T10执行仲裁。即使在这种情况下，仍旧确认分割和传送通知信号55，从而总线仲裁器57忽略内部单元52的总线请求信号9a的使用请求。另一方面，在时间T8，由于确认了来自特定内部单元53的总线请求信号9c，总线仲裁器57在时间T10从特定内部单元53接收使用请求以确认总线许可信号10c。

在时间T12，完成通过特定内部单元53的整个分割数据。因此，特定内部单元53取消总线请求信号9c。此外，在时间T13，分割和传送通知部件54取消分割和传送通知信号55。之后，在时间T13到T18，总线仲裁器57执行正常仲裁。

根据上述结构，在根据实施例5的总线控制装置和信息处理系统中，当确认分割和传送通知信号55时，总线仲裁器57可以禁止内部单元52使用内部总线7。因此，即使在实施例5中，也可以以与实施例1相同的方式减少从CPU 11对本地存储器12访问的等待周期。

例如，在特定内部单元53是一用于传送本地存储器12上的图像数据到一外部显示设备并允许该外部显示设备显示图像的图像显示装置时，在取决于该外部显示设备所需的周期内完成特定内部单元53与本地存储器12之间的数据传送是必要的。在这种情况下，根据实施例5，依据CPU 11与本地存储器12之间传送的数据量，可以在所需的周期内完成在特定内部单元53与本地存储器12之间的数据传送。因此，可以提高整个系统的性能。

实施例6

接着，参照附图10，描述根据本发明实施例6的总线控制装置和信息处理系统。图10表示了根据本发明实施例6的总线控制装置和信息处理系统的结构。

除了包括分割和传送通知部件54的特定内部单元62进一步包括一分割数目设置寄存器63之外，根据实施例6的总线控制装置和信息处理系统与实施例5中的相同。

在分割数目设置寄存器63中，存储用于设置所要传送数据的分割数目的信息。特定内部单元62根据存储在分割数目设置寄存器63中的信息分割所要传送的数据，并根据所分割的数据确认总线请求信号9c，从而请求使用内部总线7。

在实施例6中，存储在分割数目设置寄存器63中的信息的例子包括在一次访问内部总线7时允许传送数据的数量、特定内部单元62可以访问存储接口56的次数(访问次数)等等。

在前者的情况下，特定内部单元62分割数据以便分割之后每一数据量等于或小于一可允许的数量，并仅访问存储接口56该分割数目的次数，从而传送数据。此外，在后者的情况下，在通过所设置的访问次数分割的条件下传送数据。

根据上述结构，在根据实施例6的总线控制装置和信息处理系统中，根据CPU 11的数据传送频率和由特定内部单元62或CPU 11所传送的数据的重要性，可自由地设置由特定内部单元62对本地存储器12的一次访问所传送的数据量和访问次数。因此，可以获得具有较高总体通用性的总线控制装置。

实施例7

下面，参照附图11和12，描述根据本发明实施例7的总线控制装置和信息处理系统。首先，参照附图11，描述根据实施例7的总线控制装置和信息处理系统的结构。图11表示根据本发明实施例7的总线控制装置和信息处理系统的结构。

以与实施例1中相同的方式，根据实施例7的总线控制装置和信息处理系统包括外部接口72、内部单元73、特定内部单元62、内部总线7和存储接口74。

在实施例7中，在完成整个分割数据传送之前的一段时间内，在预定条件下也可以允许内部单元73使用内部总线7。因此，外部接口72、内部单元73和存储接口74的功能不同于实施例6中的对应部分。特定内部单元62与实施例6中的对应部件相同。

更具体地，在实施例7中，外部接口72和内部单元73具有将所传送的数据量通知给存储接口74的总线仲裁器75、以及相对于总线仲裁器75请求使用内部总线7的功能。在图11中，参考标记77a表示一传送数据量通知信号，其由内部单元73输出以将所述数据量通知给总线仲裁器75，以及77b表示传送数据量通知信号，其由外部接口72输出以将所述数据量通知给总线仲裁器75。

此外，在实施例7中，在总线仲裁器75从外部接口72和内部单元73之一或两者接收到内部总线7的使用请求和对要传送的数据量的通知的情况下，在被通知正在传送所分割的数据的同时，总线仲裁器75比较先前设置的数据量与所传送的数据量。根据该比较，总线仲裁器75确定外部接口72和内部单元73之一或两者是否打算传送等于或小于预定设置量的数据量。

在外部接口72和内部单元73之一或两者打算传送等于或小于先前设置量的数据量的情况下，总线仲裁器75允许那些打算传送等于或小于先前设置量的设备使用内部总线7，同时被通知正在传送分割的数据。

另一方面，在打算传送超过先前设置量的数据量的情况下，总线仲裁器75忽略那些已通知总线仲裁器75打算传送超过预先设置量的数据量的设备的使用请求。

此外，在实施例7中，由CPU 11设置允许外部接口72和内部单元73传送的数据量，同时总线仲裁器75被通知正在传送分割的数据。将被设置的数据量可以在外部接口72与内部单元73之间变化，并且在系统内有多个内部单元73的情况下，数据量可以在内部单元73的基础上改变。此外，存储接口74包括一可允许数据量设置寄存器76，并且将指定由CPU11设置的数据量的信息存储在该可允许数据量设置寄存器76中。

接着，参照附图12，描述根据实施例7的总线控制装置的操作。附图12表示根据本发明的实施例7的总线控制装置的示例操作的时序图。在图12中，假设所有信号都是低有效的。即使在图12中，以与图9模式相同方式，特定内部单元53也将通过内部总线7要被传送给存储接口74的数据分割为两部分。

如图12所示，在时间T0到T2，总线仲裁器75执行正常仲裁。时间T0到T2对应于一个正常处理间隔。在时间T1，特定内部单元62确认相对总线仲裁器75的总线请求信号9c。

当确认来自特定内部单元62的总线请求信号9c时，通过确认相对于特定内部单元62的总线许可信号10c，总线仲裁器75在时间T2允许特定内部单元62传送数据。同时，在时间T2，分割和传送通知部件54确认分割和传送通知信号55。

即使在图12所示的例子中，由于数据在被分割为两部分之后进行传送，所以特定内部单元62在时间T4取消总线请求信号9c并在时间T5断开内部总线7。当特定内部单元62断开内部总线7时，总线仲裁器75在时间T5执行相对于外部接口72和内部单元73的总线使用请求的仲裁。

此时，确认分割和传送通知信号55。因此，总线仲裁器75比较外部接口72与内部单元73所传送的数据量与存储在可允许数据量设置寄存器76中的数据量，并确定所传送的数据量是否超过存储在可允许数据量设置寄存器76中的数据量。根据确定结果，总线仲裁器75忽略关于超过存储在可允许数据量设置寄存器76中的数据量的将被传送数据量的使用请求。

在图12所示的例子中，在时间T5，将由外部接口72和内部单元73传送的数据量等于或小于存储在可允许数据量设置寄存器76中的数据量。因此，总线仲裁器75执行相对于外部接口72和内部单元73的总线使用请求的仲裁。

此外，在此时，总线仲裁器75确定一优先级的顺序。在图12所示的例子中，外部接口72的总线使用请求的优先级高，因而总线仲裁器75在时间T6确认相对于外部接口72的总线许可信号10b。用于确定优先级顺序的方法的例子包括先前确定优先级的顺序，随着时间推移改变优先级的顺序等。

当完成数据传送时，外部接口72在时间T8取消总线请求信号9b。此外，在时间T9，总线仲裁器75断开内部总线7。

在时间T10，总线仲裁器75确认相对于确认总线请求信号9a的内部单元73的总线许可信号10b。当确认总线许可信号10b时，内部单元73传送数据。当完成数据传送时，内部单元73在时间T11取消总线请求信号9a。当取消总线请求信号9a时，总线仲裁器75通过在时间T12取消总线许可信号10a而断开内部总线7。

在时间T12，特定内部单元62又确认总线请求信号9c。因此，总线仲裁器75在时间T13确认相对于特定内部单元62的总线许可信号10c。

在完成数据传送之后，特定内部单元62在时间T15取消总线请求信号9c。当取消总线请求信号9c时，总线仲裁器75在时间T16取消总线许可信号10c以断开内部总线7。

同时，在时间T16，分割和传送通知部件54取消分割和传送通知信号55。在时间T16到T18，总线仲裁器75执行正常仲裁。

根据上述结构，在根据实施例7的总线控制装置和信息处理系统中，所有连接到内部总线7的部件都可以在在预定条件下使用内部总线7，同时确认分割和传送通知信号55。因此，可以提高整个系统的性能。

此外，根据特定内部单元62的数据传送的重要性和频率，可以自由地设置由外部接口72和内部单元73能传送的数据量。因此，可以提高总线控制装置的总体通用性。

在实施例1到7中，使用单个半导体集成电路来实现总线控制装置。然而，本发明并不局限于此。例如，所述总线控制装置可以具有这样的配置，其中由不同的半导体集成电路构成外部接口、内部单元和存储接口，并且每个半导体集成电路设置在一个衬底上。

本发明的总线控制装置和信息处理系统特别应用于这样的装置，即在该装置中，内部单元通过内部总线相对于本地存储器发送/接收大量数据，例如视频显示控制LSI和音频处理LSI。

如上所述，根据本发明的总线控制装置和信息处理系统，可以按优先序排列来自外部单元(例如CPU)的访问。因此，没有必要提供如现有技术中的附加的存储器，这减少了从外部单元访问本地存储器的等待周期，从而可以提高整个系统的性能。

本发明可以以其他形式实施而不超出本发明的精神和本质特性。在本申请中所公开的实施例在各方面都作为是示例性的而非限制性的。本发明的范围由所附加的权利要求而不是前述描述表示，并且在所述权利要求等效的含义及范围内出现的所有变化都要包含在其中。

Claims (10)

1.一种总线控制装置，包括一个通过外部系统总线连接到外部设备的外部接口；一内部单元；一连接到外部本地存储器的存储接口；以及一至少连接该外部接口至该存储接口和连接该内部单元至该存储接口的内部总线，

其中，所述存储接口监控该外部接口和该内部单元对该内部总线的使用模式，并设置一优先处理间隔，在该内部单元没有使用该内部总线的情况下，该优先处理间隔仅允许该外部接口使用该内部总线，由此在该优先处理间隔内禁止该内部单元使用该内部总线。

2.根据权利要求1所述的总线控制装置，其中，所述存储接口包括一总线仲裁器，用于在该外部接口和该内部单元对该内部总线的使用请求之间进行仲裁，并包括一优先处理间隔管理部件，用于根据该总线仲裁器执行仲裁的结果监控该内部总线的使用模式，

其中，在该内部单元没有使用该内部总线并且设置了优先处理间隔的情况下，该优先处理间隔管理部件通知该总线仲裁器和该外部接口：仅允许该外部接口使用该内部总线，并且

在设置了优先处理间隔时，该总线仲裁器禁止该内部单元使用该内部总线。

3.根据权利要求2所述的总线控制装置，其中，所述存储接口包括一优先处理间隔设置寄存器，用于存储指定该优先处理间隔长度的信息，并且

根据存储在该优先处理间隔设置寄存器中的信息，该优先处理间隔管理部件设置优先处理间隔。

4.根据权利要求2所述的总线控制装置，其中，该内部单元具有将要传送的数据量通知给该总线仲裁器、以及请求使用该内部总线的功能，

在优先处理间隔期间，在接收到来自该内部单元对该内部总线的使用请求以及要传送的数据量的通知的情况下，该总线仲裁器将先前设置的数据量与要传送的数据量进行比较，并且

当要传送的数据量等于或小于先前设置的数据量时，该总线仲裁器允许该内部单元在优先处理间隔期间使用该内部总线。

5.根据权利要求2所述的总线控制装置，其中，通过确认该总线仲裁器以先前设置的频率执行仲裁的结果，该优先处理间隔管理部件监控该内部总线的使用模式，并且

所述频率由该外部设备设置。

6.一种总线控制装置，包括一个通过外部系统总线连接到外部设备的外部接口，多个内部单元，一连接到外部本地存储器的存储接口，以及一连接所述外部接口至该存储接口和连接所述多个内部单元至该存储接口的内部总线，

其中，所述多个内部单元中的一部分具有分割将通过该内部总线传送给该存储接口的数据并将其发送的功能，并且

在完成所有被分割的数据的传送之前的时间内，所述存储接口禁止除了所述多个内部单元中的所述一部分之外的其它内部单元使用该内部总线，并允许该外部接口使用该内部总线。

7.根据权利要求6所述的总线控制装置，其中，所述内部单元的所述一部分具有一分割和传送通知部件，

在将数据分割之后进行传送的情况下，在所有被分割的数据的传送被完成之前的时间内，该分割和传送通知部件具有通知该存储接口：被分割数据正被传送的功能，

所述存储接口具有一总线仲裁器，用于在该外部接口和该多个内部单元对该内部总线的使用请求中进行仲裁，并且

当被通知被分割数据正被传送时，该总线仲裁器禁止其它内部单元使用该内部总线并允许该外部接口使用该内部总线。

8.根据权利要求6所述的总线控制装置，其中，所述一部分内部单元包括一分割数目设置寄存器，用于存储指定数据之分割数目的信息，并根据存储的信息分割该数据。

9.根据权利要求7所述的总线控制装置，其中，该外部接口和其它内部单元具有相对于该总线仲裁器请求使用该内部总线和通知该总线仲裁器要传送的数据量的功能，

在从该外部接口和其它内部单元之一或两者接收到该内部总线的使用请求和要传送数据量的通知的情况下，该总线仲裁器将先前设置的数据量与要传送的数据量相比较，同时被通知被分割数据正被传送，由此确定是否该外部接口和其它内部单元之一或两者是否预定要传送等于或小于先前设置的数据量的数据量，并且

该总线仲裁器允许相对于那些被确定将预定要传送等于或小于先前设置的数据量的数据量的部件使用该内部总线，同时被通知被分割数据正被传送。

10.一种信息处理系统，包括权利要求1至9的任一项的总线控制装置；一CPU，通过系统总线连接到该总线控制装置的外部接口；以及一本地存储器，连接到该总线控制装置的存储接口。

Images