CN1475923A - 数据传输控制系统、电子设备、程序及数据传输控制方法 - Google Patents

Abstract

本发明提供了一种数据传输控制系统，其接收通过BUS1(IEEE1394)传输来的命令包ORB(SBP－2)，向与BUS2(ATA(IDE)/ATAPI)连接的装置发布ORB所包含的命令。其不根据发布的命令的种类设定固定长度的足够大的DMA数据长度，指示与BUS2连接的装置之间的DMA传输开始。当与BUS2连接的装置通知命令处理结束时，中止DMA传输。采用比存储器的存储容量大的值和比能够由命令指定的数据长度大的值，作为固定长度的DMA数据长度。不必对ORB所包含的命令进行译码就发布给与BUS2连接的装置。

Description

数据传输控制系统、电子设备、 程序及数据传输控制方法

技术领域

本发明涉及一种数据传输控制系统、电子设备、程序及数据传输控制方法。

背景技术

称作IEEE1394的接口标准被广泛应用在个人计算机(以下酌情称为PC)中。而且，一种被称作SBP-2(Serial Bus Protocol-2)的、包括IEEE1394处理层一部分功能的上层协议被人们所熟知。并且在该SBP-2(广义上是指SBP)中，使用与SCSI(MMC-2)类似的命令集合。

另一方面，在CD驱动器、DVD驱动器、硬盘驱动器等的存储装置中，称作ATA(IDE)/ATAPI的接口标准被广泛采用。

因此，为了使具备ATA/ATAPI接口的存储装置与具备IEEE1394接口的PC相连接，需要具备IEEE1394和ATA/ATAPI的总线桥接功能的数据传输控制系统。

这种类型的数据传输控制系统，将使用IEEE1394的SBP-2协议传送的SCSI(MMC-2)命令以ATA/ATAPI命令的方式，发布给存储装置。数据传输控制系统译码SCSI的命令，解析其内容，并开始与存储装置之间的DMA传输。

不过，由于使用SBP-2传送的命令的种类多种多样，译码(解析)这些命令的过程也增加了处理负担和处理时间。

发明内容

本发明克服了上述不足，其目的在于提供一种可以减轻命令译码处理的处理负担的数据传输控制系统、电子设备、程序以及数据传输控制方法。

本发明涉及一种数据传输控制系统，用于通过总线进行数据传输，其包括：命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令；以及DMA传输指示部分，其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间的DMA传输开始。

根据本发明，向与第二总线连接的装置发布来自第一总线的命令包所包含的命令。而且，不根据该被发布的命令的种类设定固定长度的DMA数据长度进行DMA传输。因此，数据传输控制系统可以不进行与命令的种类对应的适当的DMA数据长度的取得处理，可以减轻处理负担。

此外，在本发明中，该DMA传输指示部分，当接收发布的命令的，与第二总线连接的装置通知命令处理结束时，可以中止开始的DMA传输。

这样一来，设定足够长的DMA数据长度，以接收命令处理结束的通知为条件中止开始的DMA传输，可以适当结束DMA传输。

此外，在本发明中，该DMA传输指示部分，当接收已发布的命令的，与第二总线连接的装置请求DMA传输时，指示DMA传输开始。

此外，在本发明中，与第二总线连接的装置是将通过第二总线被传输的数据写入存储器或者从存储器读出的装置，该DMA传输指示部分，可以设定比该存储器的存储容量大的值，作为固定长度的DMA数据长度。

此外，在本发明中，该DMA传输指示部分，设定比能够由命令包所包含的命令指定的数据长度大的值，作为固定长度的DMA数据长度。

另外，在本发明中，该命令处理部分不必对通过第一总线传输来的命令包所包含的命令进行译码，就可以向与第二总线连接的装置发布该命令。

这样一来，可以省略命令的译码处理(为求得DMA数据长度大小而进行的译码处理)，可以减轻处理负担。

另外，在本发明中，第一总线是根据第一接口标准进行数据传输的总线，第二总线是根据第二接口标准进行数据传输的总线，该命令包是被第一接口标准的上层的协议定义的包。

另外，在本发明中，第一总线是根据IEEE1394标准进行数据传输的总线，第二总线是根据ATA/ATAPI标准进行数据传输的总线，该命令包是被SBP-2(SBP)定义的ORB包。

此外，本发明涉及一种电子设备，其包括上述任一所述的数据传输控制系统，以及与第二总线连接的装置。

此外，本发明涉及一种使数据传输控制系统发挥功能的程序，该数据传输控制系统包括：命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令；以及DMA传输指示部分，其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间DMA传输开始。

另外，本发明涉及一种数据传输控制方法，用于通过总线进行数据传输，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令，其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间的DMA传输开始。

附图说明

图1是对IEEE1394、SBP-2的层结构进行说明的示意图。

图2是对SBP-2的处理概况进行说明的示意图。

图3是对在SBP-2中将数据从起始点传输到目标时的命令处理进行说明的示意图。

图4是对在SBP-2中将数据从起始点传输到目标时的命令处理进行说明的示意图。

图5A、图5B和图5C是对页表进行说明的示意图。

图6A和图6B是对数据传输控制系统的总线桥接功能和各种命令的关系进行说明的示意图。

图7是本实施例的数据传输控制系统、电子设备的构成实施例示意图。

图8表示的是ATAPI的包命令处理的流程概况示意图。

图9是本实施例的详细处理实施例的流程图。

图10是本实施例的详细处理实施例的流程图。

图11是对本实施例的数据传输控制方法进行说明的示意图。

图12表示的是比较例的处理实施例的流程图。

图13是对比较例的数据传输控制方法进行说明的示意图。

图14是对其他比较例的处理实施例进行说明的示意图。

图15表示的是ATA/ATAPI的接口电路的构成实施例的示意图。

图16A和图16B是PIO读、PIO写时的信号波形图。

图17A和图17B表示的是DMA读、DMA写时的信号波形图。

图18A和图18B表示的是UltraDMA读、UltraDMA写时的信号波形图。

具体实施方式

以下，就本发明的实施例进行详细说明。

另外，以下描述的本实施例，不是对记载在权利要求范围内的本发明内容的不当限定。而且本实施例中所描述的全部构成，不一定是本发明技术手段所必须的构成要件。

1.IEEE1394、SBP-2

1.1层结构

称作SBP-2(Serial Bus Protocol-2)的协议被提议成为一个包括IEEE1394处理层一部分功能的上层协议。SBP-2(广义上是指SBP)被提议能使SCSI(MMC-2)的命令集合运用在IEEE1394协议上。当使用该SBP-2时，对现存符合SCSI标准的电子设备上使用的命令集合施加最小限度的修改，就能使它们能用在符合IEEE1394标准的电子设备上。从而，使电子设备的设计和开发容易化。

图1简略地示出了IEEE1394、SBP-2的层结构(协议栈)。

IEEE1394(IEEE1394-1995、P1394a和P1394b等)的协议由处理层、链路层和物理层构成。

处理层向上层提供处理单元的接口(服务)，通过下层的链路层提供的接口，实施读处理、写处理和锁处理等的处理。

这里，在读处理中，数据从应答节点传输至请求节点。另一方面，在写处理中，数据从请求节点传输至应答节点。此外，在锁处理中，数据从请求节点传输至应答节点，应答节点对该数据实施处理后，返回请求节点。

链路层提供寻址、数据校验和包收发的数据组帧、同步传输的周期控制等。

物理层将链路层使用的逻辑符号转换为电信号、进行总线的调停、为总线提供物理接口。

如图1所示，SBP-2层提供一个包含IEEE1394(广义上是指第一接口标准)处理层一部分功能的上层协议。

1.2 SBP-2的处理

图2表示的是SBP-2(广义上是指第一接口标准的上层第一协议)处理全过程的流程图。

如图2所示，在SBP-2上，首先，进行用于确认连接设备的ROM配置信息的读处理(步骤T1)。

其次，进行用于获得起始点(例如个人计算机)对目标(例如存储装置)的存取权(请求开始许可。总线使用权)的登录处理(步骤T2)。具体地说，通过起始点建立的登录ORB(操作请求块Operation Request Block)进行登录处理。

接着，进行读取代理的初始化(步骤T3)。然后，通过命令块ORB(标准命令ORB)进行命令处理(步骤T4)，最后通过注销ORB进行注销处理(步骤T5)。

这里，在步骤T4的命令处理中，如图3的A1所示，起始点传输写请求包(发布写请求处理)，回应目标的门铃寄存器。于是，如A2所示，目标传输读请求包，起始点返回对应的读应答包。基于此，起始点建立的ORB(命令块ORB)被取出并保存在目标的数据缓冲器(包缓冲器)中。而且，目标解析被取出的ORB中包含的命令。

当ORB中包含的命令是SCSI写命令时，如A3所示，目标将读请求包传输至起始点，起始点返回对应的读应答包。基于此，起始点的数据缓冲器中存储的数据传输至目标。而且，例如，当目标是存储装置时，传输的数据被写入存储装置。

另一方面，当ORB中包含的命令是SCSI的读命令时，如图4的B1所示，目标将一系列的写请求包传输至起始点。基于此，例如，当目标是存储装置时，从存储装置读出的数据可被传输至起始的数据缓冲器。

根据该SBP-2，目标在自身状况良好时，传输请求包(发布处理)后，可收发数据。因此，起始点和目标不必同步工作，可提高数据传输效率。

作为IEEE1394的上层协议，除了适合存储装置和打印机的数据传输的SBP-2外，适合视频和声音的数据传输的AV/C命令也被建议加入。此外，作为在IEEE1394总线上传输网络协议(IP)包的协议，IPover1394的协议也被建议采用。

另外，在起始点、目标之间进行数据传输时，如图5A所示，在起始点(个人计算机、对方节点)的数据缓冲器上有页表存在和不存在两种情况。

而且，当页表存在时，如图5B所示，在起始点建立的ORB中，包含其页表的地址和元件数。而且，通过该页表指定传输数据的地址(读出地址、写入地址)的间接地址。

另一方面，当页表不存在时，如图5C所示，在ORB中，包含地址和数据长度。而且，指定传输数据的地址(读出地址、写入地址)的直接地址。

1.3总线桥接功能

如图6A所示，本实施例的数据传输控制系统10具有在遵循IEEE1394(SBP-2)的BUS1(第一总线)和遵循ATA(IDE)/ATAPI的BUS2(第二总线)之间的桥接功能。在此，ATA(AT Attachment)主要作为硬盘接口标准被广泛使用，ATAPI(ATA Packet Interface)是能使ATA也能被使用在CD驱动器等的光盘驱动器上的接口标准。

可以实现图6A所示的总线桥接功能的数据传输控制系统10，将从个人计算机2传输来的ORB(广义上是指命令包)所包含的SCSI(SPC-2)的命令作为ATAPI的命令发布给存储装置100(光盘驱动器)。而且，译码通过SBP-2传送的SCSI命令，解析其内容，开始和存储装置100之间的DMA传输。

不过，由于通过SBP-2总线传送的命令多种多样，因此当对这些命令进行译码、解析时，会导致处理负担和处理时间的增加。

此外，如图6B所示，也可以知道在个人计算机2上运行的苹果操作系统、微软操作系统等的OS(Operating System)上，只使用SCSI(Small Computer System Interface)和ATAPI(ATA AttachmentPacket Interface)两者共用的命令。

本实施例克服了上述不足，采用以下所描述的构成的数据传输控制系统。

2.整体构成

图7表示的是本实施例的数据传输控制系统以及包括该系统的电子设备的整体构成实施例。此外，下面，举例说明，与起始点之间进行数据传输的目标是存储装置(CD驱动器、DVD驱动器等)时的情况，但本发明不局限于此。

配备数据缓冲器4的个人计算机(主机)2通过遵循IEEE1394的BUS 1(第一总线)和电子设备8连接。而且，电子设备8具有数据传输控制系统10和存储装置100(广义上是指装置)。

此外，电子设备8可以含有没有图示的系统CPU、系统存储装置(ROM、RAM)、操作部分、或者信号处理装置等。

数据传输控制系统10包括：物理层(PHY)电路14、链路层电路20、SBP-2电路22、接口电路30、包管理电路38、包缓冲器40(数据缓冲器)。此外，还包括CPU42、闪存44(EEPROM)。此外，还包括固件50，其将处理模块(程序)存储在闪存44上，由CPU42(广义上是指处理器)执行。此外，本实施例中的数据传输控制系统10不必包括图7所示的全部的电路模块、功能模块，可以省略其中的一部分。

物理层电路14是通过硬件实现图1的物理层协议的电路，具有将由链路层电路20使用的逻辑符号转换为电信号的功能。

链路(&处理)层电路20是通过硬件实现图1的链路层的协议和一部分处理层的协议的电路，提供节点之间包传输的各种服务。

借助这些物理层电路14、链路层电路20的功能，通过BUS1(第一总线)，在数据传输控制系统10与个人计算机2(广义上是指电子设备)之间，可以进行遵循IEEE1394标准的数据传输。

SBP-2电路22(传输执行电路)是通过硬件实现一部分SBP-2的协议和一部分处理层的电路。借助该SBP-2电路22的功能，能将传输数据分割成一系列的包，并对分割的一系列的包进行连续传输的处理。

接口电路30是在数据传输控制系统10与存储装置100的之间进行接口处理的电路。借助该接口电路30的功能，通过BUS2(第二总线)，在数据传输控制系统10与存储装置100之间，可以进行遵循ATA(AT Attachment)、ATAPI(ATA Packet Interface)的数据传输。

而且，如图7所示，通过设置物理层电路14、链路层电路20和接口电路30，可使数据传输控制系统10在IEEE1394(广义上是指第一接口标准)和ATA(IDE)/ATAPI(广义上是指第二接口标准)之间具有总线桥接功能。

接口电路30所包含的DMA控制器32是用于通过BUS2，在数据传输控制系统10与存储装置100之间进行DMA(DirectMemory Access)传输的电路。

此外，连接BUS2的存储装置100包括：接口电路102，用于进行遵循ATA(IDE)/ATAPI的数据传输；存取控制电路104，其控制对存储器106的存取(读或写)；以及光盘、硬盘等的存储器106。

缓冲器管理电路38是管理在包缓冲器40和链路层电路20之间接口的电路。缓冲器管理电路38包括：用于控制缓冲器管理电路38的寄存器、对与包缓冲器40连接的总线进行调停的调停电路、生成各种控制信号的序列发生器等。

此外，缓冲器管理电路38还包括指针管理部分39。该指针管理部分39以环形缓冲器方式管理包缓冲器40的指针，并且。对写入、读出的多个指针进行更新处理。

包缓冲器40(包存储器、数据缓冲器)是用于暂时存储包(传输数据)的缓冲器，由SRAM、SDRAM或DRAM等的硬件构成。此外，在本实施例中，包缓冲器40作为可随机存取的包存储部分发挥作用。而且，不用将包缓冲器40内置在数据传输控制系统10中，可以外置。

CPU42(广义上是指处理器)用于控制整个装置和数据传输。

闪存44(EEPROM)是电子可擦写编程的数据非易失性存储装置。该闪存44存储固件50的处理模块(程序)。

固件50是包括在CPU42上工作的各种处理模块(处理例程)的程序。处理层等的协议由该固件50和作为硬件的CPU42等实现。

固件50(F/W)包括通信部分52、管理部分60、读取部分70、存储作业部分80和下载部分90。此外，固件50不必包括这些全部功能块(模块)，可以省略其中的一部分。

这里，通信部分52是物理层电路14、链路层电路20等的硬件之间起接口作用的处理模块。

管理部分60(管理代理)是进行登录、重新连接、注销和复位等管理的处理模块。例如，当起始点向目标请求登录时，首先，该管理部分60可收到该登录请求。

读取部分70(读取代理)是对ORB(Operation Request Block)的接收、状态的发布和对存储作业部分80进行命令处理请求的处理模块。读取部分70与只处理单一请求的管理部分60不同，根据来自起始点的请求，也处理本身读取的ORB的连接表。

存储作业部分80是用于执行ORB所包含的命令处理和DMA传输处理的处理模块。

下载部分90是用于对存储在闪存44上的固件50的处理模块等进行更新处理的处理模块。

存储作业部分80包括命令处理部分82和DMA传输指示部分84。

这里，命令处理部分82对通过总线BUS1(遵循IEEE1394标准等的第一接口标准的第一总线)传输来的ORB(广义上是指命令包、用于数据传输操作请求的命令包)进行各种处理。具体地说，接收来自BUS1的ORB，对连接在BUS2(遵循ATA/ATAPI等的第二接口标准的第二总线)上的存储装置100(广义上是指装置)发布ORB所包含的命令(SCSI、MMC-2的命令)。此时，命令处理部分82不对从ORB(命令包)中取出的命令进行译码处理(用于检查包含在命令中的数据数、段数，或者特定的命令参数的译码处理)，也就是说，不解析命令的内容，保持其原样向存储装置100发布。

DMA传输指示部分84设定固定长度的DMA数据长度，指示通过BUS2的DMA传输(CPU不参与的数据传输)的开始等。

具体地说，DMA传输指示部分84对不根据由命令处理部分82发布的命令(ORB所包含的命令)对固定长度的DMA数据长度(DMA数据大小)进行设定。也就是说，无论是读命令还是读CD命令，在接口电路30的特定的寄存器(DMA数据长度设定寄存器)上设定相同固定长度的DMA数据长度。而且，DMA传输指示部分84指示接口电路30(存储装置100)等开始DMA数据长度的DMA传输过程。具体地说，DMA传输指示部分84响应来自存储装置100的DMA传输请求信号(DMARQ)，指示发出DMA传输请求确认信号(DMACK)，开始DMA传输过程。

此外，当连接BUS2的存储装置100通过使用INTRQ(中断)信号等方式通知数据传输控制系统10命令处理终止时，DMA传输指示部分84，中止已经开始的DMA传输。具体地说，DMA传输指示部分84从DMA传输的发送或接收状态释放接口电路30(DMA控制器32)，清除DMA传输计数器，使其为0(初始值)。

此外，作为固定长度的DMA数据长度，可以采用比存储器106(通过存储装置100写入传输数据或者读出传输数据的介质)的存储容量(例如CD时的670M字节，DVD时的4.7G字节等)更大的值。也有以采用比可由命令(SBP-2、ATAPI)指定的数据长度(可由包的数据长度的字段的位数表示的最大数据长度)更大的值。也可以采用由硬件、接口标准、协议的限制决定的最大的数据长度。此外，该固定长度的DMA数据长度可以预先在寄存器(D触发器或存储器)等上设定，而且在启动DMA传输时，该长度不必每次都设定。

3.处理的详细情况

图8表示的是ATAPI的包命令处理流程的概况。

ATAPI是用于控制CD驱动器和DVD驱动器等的多媒体设备的接口标准。ATAPI包命令位于ATA命令的更高的层，ATAPI包命令通过ATA命令被发布。

也就是说，在ATA中，命令的执行是通过在ATA寄存器上设定参数，和通过在命令寄存器里写入命令的方式实现的。反之，在ATAPI里，只有PACKET命令被写入命令寄存器，而且，ATAPI包命令传输后，才是设备控制命令的传输。包命令传输后，进行向数据寄存器的数据传输。这样一来，利用ATA的控制体系，可实现ATAPI。

在本实施例的数据传输控制系统10上，利用该ATAPI的包命令，实现在BUS2上的数据传输。

图9和图10表示的是本实施例的详细处理的流程图。

数据传输控制系统10在SBP-2的处理中，接收到一个ORB(步骤S1)，从ORB(或者页表)的数据大小上取得SBP-2的数据长度，例如将DMA数据长度设定为2T(万亿)字节(步骤S2)。

也就是说，如图11的E1所示，不进行ORB所包含的命令(读、写、读CD等)的译码处理(数据数或段数的取得，参数的解析等)。而且，不根据ORB所包含的命令的种类设定固定长度(2T字节)的DMA数据长度。而且，如图11的E2所示，通过总线BUS2向存储装置100发布ORB所包含的命令(步骤S10)。

图10表示的是步骤S10的命令发布处理的流程图。

首先，数据传输控制系统10选择一个驱动器(主控制器/从控制器)(步骤S21)。判断存储装置100是否忙(步骤S22)，当不忙时，发布PACKET命令(步骤S23。参照图8)。接着，判断存储装置100是否忙，或者有无来自存储装置100的DMARQ信号(步骤S24)。当不是那样的时候，判断是否有错误发生(步骤S25)，当有错误发生时，数据传输控制系统10中止这个命令(步骤S28)，转移到图9的步骤S19的状态发送处理。

另一方面，当没有发生错误时，数据传输控制系统10传输ATAPI包命令(步骤S26。参照图8)。而且，判断是否有错误发生(步骤S27)，当有错误发生时，中止这个命令(步骤S28)，转移到图9的步骤S19的状态发送处理。另一方面，当没有发生错误时，正常完成命令发布处理。

返回对图9的说明。当包发布处理结束时，数据传输控制系统10判断数据长度是否为“0”(步骤S11)。例如，当ORB所包含的命令为测试单元就绪或启动/停止单元，数据长度为“0”。当数据长度为“0”时，转移到步骤S17。

另一方面，当数据长度不为“0”时，如图11的E3所示，数据传输控制系统10判断是否有来自存储装置100的DMARQ(DMA传输请求)信号发布(步骤S12)。当DMARQ信号被发布时，如图11的E4所示，指示在与存储装置100之间开始DMA传输(2T字节)(步骤S13)。

也就是说，在遵循ATA/ATAPI的BUS2中，如后面所述，作为DMA传输请求信号的DMARQ和DMARQ的确认信号DMACK等的信号被定义。存储装置100的接口电路102发布DMARQ信号后，当存储装置10的接口电路30随后发布DMACK信号时，DMA传输开始。

下面，如图11的E5所示，数据传输控制系统10指示和PC(个人计算机2)的数据传输(SBP-2数据长度)开始(步骤S14)。

也就是说，在本实施例中，由硬件电路的SBP-2电路22实现和PC的数据传输。这样一来，设定SBP-2数据长度和DMA数据长度后，通过BUS1从PC接收的传输数据(写数据)通过包缓冲器40和BUS2，仍旧自动地传输到存储装置100。此外，通过BUS2，从存储装置100接收的传输数据(读数据)通过包缓冲器40和BUS1，仍旧自动地传输到PC。因此，直到通过BUSI的SBP-2传输、通过BUS2的ATAPI的DMA传输结束，固件50(CPU42)不必参与数据传输处理。因此，显著地减轻了固件50的处理负担。

当数据传输控制系统10判断和PC的数据传输(硬件SBP-2传输)结束(步骤S16)时，判断存储装置100的命令处理是否结束(步骤S17)。该判断通过被ATA/ATAPI定义的BUS2的中断信号INTRQ等进行。而且当判断命令处理结束时，如图11的E6所示，中止DMA传输(步骤S18)。然后如E7所示，数据传输控制系统10发送状态给PC(步骤S19)。

也就是说，在本实施例中，如图9的步骤S2所示，设定足够大的值(2T字节)作为DMA数据长度，因此，由于DMA数据长度不为“0”，DMA传输就没有结束。因此，如步骤S17所示，一旦命令处理结束，DMA传输认为完成，DMA传输就中止。

具体地说，即使在BUS2上的数据传输实质上结束，因为数据长度不为“0”，存储装置10处于DMA传输发送或等待接收状态。在此状态下，如果存储装置100通过发布中断信号INTRQ，通知命令处理结束时，本实施例的存储装置10释放DMA发送或等待接收状态，中止DMA传输。基于此，能使DMA传输完全结束。

如上所述，在本实施例中，因为设定十分大的DMA数据长度，不必解析来自BUS1的ORB所包含的SCSI的命令内容，依旧通过BUS2向存储装置100发布。因此，可以省略命令的译码处理。大幅度减轻处理负担。此外，即使设定十分大的DMA数据长度开始DMA传输，通过等待来自存储装置100的命令处理结束的通知后再发布，可以使DMA传输正常结束。

此外，在SCSI上，和ATAPI不同，在命令的最后附加控制字节。此外，在SCSI上存在6个字节、10个字节、12个字节的命令，但ATAPI的命令只使用12个字节。不过，在ORB中，命令块是12个字节，不足12个字节的命令被填充(Padding)也不附加控制字节。因此，不会发生ORB所包含的SCSI(MMC-2)的命令依旧向ATAPI的存储装置100发布的问题。但是，在本实施例中，对ORB所包含的命令做一些修改处理，可以向存储装置100发布。

图12表示的是作为本实施例的比较实施例的数据传输控制方法的流程图。在图12的比较实施例中，通过译码ORB所包含的命令，取得DMA数据长度。

例如，应该译码的命令可以进行如下分类。

也就是说，作为进行数据收发的命令，包括：用字节数指定数据的长度的工作方式检测、工作方式选择、询问(inquiry)等，以及用段数指定数据长度的读、写等。

此外，作为不进行数据的收发的命令有测试单元准备就绪、启动/停止单元等。

而且，在以段数指定数据长度的时候，为了求得实际数据长度，需要指定段长度。此时，为了指定段长度采用以下方法。

(1)基于工作方式选择的段长度指定(传统SCSI方法)

由工作方式选择的参数指定段长度，在存储装置(CD驱动器)正常结束工作方式选择的命令的时候，在其后的段长度上使用由工作方式选择指定的段长度。

(2)通过读CD命令的段长度指定

在通过读CD的参数指定段长度的时候，该段长度仅在其命令下有效。

为了对应于这些命令，在比较实施例中，需要进行如图12的处理。

也就是说，在图12中，接收ORB时(步骤S31)，译码ORB所包含的命令，判断是否用字节单位指定数据数(步骤S32)。而且，当用字节单位指定数据数时，以命令内的数据数指定作为数据大小(步骤S33)。另一方面，当不用字节单位指定数据数时，判断是否用段单位指定数据数(步骤S34)。而且，当不用段单位指定数据数时，将数据大小设为“0”(步骤S35)。

当用段单位指定数据数时，判断是否存在段大小(步骤S35)，当不存在段大小时，将2048字节×(命令的段数)作为数据大小(步骤S37)。另一方面，当存在段大小时，以(指定段大小)×(命令的段数)作为数据大小(步骤S38)。

在图12的比较实施例中，将通过以上处理得到的数据大小设定为SBP-2数据长度和DMA数据长度(步骤S39)。而且，其后，进行步骤S40以下的处理。而且，在进行步骤S40以下的处理中，和图9的本实施例的处理不同，在步骤S45中，根据DMA数据长度等，进行DMA传输是否结束的判断(参照图13的F6)。此外，图9的步骤S18的DMA传输的中止处理在图12中不存在。

如上所述，在图12的比较实施例中，在步骤S32～S38中(参照图13的F1)，因为进行命令的译码(解析)处理，所以处理负担变得很重。反之，在图9的本实施例中，不需要这些处理，此点是本实施例的优点。

图14表示的是其他的比较实施例的数据传输控制方法的处理流程图，在图14的比较实施例中，参照ORB的页表等，取得DMA数据长度。

也就是说，在图14中，接收ORB时(步骤S51)，判断ORB的数据长度是否为“0”(步骤S52)，当为“0”时，转移到步骤S56。另一方面，当ORB的数据大小不为“0”时，判断PC的数据缓冲器上是否存在页表(步骤S53)。而且，当存在页表时，全部读出页表，计算数据大小(步骤S54)。而且，将取得的数据大小设定为SBP-2数据长度和DMA数据长度(步骤S56)。其后的步骤S60以下的处理与图12的步骤S40以下的处理一样。

即使在该图14的比较实施例中，因为需要步骤S52～S54所示的处理，增加了处理负担，此点是图9的本实施例的优点所在。

4.ATA/ATAPI的接口电路

图15表示的是ATA/ATAPI的接口电路30的构成实施例。此外，接口电路30不需要具备图15的全部电路模块，可以省略其中的一部分。

FIFO31是用于调整(缓冲)数据传输的传输率的差的缓冲器。DMA控制器32是对FIFO31和接口核心电路34进行控制(REQ/ACK控制)等的电路。

接口核心电路34是进行DMA的控制等的电路。接口核心电路34中所包含的计数器35是ATA(IDE)/ATAPI用的复位计数器。接口核心电路34中所包含的UDMA电路36是用于控制ATA/ATAPI的UltraDMA传输的电路，UltraDMA用的FIFO37、UltraDMA用的CRC运算电路38。

寄存器33是用于控制DMA传输开始等的寄存器，可以通过固件50(CPU 42)存取该寄存器33。

CS[1:0]是为了存取ATA的各寄存器而使用的芯片选择信号。DA[2:0]是用于存取数据或数据端口的地址信号。

DMARQ、DMACK是使用在DMA传输上的信号。当数据传输准备就绪时，存储装置100(装置)侧发布(激活)DMARQ信号；数据传输控制系统10(主机)对此进行应答，发布信号DMACK，初始化DMA传输。

DIOW(STOP)是寄存器或者数据端口写入时使用的写信号，此外，其在UltraDMA传输中作为STOP信号发挥功能。DIOR(HDMARDY、HSTROBE)信号是从寄存器或者数据端口读数据时使用的读信号。此外，其在UltraDMA传输中作为HDMARDY、HSTROBE信号发挥作用。

IORDY(DDMARDY、DSTROBE)是在存储装置100的数据传输没有准备就绪时使用的等待信号等。此外，其在UltraDMA传输中作为DDMARDY、DSTROBE信号发挥作用。

INTRQ是为了存储装置100(装置)向数据传输控制系统10(主机)请求中断而使用的信号。该INTRQ被发布后，当数据传输控制系统10读出存储装置100的状态寄存器的内容时，经过在特定时间后，存储装置100取消INTRQ(非活动)。通过信号INTRQ，存储装置100可将命令处理结束通知数据传输控制系统10。

图16A～图18B是以上用的信号的波形图。此外，在这些图中，“#”表示的是负逻辑(低电平发布)的信号。

图16A和图16B是PIO(Parallel I/O)读和PIO写时的信号波形图。ATA的状态寄存器的读通过图16A的PIO读进行，向控制寄存器的写通过图16B的PIO写进行。例如，向存储装置100的PACKET命令的发布和ATAPI包命令的传输(参照图8和图10)可以通过该PIO传输进行。

图17A和图17B是DMA读和DMA写时的信号波形图。当数据传输准备就绪时，存储装置100(接口电路102)发布信号DMARQ(高电平)。而且，数据传输控制系统10(接口电路30)响应DMARQ，并发布信号DMACK(低电平)，开始DMA传输。其后，使用DIOR(读时)或者DIOW(写时)，进行数据DD[15:0]的DMA传输。

图18A和图18B是UltraDMA读、UltraDMA写时的信号波形图。当数据传输的准备就绪时，存储装置100发布DMARQ。而且，数据传输控制系统10响应DMARQ，并发布信号DMACK，开始DMA传输。其后，使用DIOW、DIOR和IORDY，进行数据DD[15:0]的UltraDMA传输。

此外，本发明不局限于本实施例，在本发明主题范围内可以有各种变形。

例如，在说明书的描述中，引用术语(IEEE1394、ATA/ATAPI、SBP-2、IPover 1394、ORB、个人计算机·存储装置、硬盘驱动器·光盘驱动器启、存储装置、CPU等)时标注了其广义术语(第一接口标准、第二接口标准、第一接口标准的第一上层协议、第一接口标准的第二上层协议、命令包、电子设备、存储装置、装置、处理器等)，在说明书的其他描述中也可以置换成广义术语。

另外，本发明中的从属权利要求所涉及的发明，可以省略其中从属项的权利要求的一部分构成要件。此外，本发明的独立权利要求1所涉及的发明的要件也可以从属于其他的独立权利要求。

另外，本发明的数据传输控制系统、电子设备的构成不限于图7所示的构成。可有各种变形。例如，既可以省略部分这些图的各电路块、各功能块，也可以变更其连接关系。此外，第二总线(BUS2)也可以连接在和存储装置不同的装置上。另外，物理层电路、链路层电路和包缓冲器的连接构成也不限于图7所示的连接构成。

此外，本实施例中，虽然对通过固件(程序)实现命令处理部分和DMA传输指示部分等的功能的情况进行了描述，但也可以通过硬件电路实现这些中的部分功能或全部功能。

此外，本发明可以适用于各种电子设备(硬盘驱动器、光盘驱动器、光磁盘驱动器、PDA、扩展设备、音响设备、数码录像机、手机、打印机、扫描仪、TV、VTR、电话机、显示装置、投影机个人计算机或者电子记事本等)。

另外，在本实施例中，也对将本发明适用于IEEE1394、SBP-2、ATA/ATAPI标准中的数据传输的情况进行了描述。不过本发明对基于和例如IEEE1394(P1394a)、SBP-2(SBP)、ATA/ATAPI相同的思想的标准和发展IEEE1394、SBP-2、ATA/ATAPI的标准的数据传输也适用。

尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改、变化和等同物由权利要求书的内容涵盖。

Claims (13)

1.一种数据传输控制系统，用于通过总线进行数据传输，其特征在于包括：

命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令；以及

DMA传输指示部分，其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间的DMA传输开始。

2.根据权利要求1所述的数据传输控制系统，其特征在于：所述DMA传输指示部分，

当接收发布的命令的，与第二总线连接的装置通知命令处理结束时，中止开始的DMA传输。

3.根据权利要求1所述的数据传输控制系统，其特征在于：

所述DMA传输指示部分，

当接收发布命令的，与第二总线连接的装置请求DMA传输时，指示DMA传输开始。

4.根据权利要求1所述的数据传输控制系统，其特征在于：

与第二总线连接的装置是将通过第二总线被传输的数据写入存储器或者从存储器读出的装置，

所述DMA传输指示部分，

设定比所述存储器的存储容量大的值，作为固定长度的所述DMA数据长度。

5.根据权利要求1所述的数据传输控制系统，其特征在于：

所述DMA传输指示部分，

设定比能够由命令包所包含的命令指定的数据长度大的值，作为固定长度的所述DMA数据长度。

6.根据权利要求1所述的数据传输控制系统，其特征在于：

所述命令处理部分，

不必对通过第一总线传输来的命令包所包含的命令进行译码，向与第二总线连接的装置发布所述命令。

7.根据权利要求1所述的数据传输控制系统，其特征在于：

第一总线是根据第一接口标准进行数据传输的总线，第二总线是根据第二接口标准进行数据传输的总线，

所述命令包是被第一接口标准的上层协议定义的包。

8.根据权利要求1所述的数据传输控制系统，其特征在于：

第一总线是根据IEEE1394标准进行数据传输的总线，第二总线是根据ATA/ATAPI标准进行数据传输的总线，

所述命令包是被SBP-2定义的ORB包。

9.一种电子设备，其特征在于包括：

根据权利要求1至8中任一所述的数据传输控制系统；

以及

与第二总线连接的装置。

10.一种程序，使数据传输控制系统发挥功能，其特征在于：所述数据传输控制系统包括：

命令处理部分，其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令；以及

DMA传输指示部分，其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间的DMA传输开始。

11.根据权利要求10所述的程序，其特征在于：

所述DMA传输指示部分，

当接收发布的命令的，与第二总线连接的装置通知命令处理结束时，中止开始的DMA传输。

12.一种数据传输控制方法，用于通过总线进行数据传输，其特征在于：

其接收通过第一总线传输来的命令包，向与第二总线连接的装置发布命令包所包含的命令；

其不根据发布的命令的种类设定固定长度的DMA数据长度，指示与第二总线连接的装置之间的DMA传输开始。

13.根据权利要求12所述的数据传输控制方法，其特征在于：

当接收发布的命令的，与第二总线连接的装置通知命令处理结束时，中止开始的DMA传输。

Images