CN1503331A - 表面改质方法 - Google Patents

表面改质方法 Download PDF

Info

Publication number
CN1503331A
CN1503331A CNA2003101154865A CN200310115486A CN1503331A CN 1503331 A CN1503331 A CN 1503331A CN A2003101154865 A CNA2003101154865 A CN A2003101154865A CN 200310115486 A CN200310115486 A CN 200310115486A CN 1503331 A CN1503331 A CN 1503331A
Authority
CN
China
Prior art keywords
plasma
mentioned
nitrogen
processed matrix
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101154865A
Other languages
English (en)
Other versions
CN1275295C (zh
Inventor
北川英夫
铃木伸昌
内山信三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1503331A publication Critical patent/CN1503331A/zh
Application granted granted Critical
Publication of CN1275295C publication Critical patent/CN1275295C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

提供一种在短处理时间内生成能够充分减小氧化硅薄膜与硅基板界面的氮浓度且提高氧化硅膜中的氮浓度、减少损伤的高品位的氧氮化硅薄膜的表面改质方法。在利用等离子体对被处理基体的表面进行改质的方法中，其特征在于，该方法具有以下将被处理基体的温度调节至200℃以上、400℃以下的步骤；向等离子体处理室内导入含有氮原子的气体或含有氮原子的气体与惰性气体的混合气的步骤；将上述等离子体处理室内的压力调节至13.3Pa以上的步骤；在上述等离子体处理室内生成等离子体的步骤；以及以10eV以下的能量使上述等离子体中的离子入射到上述被处理基体中的步骤。

Description

表面改质方法
技术领域
本发明涉及半导体制造方法，特别是涉及利用微波表面波等离子体，以高品位、高速地对被处理基体进行改质的方法。本发明适用于例如形成氧氮化硅薄膜。
背景技术
近年来，随着半导体装置的微细化，在厚度在3nm以下的栅绝缘膜上使用氧氮化硅薄膜。氧氮化硅薄膜的比电容率高，具有抑制漏电流的效果和防止硼从栅电极扩散的效果，其优良的特性倍受注目。
氧氮化硅薄膜的制造方法有两种，一种是先形成硅热氧化薄膜后导入氮气的方法，另一种是采用直接CVD(化学气相沉积)法在硅基板上形成氧氮化硅薄膜的方法，但从与硅基板的界面的电学性质方面考虑，前一种方法是有利的。另外，关于对氧化硅薄膜进行氮化处理的方法，正在研究热处理和等离子体处理等。
采用热处理的氧氮化硅薄膜制法中，提出例如在一氧化氮气氛中将晶片加热数小时的方法(第62届应用物理学会学术讲演会讲演预稿集；No.2,630页)，该方式是对氧化硅薄膜进行热氮化的方法。由于热氮化要求800℃～1000℃的高温，故氮气容易在氧化硅薄膜中移动，到达氧化硅薄膜与硅的界面。由于氮气在氧化硅薄膜和硅中扩散的难易程度不同，故蓄积在氧化硅薄膜与硅的界面处。因此，采用热氮化的氧化硅薄膜中的纵深方向上的氮浓度分布，局限于硅与氧化硅薄膜的界面处。另外，作为采用热处理的氧氮化硅薄膜制法的其他例子，特开平6-140392号公报中公开了使用NH3的氮化方法。
采用等离子体处理的氧氮化硅薄膜制法中，提出一种使用远距等离子体(Remote Plasma)、充分减少氮等离子体中的氮离子，仅将氮活性种输送给晶片，从而将氧化硅薄膜氮化的方法(第62届应用物理学会学术讲演会讲演预稿集；No.2,631页)。该方式是利用反应性高的中性活性种，可以在比较低的400℃左右的温度下将氧化硅薄膜氮化。或是将反应容器保持在高压，或是将等离子体发生部与晶片极大地分离，从而减少等离子体中的氮离子，仅利用氮活性种。采用远距等离子体处理的氧化硅薄膜中的纵深方向上的氮浓度分布，可以是象表面那样大，在硅与氧化硅薄膜的界面处减小。
另外，还已知使用来自等离子体的离子的氮化方法(特开平10-173187号公报)。该方法是以50eV以下的能量使离子入射，获得在依赖于离子能量的深度内具有峰的氮在纵深方向上的浓度分布。
这些以往的氧化硅薄膜的氮化方法中，存在一些问题，对于超薄氧化膜尚达不到实用的程度。
例如，在热氮化处理中，由于氧化硅薄膜与硅的界面处的氮浓度高，会发生晶体管的通道(channel)的移动度降低等元件特性恶化的问题。另外，由于氧化硅薄膜表面的氮浓度低，栅电极的硼会扩散到氧化硅薄膜中，引起漏电流增大等问题。
远距等离子体处理中，由于与等离子体中的氮离子同为必要的氮的中性活性种也减少，因此得不到足够的氮的中性活性种，从而使处理时间非常长。另外，氧化硅薄膜中的纵深方向上的氮浓度分布，随着深度的增加而急剧减少，因此，难以提高氮的表面密度。进而，如果要想导入足够量的氮，则必须在高温下进行，由于氮扩散至很深的位置，故不能以高浓度形成浅的氮化层。
采用离子的氮化中，如果在低压力、低温的条件下进行处理，就会在硅热氧化膜中残留有损伤，漏电流和硼扩散阻止性能劣化。虽然损伤在高温下复原，但在高温处理下氮发生扩散，从而不能形成浅的氮化层。另外，如果以数十eV的高能量射入离子，则由于离子被注入到很深的位置，而不能适应3nm以下的超薄氧化膜的氮化。
本发明的目的在于，解决这些以往技术的问题，提供这样一种表面改质方法，该方法可在短时间内生成一种充分减小氧化硅薄膜与硅基板界面的氮浓度、且提高氧化硅薄膜中的氮浓度、减少损伤的高品位的氧氮化硅薄膜。
发明内容
作为本发明之一的表面改质方法，是利用等离子体对被处理基体的表面进行改质的方法，其特征在于，该方法中具有将被处理基体的温度调节至200℃以上、400℃以下的步骤；向等离子体处理室内导入含有氮原子的气体或含有氮原子的气体与惰性气体的混合气的步骤；将上述等离子体处理室内的压力调节至13.3Pa以上的步骤；在上述等离子体处理室内生成等离子体的步骤；以及以10eV以下的能量使上述等离子体中的离子入射到上述被处理基体中的步骤。上述温度调节步骤中，也可以将上述被处理基体的温度调节至200℃以上、300℃以下。上述导入步骤中，作为含氮原子的气体，也可以导入N2、NH3或N2H4。上述导入步骤中，作为惰性气体，也可以导入He、Ne、Ar、Kr、Xe。上述压力调节步骤中，也可以将上述所定压力设定为26.6Pa以上、399Pa以下。上述入射步骤中，所入射的上述离子的离子能量的平均值，也可以在7eV以下。上述生成步骤中，作为上述等离子体，可以生成表面波等离子体、表面波干涉等离子体或RLSA等离子体。
作为本发明的另一发明的表面改质方法，也可以采用上述方法对MOSFET的栅绝缘膜的表面进行改质。
本发明的其他目的或其他的特征，参照以下附图以及根据所说明的优选实施例而变得清晰。
附图说明
图1为作为本发明一个实施例的微波表面波干涉等离子体处理装置的简要剖面立体图。
图2为示出被处理基体上形成的氧化硅薄膜中的纵深方向上的氮浓度分布的曲线图。
图3为示出入射到被处理基体中的离子能量分布的压力依赖性的曲线图。
图4为示出压力与氮浓度分布峰深度的关系的曲线图。
图5为示出采用XPS测定的N1s峰的因基板温度而引起的变化的曲线图。
图6为图1所示微波表面波干涉等离子体处理装置的变化例的简要剖面立体图。
图7为可适用于图1所示微波表面波干涉等离子体处理装置的载置台的升降机构的简要框图。
图8为可适用于图1所示微波表面波干涉等离子体处理装置的气体混合比调整机构的简要框图。
具体实施方式
参照图1详细地说明本发明的一个实施方案的微波表面波干涉等离子体处理装置。图1中，1为等离子体处理室，2为被处理基体，3为用于保持被处理基体2的被处理基体载置台，4为加热器，5为处理用气体导入装置，6为排气口，8为用于将微波导入等离子体处理室1中的有槽的无端环状波导管，11为在无端环状波导管8中每隔微波管内波长的1/2或1/4设置的槽，7为用于将微波导入等离子体处理室1内的电介体窗，10为在无端环状波导管内设置的冷却水路。等离子体处理室1内壁和电介体窗7为石英的，这样就不会有金属污染被处理基体2的可能性。考虑到内置加热器4的热传导和金属污染，被处理基体载置台3为以氮化铝作为主要成分的陶瓷。
在等离子体处理中，在冷却水路10中流过冷却水，将无端环状波导管8冷却至室温。另外，利用加热器4对被处理基体载置台3进行加热。将表面上带有厚度在3nm以下的超薄氧化硅薄膜的被处理基体2运送并载置到被处理基体载置台3上。被处理基体2的运送，可以使用图中未示出的负载闭锁(load lock)室在真空中进行，也可以在大气压下并在氮气或惰性气体气氛中进行。
然后，借助具有本技术领域公知的压力调节阀25a和真空泵(例如坚山制作所制)25b的排气系统25，对等离子体处理室1内抽真空。等离子体处理室1内的压力，可以采用下述方法来调节：控制部21一边使真空泵25b运转，一边控制通过阀的开启程度来调节处理室1内压力的压力调节阀25a(例如VAT制的带有压力调节功能的闸门阀和MKS制排气节流阀(throttle valve))，以使用于检测处理室1内压力的压力传感器24达到所规定的值。
接着，借助处理用气体导入装置5，将含有氮气的气体(例如N2、NO、NO2、NH3、N2H4)或含有氮气的气体与惰性气体(例如He、Ne、Ar、Xe、Kr)的混合气导入等离子体处理室1内。处理气体导入装置5除了具有气体源、供给路以外，如图8所示，还具有本技术领域公知的流量调节阀等，可以将所希望的流量导入到处理室1内。即，惰性气体和氮气的流量，可以使用连接到控制部21上的、用于调节气体质量流量的质量流量控制器(例如MKS制)等的质量流量控制器27和用于向等离子体处理室1中供给或停止供给气体的阀28来调节。控制部21通过指示质量流量控制器27达到所希望的质量流量，向等离子体处理室1中供给所希望混合比的气体。当完全不流过某气体时，就将阀28关闭。由于惰性气体没有反应性，故对氧化硅薄膜没有不良影响，而且由于容易电离，故可增加等离子体密度并提高氮化处理速度。
然后，调节排气系统25中设置的传导阀(conductance valve)等压力调节阀25a，以便将等离子体处理室1内的压力保持一定。
然后，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的微波供给到等离子体处理室1内，使其在等离子体处理室1内产生等离子体。被导入无端环状波导管8内的微波，被分配成左右两束，具有比自由空间还要长的管内波长并被传送，通过电介体7由槽11被导入等离子体处理室1内，作为表面波在电介体7的表面上传送。该表面波在相邻的槽间干涉，形成电场。由该电场生成等离子体。由于等离子体发生部的电子温度和电子密度高，因此可以高效率地将氮离解。另外，一旦离开等离子体发生部，则电子温度急速降低。等离子体中的氮离子被扩散并输送到被处理基体2附近，受到被处理基体2表面上发生的离子层的加速，与被处理基体2冲撞。经过所规定的时间后，停止微波电源，并停止氮气，对等离子体处理室1内抽真空，然后将被处理基体2运送到等离子体处理室1外。由于受到等离子体的加热，被处理基体2的温度由初期温度上升。温度的上升由入射到基板中的离子的能量和个数来决定。
为了达到10V以下的非常低的鞘电压(sheath voltage)，且将等离子体密度维持在可实用的数值，最适宜的方法是使超高密度的片状等离子体扩散到下游。本方法中最适宜使用的等离子体源是微波表面波等离子体，具体地可以举出表面波等离子体、表面波干涉等离子体、RLSA等离子体等，也可以是其他的等离子体源，例如微波等离子体、诱导结合等离子体、容量结合等离子体、磁控管等离子体、ECR等离子体、NLD等离子体等，只要达到10V以下的鞘电位和可实用的等离子体密度，就可以用于本方法。
离子能量可以采用压力、等离子体发生方法等来调整。例如，如果提高压力，则离子能量降低，如果降低压力，则离子能量增大。另外，一般来说，使其产生等离子体的高频的频率越高，离子能量越低。例如，有报告称，上述诱导结合等离子体、容量结合等离子体中，在迄今为止的市售的装置中，入射离子能量为10～20V。使用这种等离子体源的场合，氮进入到很深的位置，从而不能获得特性良好的栅绝缘膜。
其次，对使用上述装置进行氮化的氧化硅薄膜进行分析的结果，获得了如下一些发现，该结果在以下进行详细叙述。
当采用SIMS测定被处理基体表面的氧化硅薄膜中氮浓度的处理压力依赖性时，如图2所示，可以看出，氮化深度和氮化量极大地依赖于压力。应予说明，为了便于理解，图2是将彩图附在本申请中。
另外，图3示出在相同装置中向基板入射的离子入射能量分布的压力依赖性的测定结果。应予说明，与图2同样，图3也是将彩图附在本申请中。由图3看出，分布随着压力的上升而移动到低能量侧，进而使入射离子量降低，与图2所示的SIMS的结果很好地相对应。即，本方法中，可以得出通过氮离子的注入来使氧化硅薄膜氮化的结论。13.3Pa的离子能量分布形变大，含有大量的高能量成分，相应地，氮浓度分布也形变大，被注入到深处的成分变多。压力在39.9Pa以上时，入射离子能量分布的高能量成分消失。这被认为是由于高压力使平均自由行程变短，在等离子体发生部生成的高能量粒子由于碰撞而丧失能量。
图3所示的入射离子能量分布图示出直到13.3Pa的测定结果。在13.3Pa下处理的栅绝缘膜虽然程度轻，但发现有稍微劣化的倾向。此时的入射离子能量的平均值为7eV，分布的大部分进入到10eV当中，但也发现一部分以高于10eV的能量入射的离子。随着压力的提高，10eV以上的离子减少，随之膜特性也变得良好。
另外，由图3可看出，在26.6Pa下，通过提高压力来减少离子的高能量成分。虽然在13.3Pa下稍微残留有10eV以上能量的成分，但在26.6Pa以上时，10eV以上的成分降低至检测极限以下。根据这一事实，可以说更优选26.6Pa以上。
图4示出将氮浓度达到最大时的深度相对于压力绘制而成的图。氮浓度达到最大时的深度，在处理压力为399Pa下，变浅至0.4nm左右，也可以是膜厚1nm左右的栅氧化膜，可以将硅/氧化硅薄膜界面的氮浓度保持在很低的水平。另外，对于厚的膜，在低压力的条件下可以对应。应予说明，在399Pa以上的压力下，不能维持稳定的表面波等离子体的放电。
其次，图5示出使用XPS考察氮原子的结合状态对基板温度依赖性的结果。此处，为了便于理解，图5是将彩图附在本申请中。可以看出，基板温度在200℃以下时，在氮的1s谱中观测到Si-N-O2和Si3-N2种结合状态，而且Si3-N峰的宽度较宽。另一方面，基板温度在200℃以上时，仅观测到Si3-N的结合状态，而且Si3-N峰的宽度变窄。可以认为，Si3-N键是一种以完全氮化物Si3N4观测到的结合状态，是氮与硅的稳定的结合状态。另一方面，Si-N-O2键是将SiO2的Si-O键切断、N侵入而形成的不稳定的结合状态，是通过离子入射的损伤(damage)而形成的结合状态。另外，在200℃以下的Si3-N峰的宽度较宽，也反映出由于离子入射而使结晶状态紊乱。由以上的结果看出，由于氮离子的入射而被导入的损伤，通过在200℃以上的温度下进行处理就可以复原。
其次，考察氮的扩散。可以看出，氧化硅薄膜中的氮原子的扩散活化能，也取决于氧化硅薄膜的膜质量，但根据本发明人等的实验，为0.7～2eV。总之，可以看出，还依赖于氧化硅薄膜中的氮浓度梯度和处理时间，但只要将被处理基体2的温度维持在低于大约400℃，就可以大体上忽视扩散，更优选的是，只要将被处理基体2的温度维持在300℃以下，氧化硅薄膜中注入的氮就可以保留在该处。
由以上的结果看出，通过将被处理基体2的温度保持在200～400℃，可以不使氮扩散到氧化硅薄膜中，且可以得到退火效果。由于被处理基体2受到加热器4和氮离子照射的加热，因此必须将氮化处理前的被处理基体2设定为适宜的温度，以使被处理基体2的温度在氮化处理结束时达到200℃以上、400℃以下。
被处理基体2的温度可以直接地(例如使其直接接触热电偶等)或者间接地(例如通过在载置台3中埋设温度计来测定载置台3的温度，或是利用辐射热测定被处理基体2的温度等)进行测定。本发明中，温度计并不妨碍使用直接接触被处理基体2进行温度测定的热电偶等，但直接接触一般会成为污染的原因。温度控制机构是由控制部21、温度计22、加热器4(的加热丝)以及与控制部21相连接的电源23构成。控制部21控制向加热器4的通电，以使温度计22测定的被处理基体2的温度为200℃～400℃。
另外，在13.3Pa以下的压力下，由于高能量离子的存在而在深处被氮化，因此希望在其以上的压力下进行处理。
实施例
实施例1
以图1所示的微波表面波干涉等离子体处理装置为例，说明本发明的第一实施例。首先，用加热器4将被处理基体载置台3加热至200℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。其次，借助排气系统25，将等离子体处理室1内抽真空至1Pa。接着，借助处理用气体导入装置5，将500sccm氮气导入等离子体处理室1内。其次，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在133Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的1.5kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过3分钟后，停止微波电源，停止氮气，对等离子体处理室1内抽真空至1Pa以下，然后将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热，达到270℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.5nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为0.4at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为5at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.1nm，均匀性为3.0％。
实施例2
以图1的微波表面波干涉等离子体处理装置为例，说明本发明的第二实施例。首先，用加热器4将被处理基体载置台3加热至200℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。然后，借助排气系统25，将等离子体处理室1内抽真空至1Pa。然后，借助处理用气体导入装置5，以500sccm的流量将氮气导入等离子体处理室1内。然后，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在26.6Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的1.5kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过15秒钟后，停止微波电源，停止氮气，对等离子体处理室1内抽真空至1Pa以下，然后将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热，达到300℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.7nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为1at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为5at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.5nm，均匀性为3.5％。
实施例3
以图1所示的微波表面波干涉等离子体处理装置为例，说明本发明的第三实施例。本实施例的目的在于，通过向含有氮的气体中添加惰性气体，使等离子体密度上升2～3倍，从而在短时间内效率良好地进行氮化处理。
利用图1所示的微波表面波干涉等离子体处理装置，如下地进行等离子体处理。首先，用加热器4将被处理基体载置台3加热至150℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。然后，借助排气系统25，将等离子体处理室1内抽真空至1Pa的压力。接着，借助处理用气体导入装置5，将50sccm氮气、450sccm氩气导入等离子体处理室1内。其次，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在133Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的1.5kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过3分钟后，停止微波电源，停止氮气和氩气，对等离子体处理室1内抽真空至1Pa以下，然后将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热，上升至280℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.5nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为0.5at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为9at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.2nm，均匀性为2.7％。
实施例4
以图1所示的微波表面波干涉等离子体处理装置为例，说明本发明的第四实施例。本实施例的目的在于，通过增大微波电力，使等离子体密度上升2～3倍，从而在短时间内效率良好地进行氮化处理。
利用图1所示的微波表面波干涉等离子体处理装置，如下地进行等离子体处理。首先，用加热器4将被处理基体载置台3加热至150℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。其次，借助排气系统25，将等离子体处理室1内抽真空至1Pa的压力。接着，借助处理用气体导入装置5，将500sccm氮气导入等离子体处理室1内。其次，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在133Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的3.0kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过3分钟后，停止微波电源，停止氮气，对等离子体处理室1内抽真空至1Pa以下，然后将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热，上升至270℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.5nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为0.5at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为8at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.2nm，均匀性为3.8％。
实施例5
以图1所示的微波表面波干涉等离子体处理装置为例，说明本发明的第五实施例。本实施例的目的在于，通过将被处理基体载置台3设置于等离子体附近，使等离子体的电子温度实际上几乎不发生变化，而仅使等离子体密度上升，从而在短时间内效率良好地进行氮化处理。
利用图1所示的微波表面波干涉等离子体处理装置，如下地进行等离子体处理。首先，用加热器4将被处理基体载置台3加热至100℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。其次，使被处理基体载置台3移动至运送位置的5cm上，设置在距电介体7向下5cm处的位置。
图7示出一例被处理基体载置台3的升降机构。该图中，29为与控制部21连接并被控制的、可使载置台3升降移动的升降机构，30为载置台3上固定的、随着升降机构29上下移动的支持棒、31为检测载置台3的位置的上下位置检测器。升降机构29通过图中未示出的内置的气压驱动旋转机上安装的齿轮的旋转来使支持棒30上下移动。上下位置检测器31可以利用例如本技术领域公知的电位差计。控制部21控制着升降机构29，以使上下位置检测器31所检测的载置台3的上下位置达到所希望的位置。
然后，借助排气系统25，将等离子体处理室1内抽真空。接着，借助处理用气体导入装置5，将500sccm氮气导入等离子体处理室1内。其次，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在133Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的1.5kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过1分钟后，停止微波电源，停止氮气，对等离子体处理室1内抽真空至1Pa以下，然后将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热上升至210℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.6nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为0.5at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为7at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.1nm，均匀性为5.6％。
实施例6
以图6所示的微波表面波干涉等离子体处理装置为例，说明本发明的第六实施例。本实施例的目的在于，通过在被处理基体载置台上进一步设置用于控制被处理基体2的温度的机构，对被处理基体2的温度进行控制，缓解等离子体处理中的温度上升，将被处理基体2的温度保持在实际上不使氮扩散且能够获得退火效果的温度。图6中，9为用于控制被处理基体载置台3的温度的热介质流路。12为使被处理基体载置台3与被处理基体2之间发生静电吸附力的双极式吸附电极。在被处理基体载置台3的表面上，具有将氦供给口13与其连通的100μm深的凹陷部。此外，与图1相同的部件上所示的相同参照编号，省略其说明。
利用图6所示的微波表面波干涉等离子体处理装置，如下地进行等离子体处理。在热介质流路9中流过热介质，将被处理基体载置台3的温度保持在200℃，将表面上带有2nm厚氧化硅薄膜的被处理基体2运送至被处理基体载置台3上进行载置。向双极式吸附电极12施加来自图中未示出的直流高压电源的±200V电压，将被处理基体2吸附到被处理基体载置台3上。
其次，由氦供给口13向被处理基体载置台3的表面凹陷部填充氦。氦的压力为800Pa。其次，利用图中未示出的装置使被处理基体载置台3移动至电介体窗7向下5cm的位置。
其次，借助排气系统25，将等离子体处理室1内抽真空。接着，借助处理用气体导入装置5，将500sccm氮气导入等离子体处理室1内。其次，调整排气系统25中设置的传导阀等压力调节阀25a，将等离子体处理室1内的压力保持在133Pa。
另外，借助无端环状波导管8和电介体7，将来自图中未示出的微波电源的1.5kW的微波供给到等离子体处理室1内，使等离子体处理室1内产生等离子体。经过3分钟后，停止微波电源，停止氮气和氦气，对等离子体处理室1内抽真空至1Pa以下，然后停止吸附电极12的高压电，将被处理基体2运送至等离子体处理室1外。被处理基体2的温度被等离子体加热，上升至约220℃。
采用SIMS测定被处理基体2表面的氧化硅薄膜中的氮浓度时发现，氮浓度在0.5nm深处具有高峰，从那里开始急剧减少，在处于2nm深处的氧化硅薄膜与硅的界面处，氮浓度为0.4at％以下。从SIMS的测定原理考虑，认为实际上的氧化硅薄膜与硅的界面处的氮浓度比该数值还要低。另外，采用XPS测定时，氮浓度约为5at％，氮的结合状态仅观测到Si3-N键。另外，利用椭圆仪测定的结果，光学的氧化膜换算膜厚为2.1nm，均匀性为6.0％。
如上所述，根据本发明，可以提供一种使从被处理基体表面至所希望深度的所希望物质的浓度增加，从而在短时间内进行高品位的表面改质的表面改质方法。

Claims (8)

1.一种表面改质方法，该方法是利用等离子体对被处理基体的表面进行改质的方法，其特征在于，该方法中具有以下几个步骤：
将被处理基体的温度调节至200℃以上、400℃以下的步骤；
向等离子体处理室内导入含有氮原子的气体或含有氮原子的气体与惰性气体的混合气的步骤；
将上述等离子体处理室内的压力调节至13.3Pa以上的步骤；
在上述等离子体处理室内生成等离子体的步骤；以及
以10eV以下的能量使上述等离子体中的离子入射到上述被处理基体中的步骤。
2.权利要求1中记载的方法，其特征在于，上述温度调节步骤中，将上述被处理基体的温度调节至200℃以上、300℃以下。
3.权利要求1中记载的方法，其特征在于，上述导入步骤中，作为含氮原子的气体，导入N2、NH3或N2H4。
4.权利要求1中记载的方法，其特征在于，上述导入步骤中，作为惰性气体，导入He、Ne、Ar、Kr、Xe。
5.权利要求1中记载的方法，其特征在于，上述压力调节步骤中，将上述所定压力设定为26.6Pa以上、399Pa以下。
6.权利要求1中记载的方法，其特征在于，上述入射步骤中，所入射的上述离子的离子能量的平均值，在7eV以下。
7.权利要求1中记载的方法，其特征在于，上述生成步骤中，作为上述等离子体，可以生成表面波等离子体、表面波干涉等离子体或RLSA等离子体。
8.一种采用下述方法对MOSFET的栅绝缘膜的表面进行改质的方法，所说方法是利用等离子体对被处理基体的表面进行改质的方法，其特征在于，该方法中具有以下几个步骤：
将被处理基体的温度调节至200℃以上、400℃以下的步骤；
向等离子体处理室内导入含有氮原子的气体或含有氮原子的气体与惰性气体的混合气的步骤；
将上述等离子体处理室内的压力调节至13.3Pa以上的步骤；
在上述等离子体处理室内生成等离子体的步骤；以及
以10eV以下的能量使上述等离子体中的离子入射到上述被处理基体中的步骤。
CNB2003101154865A 2002-11-27 2003-11-26 表面氮化方法 Expired - Fee Related CN1275295C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002343855A JP2004175927A (ja) 2002-11-27 2002-11-27 表面改質方法
JP343855/2002 2002-11-27

Publications (2)

Publication Number Publication Date
CN1503331A true CN1503331A (zh) 2004-06-09
CN1275295C CN1275295C (zh) 2006-09-13

Family

ID=32322008

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101154865A Expired - Fee Related CN1275295C (zh) 2002-11-27 2003-11-26 表面氮化方法

Country Status (4)

Country Link
US (1) US6916678B2 (zh)
JP (1) JP2004175927A (zh)
CN (1) CN1275295C (zh)
TW (1) TWI229384B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512720B (zh) * 2005-10-11 2015-11-25 分子间公司 离散加工方法及基板区域的加工次序的整合

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086539A1 (en) * 2003-03-26 2004-10-07 Canon Kabushiki Kaisha Electrode material for lithium secondary battery and electrode structure having the electrode material
US8084400B2 (en) 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US7396431B2 (en) * 2004-09-30 2008-07-08 Tokyo Electron Limited Plasma processing system for treating a substrate
US7268084B2 (en) * 2004-09-30 2007-09-11 Tokyo Electron Limited Method for treating a substrate
JP5425361B2 (ja) * 2006-07-28 2014-02-26 東京エレクトロン株式会社 プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
CN107210097A (zh) * 2014-12-26 2017-09-26 日本科技先进有限公司 在透明基板上具有图案化的导电性高分子层的层叠基板的制造方法以及金属网基板的制造方法
TWI798215B (zh) * 2017-04-20 2023-04-11 美商微材料有限責任公司 選擇性側壁間隔物
JP6903040B2 (ja) 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5681394A (en) * 1991-06-26 1997-10-28 Canon Kabushiki Kaisha Photo-excited processing apparatus and method for manufacturing a semiconductor device by using the same
JPH06140392A (ja) 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
US6482476B1 (en) * 1997-10-06 2002-11-19 Shengzhong Frank Liu Low temperature plasma enhanced CVD ceramic coating process for metal, alloy and ceramic materials
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2002208593A (ja) * 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512720B (zh) * 2005-10-11 2015-11-25 分子间公司 离散加工方法及基板区域的加工次序的整合

Also Published As

Publication number Publication date
US20040102053A1 (en) 2004-05-27
TWI229384B (en) 2005-03-11
CN1275295C (zh) 2006-09-13
TW200416887A (en) 2004-09-01
JP2004175927A (ja) 2004-06-24
US6916678B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
KR100950623B1 (ko) Ｐｅｃｖｄ 실리콘 질화물 막들의 압축 스트레스를증가시키는 방법
KR101081632B1 (ko) 질소 플라즈마 인-시튜 처리 및 엑스-시튜 ｕｖ 경화를 이용하여 실리콘 질화물 인장 스트레스를 증가시키는 방법
KR100859115B1 (ko) 산화막 형성방법 및 장치
US6844234B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101327923B1 (ko) 보론 니트라이드 및 보론 니트라이드-유도된 물질 증착 방법
US7871926B2 (en) Methods and systems for forming at least one dielectric layer
KR20070118140A (ko) 스트레스가 가해진 트랜지스터 구조물을 제조하는 집적화프로세스
US20060251825A1 (en) Low dielectric constant insulating film and method of forming the same
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
CN1619781A (zh) 处理方法及装置
CN1930668A (zh) 绝缘膜的改性方法
KR102322809B1 (ko) 감소된 유전 상수 및 강화된 기계적인 특성들을 갖는 저-k 유전체 층
CN1146025C (zh) 形成薄膜的方法
CN1275295C (zh) 表面氮化方法
EP1492161A1 (en) Method for forming underlying insulation film
CN1316099A (zh) 在基体上形成膜的方法和装置
CN1926670A (zh) 等离子体处理方法和计算机存储介质
EP1030352A2 (en) Method and apparatus for forming materials layers from atomic gases
US20050227500A1 (en) Method for producing material of electronic device
US20100015816A1 (en) Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
CN1270359C (zh) 低温下使硅晶片氧化的方法及其使用的设备
JP4032889B2 (ja) 絶縁膜の形成方法
CN100555582C (zh) 用于形成氧化物膜的方法和设备
US20040089630A1 (en) Surface modification method
Kim et al. Effects of ultraviolet irradiation treatment on low-k SiOC (− H) ultra-thin films deposited by using TMS/O 2 PEALD

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060913

Termination date: 20171126