CN1487362A - 压印掩模光刻 - Google Patents

压印掩模光刻 Download PDF

Info

Publication number
CN1487362A
CN1487362A CNA031429602A CN03142960A CN1487362A CN 1487362 A CN1487362 A CN 1487362A CN A031429602 A CNA031429602 A CN A031429602A CN 03142960 A CN03142960 A CN 03142960A CN 1487362 A CN1487362 A CN 1487362A
Authority
CN
China
Prior art keywords
multilayer
group
impression
digital circuit
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031429602A
Other languages
English (en)
Other versions
CN100340922C (zh
Inventor
C
C·佩尔洛夫
C·陶西
P·梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1487362A publication Critical patent/CN1487362A/zh
Application granted granted Critical
Publication of CN100340922C publication Critical patent/CN100340922C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Abstract

本发明公开了制造数字电路，例如制造已知的耐久廉价的稳定存储器(PIRM)交叉点阵列的多层组和方法，所述交叉点阵列可以采用透明压印工具(110)通过图形化和固化在柔性衬底(140)上制成。

Description

压印掩模光刻
技术领域
本发明涉及用在数字储存器电路中的集成电路的制造领域，所述数字存储器电路适合于高密度、高容量、低成本的数据存储。具体说，本发明还涉及刻提供大量生产的交叉点储存阵列，这些阵列是按照压印法在柔性衬底上制成的多层组，该方法将构成多层组的薄膜图形化。与处于一个刚性的晶片上或旋涂在光抗蚀剂上不同，本发明的阵列是被滚涂在柔性的衬底上。这种创新方法使我们能低成本地大量生产用于数字存储系统中的存储阵列，例如耐久廉价的稳定存储器(PIRM)交叉点阵列，它们可用在家电和其它电子装置中。
背景技术
许多消费产品，例如数码相机(静止和/或活动图象)，数码音乐播放机/录音机(如MP3播放机)，个人数字助手(PDA)，移动电话等，目前已用来产生和/或利用数字数据，而且数据量正在不断增加，举例来说，用来摄取静止和/或活动图象的便携式数码相机会产生大量的代表影象的数字数据。每一幅数字影象可能需要多达几兆位(MB)的数据存储量，而且在相机内就必须有这些存储量。就象这样，目前的数字消费产品要求有专门的数据存储器来存放大量的数字数据。
为提供此类数据存储之用，数据存储器应做到：(1)成本较低，而且有足够的容量(大约10兆位(MB)是1千兆位(BG))；(2)功耗低(例如＜＜1瓦)；(3)具有比较稳定的物理特性，以适应便携式电池供电的使用环境；(4)最好有较短的存取时间(最好小于1毫秒)和中等的传送速率(例如20兆位/秒)，还要能封装在一个工业标准的接口模块(如个人计算机内存卡国际联合会(PCMCIA)或微型内存(CE)卡)内。众所周知，当前工业标准快速存储器存在一些局限性，如成本较高，而且当用到上面提到的一些场合时容量还不够，因此，最近在制造一种称为“PIRM”(便携式廉价的稳定存储器)的存储模块方面取得了进展，它能解决为数码相机和其它便携式产品低成本的数据库存储器问题。PIRM存储器的优点使它能满足上述消费产品对大容量存储的一些要求。例如，有一个PCMCIA或CF卡之类的工业标准接口模块，可承受2000G的冲击，功耗低(＜＜1瓦)，存取时间短(＜1毫秒)，中等的传送速率(20兆位/秒)，足够的容量(10MB-1GB)。另外，PIRM存储器模块可以通过不用硅衬底，降低表面密度，以及使制造尽可能简单来降低成本。
但是，PIRM存储器模块的生产还是有问题，因为流行的消费产品对存储器的要求总在不断增加，因而当前的生产方法可能非常昂贵。这就要求存储器阵列的这种型式能够批量生产的降低成本。
对于这种批量生产曾打算在辊对辊(roll to roll)生产环境下将金属和半导体薄膜在柔性塑料膜上图形化。然而，目前塑料卷的生产效率很低，这是在柔性衬底上进行实际图形化的方法所固有的缺陷。具体来说，现有的图形化方式，例如丝网印刷和喷墨、光刻和激光剥离等每一种在分辨率和/或生产率方面都不足，而且还可能造成间接的损坏。特别是，以丝网印刷或喷墨为基础的作用方式的生产率相当低，而且对于可用于淀积的许多材料的图形化能力很有限。光刻、激光剂离，或其它一些以光学为基础的图形化方式的生产率较低，基本投资较大，分辨率也低。这是因为这类以光学为基础的方式受到与λ/NA成正比的衍射的限制，其中λ为照射波长，而NA为成象系统的数字光圈。考虑到成象系统的景深，也就是对付表面不规则性的能力是受λ/NA2的限制，因此用这种方法有时很难分辨柔性衬底上的小细节。这是由于采用真空或静电吸盘夹持柔性衬底时很难不引起表面不平整，特别是柔性卷一般表面都很粗糙。
在柔性衬底上采用压印和剥离技术可以提供一种低成本的图形化方法，其分辨率和生产率都较高。不过，也确有一些问题限制它生产电路的能力。其中一个限制与多层淀积的图形化有关。另一个问题与在一组原已有图形的薄膜的顶面进行第二次淀积/图形化的步骤有关，虽然这个工艺流程对于单次均匀淀积很合适，但不一定对非均匀的淀积合适(后者是在按顺序进行多层薄膜淀积后一起图形化的)，因为侧壁上的覆盖物可能使已作好的图形产生短接现象。
为了克服这些缺点，现在已能制造多个层。但即使这些进展也很有限，因为到开发的工艺流程只限于将光抗蚀剂旋涂在刚性晶片衬底上的淀积方法，因而是一种不太经济的方法，在批量生产中的使用受到限制。
因而以前的一些方法只限于用在上面谈到的其它一些图形化方法中，而没有考虑在柔性衬底上对多层膜图形化时采用压印技术。
因此，为了适当地提供像PIRM存储模块这类数字电路，需要有一种可大量生产，高分辨率而且成本低的方法，它可以通过在生产所需数量的交叉点阵列和其它类型的相应集成电路时，在柔性卷片材衬底上采用压印工艺而实现。
发明内容
根据本发明的原理，在生产PIRM交叉点存储阵列中将在柔性衬底上进行多层压印、固化和刻蚀。按照一种改良的压印光刻技术，交叉点阵列是在一种以塑料卷为基础的辊对辊环境下生产的，这种技术能提供所需的高分辨率和生产率，而同时克服现有的图形化技术的限制。此外，由于采用创新的压印光刻法在柔性衬底上图形化，制作这类数字电路的复杂性显著降低。
与以往一些在刚性的和柔性衬底上图形化的方法相比，本发明的压印法有比较高的生产率，具有在很宽范围的材料上图形化的能力而且能提供较高的分辨率。如具体与其它图形化方法比较，本发明在高生产率、低投资成本和高分辨率方面具有各种优点。特别是，本发明的生产率要比现有的光学等方式高，因为对一个给定塑料卷的整个宽度只要压印一次，而光学方式具有一个固有的限制，那就是光源必须以某种方式相对于衬底扫描。至于相对于与现有的准分子激光等系统，本发明的压印系统的投资成本要比它低得多，同时还避免了由准分子激光的热效应造成间接损坏的可能性，以及准分子激光(非常类似于光学系统)所具有的其它一些缺陷，例如需要扫描，对z高度感，等等。本发明的批量压印光刻法还克服了现有的压印技术在对多层膜作用以及将各组在衬底上堆叠方面的限制。特别是，本发明克服了以往各种柔性和刚性衬底图形化方法的不同限制，以及现有的压印技术在生产交叉点存储阵列上的缺陷，因为它引入了能在柔性而不是在刚性衬底上滚涂多个层的方案。在一具体实施例中，利用一种透明的压印工具对这些层进行压印和固化处理，其中固化处理可以从压印工具的背面进行，其中所述工具让紫外光照射一种可用紫外光固化的光聚合物。还可如上所述采用干法刻蚀过程(如各向异性刻蚀)。本发明的一种形式可为用于交叉点存储阵列等的集成电路提供行列的电极以及提供端接接合区。
附图说明
下面以举例方式参考所附各图通过对一个优选实施例的说明来详细描述本发明，在这些附图中：
图1是包括多个薄膜的多层组的剖面图，这些薄膜是在压印前相对于透明压印工具按顺序淀积在一个柔性衬底上。
图2是包括柔性衬底上多个薄膜的已图形化的多层组的剖面面，其中透明的发紫外光的压印工具正沿着沟槽压印并使压印层固化；
图3是在透明的紫外光发射压印工具对沟槽压印并使压印层固化而留下一个多余层后，包括柔性衬底上多个薄膜的已图形化的多层组的截面图；
图4为已压印并固化的作有图形的多层组经刻蚀的结果的三维(3-D)图形，其中由本发明工艺中的选择性刻蚀步骤将剩下的压印和薄膜层向下刻蚀至压印沟槽区域的衬底上；
图5为在本发明的已压印和固化的作有图形的多层组下面的过渡(粘连)层的三维视图；
图6为在本发明的已压印和固化的作有图形的多层组顶面上的过渡(粘连)层的倒置三维视图，其中原来把作有图形的各层加在其上的原始衬底被剥离了。因而留下的基本是一个平的表面，具有图形的各层被埋在过渡层内；
图7是在本发明作有图形的原始多层组和过渡聚合物的(原始)底面的顶部加上第二图形化的多层组的三维视图；
图8是按本发明将已压印材料用作刻蚀膜，基本按照对原始多层组图形化的类似方式对下面的薄膜叠层成即第二多层组作用的三维视图。
具体实施方式
根据本发明提供的一种改良的压印批量光刻法，可以在辊对辊环境下，把诸如交叉点存储阵列和其它应用(如PIRM数字存储系统)中的电路高效地大量作在一塑料卷上。在下面的描述中，为说明清楚，提供了一些具体的术语和实施详情，以便对本发明有一个全面的了解。但是，本领域技术人员显然知道，这些具体细节在实践本发明进并不一定需要。
数字存储系统的电路
典型的数字存储系统(为PIRM存储模块)是由许多层形成的，每一层具有一个交叉点存储阵列。可以把许多层堆叠成一个单独的存储模块，其存储量将为一个单层所能存储的数据量的很多倍。因此，PIRM存储模块的制造中，要通过其它的电路(如导电接合区)收许多存储层堆叠成一个相互连接的三维贮存模块。美国专利申请######(律师案卷号No./10002367)详细描述了有关提供PIRM存储模块中优良堆叠电路的技术问题，而美国专利申请######(律师案卷号No.10003477)详细描述了用于消费产品中的普遍参照的以PIRM为基础的数字存储系统，同时美国专利申请######(律师案卷号NO.10003812，“用于堆叠电路相互连接的大线导电接合区”)详细描述了用在以PIRM为基础的数字存储器内连接各层的导电接合区的电路类型。这些文件都被直接引用到这儿作为参考。
可堆叠式电路，导电接合区及类似电路中的交叉点存储阵列，可以按照简单而便宜的工艺过程进行批量生产，此工艺在辊对辊处理中采用一种柔性塑料或金属衬底。虽然本发明的压印批量光刻技术可用于所有形式的数字存储电路，但这里要描述的细节特别适合于在上述数字存储系统中形成交叉点阵列的实施例。同时以后的讨论将专门针对交叉点阵列存储器电路的生产。
交叉点阵列的压印掩模光刻
根据本发明的一个实施例，本发明的交叉点阵列将由至少一个形成图形的原始多层组和一个二次形成图形的多层组的组合组成。一个已知组的结构可由图1所示的原始样品组表示。图1为在本发明的压印掩模光刻刚要开始之前一个已图形化的多层组例子。在一种一个实施例中，已图形化的多层组包括至少一个用来图形化的薄膜130，此薄膜形成于一个塑料(聚合物)衬底140上。虽然不是非用聚合物材料来做衬底不可，但固其生产和处理成本较低，建议还是用这种材料为好。衬底140可由各种商用柔性衬底(为聚合物材料或其它柔性)形成，最好是片状材料。希望衬底很薄(为0.01毫米至0.05毫米量级)，以便可作柔性“辊对辊”处理。薄膜130的薄膜淀积可以包含一层或几层金属、半导体和介质。有多种不同材料可用作存储电路的半导体层，如有机和无机材料，其中无机半导体材料更好，因为它们的环境稳定性高，工艺成熟。在一个实施例中，作为叠层的例子可以是下面的形式：金属/I-A-Si/P+微晶硅/I-A-Si/N+微晶硅/金属。关于衬底和薄膜成分的及淀积过程的详情，可参考上面引用的专利申请。当然正如本领域技术人员所知，为了本发明的各种目的也可以采用其它的材料。
加在薄膜130顶上的是压印层120。这一层可以是在紫外光下可固化的树脂的未固化层，或者加热至Tg温度以上的塑料树脂，或者化学软化塑料，或者其它以液体为基础的材料和在高温下加上的固体。在一个优选实施例中，压印层120包括一种光聚合物，例如涂在薄膜130上的在紫外线下可固化的树脂。
然后，可以有几种方法用来在一个给定组内图形化。在一个实施例中，可以采用一种改进过的压印和剥离技术(如前面引用的美国专利申请，“用于堆叠电路相互连接的长线导电接合区”所述)，以利用粘接剂来按需要剥掉压印层。但是，在这里所述的一个优选实施例中，将按照下面描述的创新的压印批量光剂技术来处理已图形化的多层组，这时采用各向异性刻蚀和一种透明压印工具进行压印并用紫外光(UV)来固化。
这种创新工艺接着将以微米或亚微米尺寸的压模图形对压印层进行压印开始。压印采用一个压模即压印工具110来完成，压印工具是一个辊子(未示出)的一部分，工具表面上有一些图形。当压印层120在辊对辊处理中被压印工具压印时，由于它处在软化的液体状态，在衬底和薄膜层上出现的不希望有的变形压力非常小。一般是将压印工具固定在一个辊子上，后者与一个第二辊子保持一个固定距离。被涂覆的衬底被馈送到两个辊子之间，同时软化的塑料在卷料通过辊子之间的模坯时被压上了压印工具的布图特征。压模或压印工具110可由对UV透明的材料如PDMS(聚二甲基硅氧烷)制成。把压印工具作成透明结构意味着，压印层120可以不仅仅是一般地暴露于固化光能下，而可以先压印然后通过压印工具110的透明性按照图形精确地曝光。最好让这种固化发生在压印工具110完全与压印层120接合时，以达到高的曝光精度并使压印工具110从已压印的压印层120中干净利落地退出。在一个实施例中，光能是一个UV光源，它基本上是从压印工具后面照过来的，如图2所示。因此，在压印之后，在薄膜顶部的已压印的压印层120内将形成一个如浮雕般的图形(如图2所示)，其中至少一部分已压印的压印层120可以精确地固化以形成所要求的布局，以便将压印工具110从已压印的压印层120干净利落地退出。
经过图形化和固化后，图3表明仍有一薄层已压印和固化的压印层120保留在沟槽350的底部。这样得到的已压印和固化的压印层120的形貌将有一个具有峰(高点)和沟槽(低点)(当从极点至下面的薄膜层130测量各自的深度时)的锯齿状侧壁轮廓。在优选实施例中，峰和沟槽各自深度将具有一定的比值。具体而言，已压印的压印层120较高点的深度将比沟350中剩余已压印的压印层的深度高出3至5倍，而在一个优选实施例中，它们的比值约为3∶1。这类相对深度差异将当作一个掩模，以利于形成有图形的压印层120，用于刻蚀过程，使得只沿沟槽350刻蚀出薄膜层130的各部分。根据各层组所用的具体材料不同，这个过程最理想是一种干法刻蚀优选，是反应离子刻蚀一类的各向异性刻蚀，以便保持峰和沟槽的横向尺寸分辨率。在刻蚀过程完结时，已图形化的薄膜组将如图4所示。
接下去如图5所示，将一种过渡聚合物510加到位于原始衬底420上的已图形化的膜410上。应用聚合物510有两个作用。一是填充刻蚀沟，以在衬底420上提供一个平面界面。另一个功能是为以后的剥离给经过刻蚀的结构提供支撑。然后如图6所示，把原始组倒置并进行机械剥离过程，这时初始衬底420(原始组410就施加它上面)被剥离，以显露已暴露的基本为平面的面610。这样把原始图形化的膜410的原来顺序填倒了，使得以后再加上另外的已图形化的多层组并对它压印，从而可以方便地从最初为平的表面开始。
下一工艺步骤是淀积第二图形化的多层组，它象原始组一样可以由一或几层金属、半导体和电介质组成，操作方法也和上面所述的类似。这之后按照上述对图形化的原始薄层组所说的那样，制成第二图形化的薄层组。然后按前面所述对这样制成的第二薄层组涂覆、压印和刻蚀。在此过程中把第二图形化的薄层组压印并刻蚀，以在原始图形化的薄层组的顶上提供一个基本上正交重叠的第二图形化薄层组(见图7)。这样就得到基本正交重叠的行和列电极层，它们可以用到上述任何一种电路中去。要按上述细节处理各组时，就可以按各种方式形成电路(为交叉点阵列存储器)。在一个实施例中，可以采用普遍的结构方式，即把一种金属淀积在顶面，一种金属淀积在底面，其间夹着一个二极管和开关，这类存储阵列的形成是已知的。但是，在任何一个优选实施例中，上述选择性刻蚀将保证刻蚀过程在第二组内终止，而不侵入原始组内，如从图8所见。然而，在各沟槽和峰点之间可能需要有较大的结构纵横尺寸比，以适应在此处理中可能存在的平面误差。
上面对本发明一种优选实施例的详细描述只是以举例方式进行的，对所述的电路、结构、安排和工艺作出许多修改而不超出本发明的范围。本领域技术人员清楚，本发明的原理可以用于对这里描述的电路、结构、安排和工艺作许多修改的情况，而不超出本发明的范围，本发明的范围将由下面的权利要求书界定。

Claims (10)

1、一种采用压印和剥离工艺制造数字电路的方法，该方法包含以下步骤：
给柔性衬底(140)的一个表面涂覆至少一层膜(130)；
给所述柔性衬底上的所述膜涂覆可光固化的聚合物(120)，以形成具有顶面和底面的第一多层组，所述底面基本上与所述柔性衬底相接触
利用基本透明的压印工具(110)压印多个基本平行的凹陷部(350)，所述凹陷部具有位于所述聚合物上的沟槽部分和峰部分；
利用穿过所述基本透明的压印工具的光能使所述可光固化的聚合物固化；
通过将包括所述多个凹陷部的区域一直蚀刻到基本与所述第一分层组(410)内的所述凹陷部的沟槽部分相连的所述衬底表面来将所述第一多层组图形化；
将一过渡聚合物(510)施加到所述第一多层组的顶面上；
将所述第一多层组倒置；
将所述柔性衬底(420)剥离，以将所述第一多层组底面上的一个基本平的表面(610)露出来；
基本按照第一多层组的涂覆、成形、压印、固化和图形化步骤提供一第二多层组(710)；
将所述第二多层组施加到第一多层组底面的所述基本平暴露表面上，使得所述第一和第二多层组的基本平行的线性凹陷部彼此基本正交地重叠。
2、如权利要求1所述的制造数字电路的方法，其中所述压印工艺利用至少一个压模，该压模主要是由包括可紫外线固化的硅橡胶的组中的至少一种材料制成的。
3、如权利要求1所述的制造数字电路的方法，其中所述图形化过程中的刻蚀包括各向异性刻蚀，使得所述沟槽部分的横向分辨率得以保持。
4、如权利要求1所述的制造数字电路的方法，其中所述图形化过程中的刻蚀包括反应离子刻蚀。
5、如权利要求1所述的制造数字电路的方法，其中所述第一和第二多层组的所述膜可以是由包括金属、电介质和半导体的组中的至少一种材料制成的薄膜。
6、如权利要求1所述的制造数字电路的方法，其中所述可光固化的聚合物是一种可紫外线固化的聚合物，且所述光能包括紫外光。
7、如权利要求2所述的制造数字电路的方法，其中所述压印工艺利用了至少一个主要由至少是聚二甲基硅氧烷制成的压模。
8、一种数字数据电路系统，包括：
一具有数字电路的存储模块，所述数字电路具有多个成形的部分，至少一个所述成形部分至少具有第一和第二压印多层组，所述第一和第二压印多层组分别是由基本线性的沟槽和峰形成的，所述第一和第二压印层多组彼此基本上正交地重叠。
9、如权利要求8所述的数字数据电路系统，其中所述第一和第二压印多层组的各基本直线的沟槽和峰处形成在一个柔性衬底上，并采用各向异性刻蚀对它们进行掩模蚀刻。
10、如权利要求8或9所述的数字数据电路系统，其中将所述第一和第二压印多层组形成在柔性衬底上是通过采用紫外线固化来完成的。
CNB031429602A 2002-09-17 2003-06-17 压印掩模光刻 Expired - Fee Related CN100340922C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/244,862 US6887792B2 (en) 2002-09-17 2002-09-17 Embossed mask lithography
US10/244862 2002-09-17

Publications (2)

Publication Number Publication Date
CN1487362A true CN1487362A (zh) 2004-04-07
CN100340922C CN100340922C (zh) 2007-10-03

Family

ID=31946397

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031429602A Expired - Fee Related CN100340922C (zh) 2002-09-17 2003-06-17 压印掩模光刻

Country Status (7)

Country Link
US (2) US6887792B2 (zh)
EP (1) EP1400848B1 (zh)
JP (1) JP2004111933A (zh)
KR (1) KR20040030298A (zh)
CN (1) CN100340922C (zh)
DE (1) DE60302406T2 (zh)
TW (1) TW200405130A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407372C (zh) * 2004-05-27 2008-07-30 Tdk股份有限公司 压印方法及信息记录媒体制造方法
CN100429700C (zh) * 2005-09-07 2008-10-29 Tdk股份有限公司 掩膜形成方法及信息记录媒体制造方法
CN101919046A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置
CN1916759B (zh) * 2005-06-10 2011-11-09 奥布杜卡特公司 包括环烯烃共聚物的压印印模
CN1800974B (zh) * 2004-12-23 2012-04-25 Asml荷兰有限公司 压印光刻
WO2013029564A1 (zh) * 2011-09-01 2013-03-07 Zhang Guobiao 三维印录存储器
CN103594471A (zh) * 2012-08-17 2014-02-19 成都海存艾匹科技有限公司 三维可写印录存储器
CN104751894A (zh) * 2012-09-02 2015-07-01 杭州海存信息技术有限公司 压印存储器
US9340053B2 (en) 2006-11-15 2016-05-17 3M Innovative Properties Company Flexographic printing with curing during transfer to substrate
CN107978516A (zh) * 2016-10-24 2018-05-01 杭州海存信息技术有限公司 基于三维偏置印录存储器的三维封装
CN108566734A (zh) * 2018-06-05 2018-09-21 上海美维科技有限公司 一种使用压印工艺制作印制电路板的方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2360271A1 (en) 1998-06-24 2011-08-24 Illumina, Inc. Decoding of array sensors with microspheres
CN1620620A (zh) * 2002-09-20 2005-05-25 凸版印刷株式会社 光波导及其制造方法
US7618510B2 (en) * 2003-05-23 2009-11-17 The Regents Of The University Of Michigan Imprinting polymer film on patterned substrate
KR100943561B1 (ko) * 2003-06-03 2010-02-22 엘지전자 주식회사 파장 필터 제조 방법
EP2650907A3 (en) 2004-06-04 2014-10-08 The Board of Trustees of the University of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US20060105550A1 (en) * 2004-11-17 2006-05-18 Manish Sharma Method of depositing material on a substrate for a device
KR101152142B1 (ko) 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
US7678626B2 (en) * 2005-11-23 2010-03-16 Hewlett-Packard Development Company, L.P. Method and system for forming a thin film device
JP5061525B2 (ja) * 2006-08-04 2012-10-31 株式会社日立製作所 インプリント方法及びインプリント装置
KR101175393B1 (ko) * 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
JP5002422B2 (ja) * 2007-11-14 2012-08-15 株式会社日立ハイテクノロジーズ ナノプリント用樹脂スタンパ
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8138412B2 (en) * 2009-05-12 2012-03-20 Hewlett-Packard Development Company, L.P. Flexible electrical substrate
KR200452471Y1 (ko) 2010-01-26 2011-03-03 (주)코리아스타텍 엠보싱 지그
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8877531B2 (en) 2010-09-27 2014-11-04 Applied Materials, Inc. Electronic apparatus
DE102010042567B3 (de) * 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
CN102508410A (zh) * 2011-10-27 2012-06-20 南京大学 一种三明治结构复合纳米压印模板及其制备方法
CN103681679A (zh) * 2012-08-30 2014-03-26 成都海存艾匹科技有限公司 三维偏置印录存储器
CN103681511B (zh) * 2012-09-01 2016-02-03 成都海存艾匹科技有限公司 压印存储器
KR102047922B1 (ko) 2013-02-07 2019-11-25 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 기판의 제조 방법, 플렉서블 표시 장치, 및 플렉서블 표시 장치 제조 방법
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
EP2963700B1 (en) 2013-09-30 2019-11-06 LG Display Co., Ltd. Method for manufacturing organic electronic device
US20230375759A1 (en) * 2022-05-18 2023-11-23 GE Precision Healthcare LLC Aligned and stacked high-aspect ratio metallized structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US88998A (en) * 1869-04-13 Improvement in gang-plows
US122995A (en) * 1872-01-23 Improvement in portable oilers
DE2433658A1 (de) 1974-07-12 1976-01-29 Standard Elektrik Lorenz Ag Diodenmatrix
US2994121A (en) * 1958-11-21 1961-08-01 Shockley William Method of making a semiconductive switching array
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
TW342495B (en) * 1996-07-22 1998-10-11 Matsushita Electric Ind Co Ltd Master information carrier, method of producing the same, and method for recording master information signal on magnetic recording medium
EP1003078A3 (en) * 1998-11-17 2001-11-07 Corning Incorporated Replicating a nanoscale pattern
EP1072954A3 (en) 1999-07-28 2002-05-22 Lucent Technologies Inc. Lithographic process for device fabrication
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6521324B1 (en) * 1999-11-30 2003-02-18 3M Innovative Properties Company Thermal transfer of microstructured layers
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
IL139540A0 (en) 2000-11-07 2004-02-08 Citala Ltd Electrically addressable matrix structure
US6387787B1 (en) 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US7039780B2 (en) * 2001-06-05 2006-05-02 Hewlett-Packard Development Company, L.P. Digital camera memory system
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6813077B2 (en) * 2001-06-19 2004-11-02 Corning Incorporated Method for fabricating an integrated optical isolator and a novel wire grid structure
US6936181B2 (en) * 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
US20030080472A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method with bonded release layer for molding small patterns
US6617012B1 (en) * 2002-03-29 2003-09-09 Seagate Technology Llc Styrene-acrylonitrile as a resist for making patterned media
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US6867132B2 (en) * 2002-09-17 2005-03-15 Hewlett-Packard Development Company, L.P. Large line conductive pads for interconnection of stackable circuitry

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407372C (zh) * 2004-05-27 2008-07-30 Tdk股份有限公司 压印方法及信息记录媒体制造方法
CN1800974B (zh) * 2004-12-23 2012-04-25 Asml荷兰有限公司 压印光刻
CN1916759B (zh) * 2005-06-10 2011-11-09 奥布杜卡特公司 包括环烯烃共聚物的压印印模
CN100429700C (zh) * 2005-09-07 2008-10-29 Tdk股份有限公司 掩膜形成方法及信息记录媒体制造方法
US9340053B2 (en) 2006-11-15 2016-05-17 3M Innovative Properties Company Flexographic printing with curing during transfer to substrate
US9579877B2 (en) 2006-11-15 2017-02-28 3M Innovative Properties Company Flexographic printing with curing during transfer to substrate
CN101919046A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置
US8466068B2 (en) 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
CN101919046B (zh) * 2007-12-31 2013-11-06 桑迪士克3D有限责任公司 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置
CN103875059A (zh) * 2011-09-01 2014-06-18 杭州海存信息技术有限公司 三维印录存储器
WO2013029564A1 (zh) * 2011-09-01 2013-03-07 Zhang Guobiao 三维印录存储器
CN103875059B (zh) * 2011-09-01 2016-09-07 杭州海存信息技术有限公司 三维印录存储器
CN103594471B (zh) * 2012-08-17 2016-12-21 成都海存艾匹科技有限公司 三维可写印录存储器
CN103594471A (zh) * 2012-08-17 2014-02-19 成都海存艾匹科技有限公司 三维可写印录存储器
CN104835822A (zh) * 2012-09-02 2015-08-12 杭州海存信息技术有限公司 三维偏置印录存储器
CN104751894A (zh) * 2012-09-02 2015-07-01 杭州海存信息技术有限公司 压印存储器
CN104835822B (zh) * 2012-09-02 2018-02-09 杭州海存信息技术有限公司 三维偏置印录存储器
CN107978516A (zh) * 2016-10-24 2018-05-01 杭州海存信息技术有限公司 基于三维偏置印录存储器的三维封装
CN108566734A (zh) * 2018-06-05 2018-09-21 上海美维科技有限公司 一种使用压印工艺制作印制电路板的方法

Also Published As

Publication number Publication date
EP1400848A1 (en) 2004-03-24
DE60302406T2 (de) 2006-07-27
US6887792B2 (en) 2005-05-03
CN100340922C (zh) 2007-10-03
EP1400848B1 (en) 2005-11-23
US7304364B2 (en) 2007-12-04
US20040256352A1 (en) 2004-12-23
JP2004111933A (ja) 2004-04-08
TW200405130A (en) 2004-04-01
US20040054980A1 (en) 2004-03-18
DE60302406D1 (de) 2005-12-29
KR20040030298A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
CN100340922C (zh) 压印掩模光刻
US6861365B2 (en) Method and system for forming a semiconductor device
KR101364091B1 (ko) 패턴 유도층을 갖는 도너 필름
TWI338360B (en) Nonometer-scale memory device utilizing self-aligned rectifying elements and method of making
US6517995B1 (en) Fabrication of finely featured devices by liquid embossing
US8038863B2 (en) Composite stamper for imprint lithography
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
KR20030071762A (ko) 중합체 디바이스들의 고체 상태 엠보싱
CN100454602C (zh) 具有有机半导体的薄膜
KR20090122468A (ko) 레이저 유도 열 엠보싱을 이용한 미세복제 공구 및 패턴
CN104955625A (zh) 用于液晶透镜的取向膜以及用于制备该取向膜的模具
KR20120112004A (ko) 전기 그리드선을 고정하기 위한 래커층 패터닝 방법
US9339868B2 (en) Method of processing a substrate
US7485492B2 (en) Process for manufacturing a non-volatile memory structure via soft lithography
CN102866579B (zh) 基于动态纳米刻划技术制作滚筒压模的方法
US6867132B2 (en) Large line conductive pads for interconnection of stackable circuitry

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003