CN103875059B - 三维印录存储器 - Google Patents

三维印录存储器 Download PDF

Info

Publication number
CN103875059B
CN103875059B CN201280042212.5A CN201280042212A CN103875059B CN 103875059 B CN103875059 B CN 103875059B CN 201280042212 A CN201280042212 A CN 201280042212A CN 103875059 B CN103875059 B CN 103875059B
Authority
CN
China
Prior art keywords
data
memory
print
film
accumulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280042212.5A
Other languages
English (en)
Other versions
CN103875059A (zh
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Haicun Information Technology Co Ltd
Original Assignee
Hangzhou Haicun Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Haicun Information Technology Co Ltd filed Critical Hangzhou Haicun Information Technology Co Ltd
Priority to CN201510091225.7A priority Critical patent/CN104751894A/zh
Priority to CN201510091366.9A priority patent/CN104835822B/zh
Publication of CN103875059A publication Critical patent/CN103875059A/zh
Application granted granted Critical
Publication of CN103875059B publication Critical patent/CN103875059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/50—ROM only having transistors on different levels, e.g. 3D ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种三维印录存储器，其为一种改进的三维掩膜编程只读存储器，并采用了三种手段来降低数据录入成本：1）使用共享型数据掩膜版（18A）来降低分摊到每个海量出版物上的掩膜版成本；2）采用压印法来录入数据，压印法使用的数据模板比数据掩膜版（18A）便宜很多；3）通过采用偏置印录法来减少数据掩膜版（18A）的数目。本发明还提出一种三维可写印录存储器。

Description

三维印录存储器
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及掩膜编程只读存储器(mask-ROM)。
背景技术
光碟-包括DVD碟和蓝光碟(BD)-是海量出版的主要媒介。海量出版中的′海量′具有双重意义，它指对海量出版物的海量发行。这里，每个海量出版物含有海量数据，其数据量为GB量级，其内容可以是电影、电子游戏、数字地图、音乐库、图书库或软件等。例如说，一部VCD格式电影的数据量为～0.5GB，一部DVD格式电影的数据量为～4GB，而一部BD格式电影的数据量则为～20GB。另一方面，海量发行是指发行量过万，甚至达到百万量级。
光碟对于移动用户来说尺寸过大。由于半导体存储器尺寸更小，因此它更适合针对移动用户的海量出版。三维掩膜编程只读存储器(3D-MPROM)就是这么一种半导体存储器。美国专利5,835,396、6,624,485、6,794,253、6,903,427和7,821,080披露了3D-MPROM的多个特征。图1A和图1B表示一种3D-MPROM。图1A是其沿图1B中AA′线的截面图。该3D-MPROM是一种单片集成电路，它含有一半导体衬底0及一堆叠在衬底上的三维堆16。该三维堆16含有M(M≥2)个相互堆叠的存储层(如16A、16B)。存储层(如16A、16B)通过接触通道孔(如1av、1′av)与衬底0耦合。在衬底0中的衬底电路0X含有三维堆16的周边电路。
每个存储层(如16A)含有多条顶地址线(如2a-2d)、底地址线(如1a)和存储元(如5aa-5ad)。地址线的宽度为f。每个存储元(如5aa)存储n(n≥1)位数据。每个存储元还含有一个二极管3d。二极管泛指任何具有如下特性的两端口器件：当其所受电压的大小小于读电压，或者其所受电压的方向与读电压不同时，其电阻大于在读电压下的电阻。每个存储层(如16A)至少含有一层数据录入膜(如6A)。数据录入膜中的图形为数据图形，它代表其所存储的数据。在图1A中，数据录入膜6A、6B均为隔离介质膜3b，它阻挡顶地址线和底地址线之间的电流流动，并通过数据开口(如6aa)的存在与否来区别存储元(如5aa)的不同状态。在该图中，数据开口6aa的尺寸与地址线的宽度f相同。在本发明的其它实施例中，数据开口6aa的尺寸在很多情况下大于地址线的宽度f(参见美国专利6,903,427)，这可以帮助降低数据录入的成本(参见图5、图10A和图10B)。在本申请中，xMxn 3D-MPROM是指一个含有M(M≥2)个存储层，且每个存储元存储n(n≥1)位的3D-MPROM。
图1B是存储层16A的顶视图。该3D-MPROM是一种交叉点(cross-point)阵列存储器，它含有多条顶地址线(如2a-2d)、底地址线(如1a-1d)和存储元(如5aa-5dd)，并通过数据开口(如通道孔)的存在与否来区别存储元的不同状态。如在存储元5aa处有一数据开口，它代表′1′；在存储元5ab处无数据开口，它代表′0′。本图仅画出了数据开口附近的隔离介质膜3b(由交叉图纹表示)。为了显示地址线以及它们与数据开口之间的关系，其它地方的隔离介质膜3b没有被画出。该图也没有画出存储元中的二极管等部件。
为了进一步提高存储密度，3D-MPROM可以采用n(n＞1)位元，即每个存储元存储n位数据。美国专利申请12/785,621披露了一种采用多位元的3D-MPROM。图1C是一含有2位元的3D-MPROM的截面图。其存储元(如5aa)存储两个数码位：第1和第2数码位。该图只显示了一个存储层16C，它含有两个数据录入膜6C、6D。其中，数据录入膜6C根据第1数码位的值决定一存储元是否有额外掺杂3i，数据录入膜6D根据第2数码位的值决定一存储元是否有电阻膜3r。在本申请中，第j个数码位表示一个n位元(存储n个数码位的存储元，n≥j)中存储的第j位。
对发明的公开
技术问题
在现有技术中，数据录入膜中的图形是通过图形转换从数据掩膜版得来的。图形转换也称为印录(print)，即通过′印′的方式来录入数据。本发明将承载内容数据的掩膜版称为数据掩膜版。当集成电路的特征尺寸小于光刻机的光学波长时，掩膜版需要采用分辨率增强技术(resolution enhancement techniques，即RET)，如光学接近修正(opticalproximity correction，即OPC)和相位移掩膜版(phase-shift mask)等。这些技术的引入导致在制造100纳米以下掩膜版时需要写入的数据量极大地增加，同时也使其制造工艺日趋复杂。
尤其糟糕的是，数据掩膜版上的数据图形不同于存储器的其它掩膜版图形，如地址线图形、存储柱(storage pillar)图形、存储孔(storage hole)图形等。地址线图形、存储柱图形和存储孔图形具有很强的微米尺度周期性，即在微米大小的区域内，图形是以一定周期重复的。微米之所以很重要是因为它代表曝光光线的衍射范围。上述图形比较适宜采用OPC和phase-shift mask等RET技术。另一方面，数据掩膜版中的数据图形完全没有微米尺度周期性，即在微米大小的区域内，数据图形完全不重复。数据图形不适合OPC、phase-shift mask等RET技术，这使数据掩膜版的制造非常复杂。上述这些因素导致在90nm之后，数据掩膜版成本急剧上升。
一般说来，每个数据录入膜都需要一块数据掩膜版。这样，一个xMxn3D-MPROM需要M×n块数据掩膜版。例如，对于一个x8x2 3D-MPROM来说，它需要16(＝8×2)块数据掩膜版。这么多的数据掩膜版使高昂的数据掩膜版成本更加让人难以接受：在90nm结点这些数据掩膜版的成本约为80万美元，在22nm结点其成本则涨到4百万美元。
在以往技术中，一套数据掩膜版仅为一个海量出版物专用，它是专用型数据掩膜版。如图2所示，专用型数据掩膜版8A仅含有海量出版物MC0的掩膜图形。注意到，一块数据掩膜版8A上可以含有多个MC0掩膜图形的拷贝(这里是16个拷贝)。对于专用型数据掩膜版来说，掩膜版的高昂成本落在单个海量出版物身上。相应地，存储该海量出版物MC0的3D-MPROM之成本也变得高昂。大多数本专业人士普遍认为：在90nm之后，高昂的数据掩膜版成本将极大地限制3D-MPROM的广泛应用。
问题的解决方案
技术解决方案
本发明提出一种三维印录存储器(three-dimensional printed memory，简称为3D-P)。将其取名为′印录存储器′是为了突出这种以′印′来录入数据的方法，即印录法。在本发明中，′印录′是′掩膜编程′的另一种说法。
3D-P是一种改进的3D-MPROM并采用了三种手段来降低数据录入成本：1)使用共享型数据掩膜版；2)采用压印法(imprint-lithography，也称为纳米压印法，即nano-imprintlithography，简称为NIL)来印录数据；3)使用偏置印录(offset-printing)来减少数据掩膜版的数目。本发明中，除非有特别说明(如当上下文是在与数据模版进行比较时)，数据掩膜版泛指任何印录工艺采用的、数据图形的承载装置，包括数据模版。
为了降低数据录入成本，本发明中的3D-P采用共享型数据掩膜版来录入数据。一个共享型数据掩膜版上含有多个不同海量出版物的掩膜图形，故高昂的掩膜版成本可以被多个海量出版物分摊。分摊到每个海量出版物上的数据掩膜版成本是单位GB掩膜版成本CGB(即单位GB数据所占的数据掩膜版面积对应的掩膜版之成本)和该海量出版物的数据量(以GB为单位)之积。在半导体技术的缩尺过程中，由于掩膜版数据量(一块掩膜版上承载的所有数据量)的增加要快于掩膜版成本的增加，CGB实际上是下降的。例如说，从90nm到22nm，CGB从～$5.4k/GB降到～$1.7k/GB(k＝1,000)。相应地，3D-P成本中来自数据掩膜版的部分随着技术进步将逐渐降低。在45nm之后，3D-P的成本可以低到替换光碟的地步。在本发明中，每个海量出版物所含的数据量为GB量级，最好不小于0.5GB。
为了进一步降低数据录入成本，本发明还提出一种压印存储器(imprintedmemory)，尤其是三维压印存储器(three-dimensional imprinted memory，简称为3D-iP)。它采用压印法来录入数据：压印法通过在模版(template)上施加压力，使压印胶(imprintresist)产生机械变形从而实现图形转换。采用压印法来录入数据的主要优势是其数据模版远比光刻法中的数据掩膜版便宜。这里，数据模版是用来将数据图形转换到数据录入膜的模版。模板也被称为母版(master)、印戳(stamp)、模具(mold)等。在压印法中，由于数据录入膜中的图形是数据模版上图形的1∶1拷贝，它没有光刻法的光学失真问题，因此数据模版不需要OPC，其制造过程中所需写入的数据量远远小于数据掩膜版。此外，压印法也不用担心衍射效应，其数据模版不需要使用相位移技术，从而避免采用复杂的掩膜版工艺。更重要的是，压印法使印录具有纳米尺度(如1纳米到100纳米)、且不具有微米尺度周期性的数据图形成为可能。总的说来，由于制造数据模版比数据掩膜版容易，因此数据模版成本更低，故压印存储器具有较低的数据录入成本。
为了减少数据掩膜版的数目，本发明还提出一种三维偏置印录存储器(three-dimensional offset-printed memory，简称为3D-oP)。3D-oP通过偏置印录来录入数据。为了实现偏置印录，对应于不同存储层/数码位的掩膜图形被合并到一多区域数据掩膜版上。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的掩膜图形被印录到不同存储层/数码位的数据录入膜中。在同一3D-oP批次中，所有3D-oP芯片均由同一套数据掩膜版来印录。虽然芯片之间可能有不同的数码阵列序列，但是所有芯片均具有同样的数码阵列集合。本发明中，数码阵列由如下方式定义：每层数据录入膜含有多个位置，每个位置对应于一个存储元，每个位置处的数据图形代表一个数码值，这些数码值构成的阵列形成数码阵列。相应地，数码阵列序列是指一个3D-oP芯片中所有数码阵列(包括所有数据录入膜，即所有存储层和所有数码位)按照一定顺序(如按照离衬底的远近)形成的序列；数码阵列集合是指该3D-oP芯片中所有数码阵列的集合。根据定义，集合只与其所含元素有关，与顺序无关。
为了能在3D-P中写录定制数据，本发明还提出一种三维可写印录存储器(three-dimensional writable printed memory，简称为3D-wP)。它含有印录存储阵列和写录存储阵列。印录存储阵列存储内容数据。内容数据是出版物(包括电影、电子游戏、地图、音乐库、图书库、软件等)的数据，它通过印录法录入。印录法是一种并行数据录入方法，它主要包括光刻法和压印法等。写录存储阵列存储定制数据。定制数据包括如芯片序列号、密钥等定制信息。定制数据通过写录法录入。写录法是一种串行数据录入方法，它主要包括直接写入光刻法，如电子束光刻、激光束光刻或聚焦粒子束光刻等技术。在同一批次3D-wP中，所有存储器存储相同的内容数据，但可以存储不同的定制数据。为了保证产能，定制数据的总数据量应少于内容数据的总数据量的1％。
发明的有益效果
有益效果
从上述方案可以看出，本发明具有以下有益效果：
实现低成本的海量出版；
降低数据录入成本；
降低数据掩膜版成本；
在印录存储器中写录定制数据。
对附图的简要说明
附图说明
图1A是一种3D-MPROM的截面图；图1B是该3D-MPROM的顶视图；图1C是另一种3D-MPROM的截面图。
图2表示一块以往技术采用的专用型数据掩膜版。
图3表示一块本发明提出的共享型数据掩膜版。
图4表示3D-P晶圆上的一个印录场区。
图5是一块F节点数据掩膜版的顶视图。
图6比较在几代半导体技术中的掩膜版成本和单位GB掩膜版成本(CGB)。
图7比较在几代半导体技术中、在不同发行量(V)下，3D-P的成本构成。
图8表示在几代半导体技术中、3D-P的成本达到光碟替换阈值成本(Cth)时，3D-P的最低发行量(Vth)。
图9A-图9C表示一种实现压印法的各个步骤。
图10A和图10B是两种数据模版的顶视图。
图11A和图11B表示一种偏置印录法中使用的两个印录步骤。
图12A是一个多区域数据掩膜版的简单例子；图12B和图12C多区域数据掩膜版中两个数据掩膜区域分别代表的数码阵列m(1)、m(2)。
图13A和图13B是同一x2x1 3D-oP批次中两个3D-oP芯片18a、18b的截面图。
图14A和图14B是同一x1x2 3D-oP批次中两个3D-oP芯片18c、18d的截面图。
图15表示一种3D-oP的电路框图。
图16A表示一种x2x1 3D-oP的电路框图；图16B表示一种x1x2 3D-oP的电路框图。
图17是一种x2x2 3D-oP的截面图。
图18表示一种x2x2 3D-oP所采用的多区域数据掩膜版，以及一个曝光场区内的所有芯片。
图19列出在x2x2 3D-oP的每个印录步骤后，每个芯片上每个数据录入膜中的数码阵列。
图20表示一种x2x2 3D-oP的电路框图。
图21是一种x3x3x1 3D2-oP封装的截面图。
图22表示一种3D2-oP封装的电路框图。
图23表示一种3D2-oP封装所采用的多区域数据掩膜版，以及一个曝光场区内的所有芯片。
图24列出在3D2-oP封装的每个印录步骤后，每个芯片上每个数据录入膜中的数码阵列。
图25列出一个3D2-oP批次中的三种3D2-oP封装。
图26A和图26B是同一3D-wP批次中两个芯片的截面图。
图27A-图27D表示实现图2A-图2B中实施例的数据录入步骤。
图28是另一种3D-wP芯片的截面图。
图29表示实现图4中实施例的数据录入步骤。
图30是一个具有良好数据安全性3D-wP的框图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。
发明实施例
本发明的实施方式
为了降低数据录入成本，本本发明提出一种三维印录存储器(3D-P)。它是一种改进的3D-MPROM并采用了三种手段来降低数据录入成本：1)使用共享型数据掩膜版；2)采用压印法来印录数据；3)使用偏置印录来减少数据掩膜版的数目。将其取名为′印录存储器′是为了突出这种以′印′来录入数据的方法，即印录法。在本发明中，′印录′是′掩膜编程′的另一种说法。
本说明书在大部分情况下以3D-MPROM(即存储元分布在三维空间中的mask-ROM)为例阐述具体实施例。本发明的精神可以很容易地推广到常规mask-ROM(即存储元分布在二维平面上的mask-ROM)中。Mask-ROM的数据录入的主要方式为印录法。印录法包括光刻法和压印法等。相应地，除非有特别说明(如当上下文是在与模版进行比较时)，掩膜编程中的′掩膜版′泛指任何印录工艺采用的、数据图形的承载装置，它可以是光刻法采用的掩膜版，也可以是压印法采用的模版(template，也被称为master、stamp或mold)。
共享型数据掩膜版
3D-P是一种改进的3D-MPROM，它使用共享型数据掩膜版来录入数据。图3表示一种共享型数据掩膜版18A上的掩膜图形。与图2中的专用型数据掩膜版8A不同，共享型数据掩膜版18A含有16个不同海量出版物(MC1-MC16)的掩膜图形。在本实施例中，所有这些海量出版物MC1-MC16均不重复。很明显，数据掩膜版18A的成本可以分摊到这16个海量出版物中。具体说来，海量出版物的数据掩膜版成本是单位GB掩膜版成本(CGB，即单位GB数据所占的数据掩膜版面积对应的掩膜版之成本)和该海量出版物的数据量(以GB为单位)之积。对于熟悉本专业的人士来说，虽然图3中的数据掩膜版18A仅承载了16个海量出版物，随着技术的进步，一块数据掩膜版可以承载更多海量出版物。例如说，一块45nm的数据掩膜版可以承载～37GB数据，或～70部电影。
图4表示3D-P晶圆0W上的一个印录场区(printing field)28。印录场区28是指在步进重复印录(step-and-repeat printing)工艺流程中，一块掩膜版在一次印录后在晶圆上形成的图形区域。对于光刻法来说，印录场区是其曝光场区(exposure field)。注意到，晶圆0W含有多个重复的印录场区28。由于图4中的印录场区28由图3中的数据掩膜版18A印录形成，它存储16个不同海量出版物MC1-MC16的数据。在本实施例中，这16个海量出版物MC1-MC16均不重复。
在将3D-P晶圆0W切割后，每个芯片可以仅存储单个海量出版物，或多个海量出版物。在图4中，每个印录场区28被切割为4个芯片D1-D4，每个芯片存储多个不同海量出版物的数据：芯片D1存储MC1、MC2、MC5、MC6的数据，芯片D2存储MC3、MC4、MC7、MC8的数据，芯片D3存储MC9、MC10、MC13、MC14的数据，芯片D4存储MC11、MC12、MC15、MC16的数据。在本实施例中，处于相同印录场区中的不同芯片存储不重复的海量出版物数据。
图5表示一块F节点数据掩膜版18A，它用来把数据印入图1A中的数据录入膜6A。该数据掩膜版18A含有一个掩膜元阵列′aa′-′bd′。每个掩膜元处图形的明或暗决定对应的存储元处数据开口的存在与否。在该实施例中，在掩膜元′aa′、′ad′、′bb′和′bc′处的明图形形成掩膜版开口8aa、8ad、8bx。在本申请中，数据掩膜版的尺寸F由它在晶圆上面形成的图形之尺寸来表示，而非它在数据掩膜版上的尺寸来表示。对于熟悉本专业的人士来说，由于光刻机对掩膜图形的缩小作用，掩膜版上的尺寸可以是晶圆上图形尺寸的数倍(如4倍)。
在数据掩膜版18A上，其数据开口(如8aa)的最小特征尺寸F可以比3D-P的最小特征尺寸f(如地址线的半周期)大，最好是f的两倍(参见美国专利6,903,427)。相应地，数据掩膜版18A也被称为xf(x＞1，最好～2)掩膜版。事实上，对于几乎所有种类的3D-P(包括采用隔离介质膜、电阻膜、额外掺杂膜等作为数据录入膜的3D-P)来说，其数据录入膜中的图形都可以通过xf掩膜版来印录。采用xf掩膜版可以极大地降低数据掩膜版的成本。比如，对于一个45nm的3D-P来说，45nm数据掩膜版之成本为～$140k；而90nm数据掩膜版之成本仅为～$50k。
图6比较了在几代半导体技术中的掩膜版成本和单位GB掩膜版成本(CGB)。该图的横轴同时显示了数据掩膜版的最小特征尺寸F(＝2f)和3D-P的最小特征尺寸f。当F从90nm减小到22nm时，数据掩膜版的成本从～$50k涨到～$260k。另一方面，掩膜版数据量也由～9GB涨到～155GB。总的说来，CGB从～$6.7k/GB降低到～$1.7k/GB。注意到，由于90nm掩膜版处于量产阶段，其CGB较低。
作为一个例子，当2f掩膜版被用来电影数据时每部DVD格式电影(～4GB)的掩膜版成本介于～$27k和～$7k之间；每部BD格式电影(～20GB)的掩膜版成本介于～$135k和～$34k之间。这些数字比一般人想象的电影掩膜版成本低很多，它们比电影的制作成本相比很小，基本可以忽略。
图7比较在几代半导体技术中、在不同发行量(V)下，3D-P的成本构成。在不考虑版权费的情况下，3D-P成本包括存储器成本和数据录入成本。每个f节点有两根竖条，每个f节点有两根竖条，一根对应于发行量为200k的情形，另一根对应于发行量为100k的情形。每根竖条的底部代表单位GB的存储器成本(C存储)，顶部代表单位GB的数据录入成本(C录入)，其总高度代表单位GB的3D-P成本(C3D)。该图中的各个数据根据如下公式计算：
C3D＝C存储+C录入，
其中，
C存储＝C晶圆/D晶圆；
C录入＝F印录×Cmask/V。
这里，C晶圆为晶圆成本，D晶圆为一个晶圆上的所有有效数据量；F印录代表印录成本因子，即印录成本(包括掩膜版、光刻胶等耗品以及各种印录资产的折旧)和掩膜版成本的比；V为发行量，即所有使用该数据掩膜版来录入数据的芯片产量。
从图7可以看出，随着f的减小，3D-P的成本逐渐降低。这与流行的想法不同。当f小于45nm时，3D-P的成本可以低于$0.25/GB。例如说，当发行量为200k时，32nm 3D-P的成本为～$0.25/GB；当发行量为100k时，22nm 3D-P的成本为～$0.17/GB。为了能替代光碟，3D-P的成本需要低于光碟替换阈值成本Cth。一般认为，Cth～$0.25/GB。这要求3D-P的最小特征尺寸f小于45nm。
图8表示在几代半导体技术中、3D-P的成本达到光碟替换阈值成本(Cth)时，3D-P的最低发行量(Vth)。Vth是一个重要参数，它决定不同f节点3D-P的市场定位。从该图可以看出，对于32nm 3D-P来说，Vth～200k，它仅适合于大批量出版。对于22nm、16nm和11nm 3D-P来说，Vth分别为42k、31k和15k。它们可以用于中批量出版。
注意到，中等数据量或小数据量的出版物可以和海量出版物混合在同一3D-P中发行。总体说来，3D-P中存储的内容可以是运动图像(如电影、电视节目、视频资料、电子游戏等)、静止图像(如照片、数字地图等)、音频资料(如音乐、电子书等)、文字资料(如电子图书)、软件(如操作系统)以及它们的资料库(如电影库、游戏库、照片库、地图库、音乐库、图书库和软件库等)。
压印存储器
为了降低数据录入成本，本发明还提出一种压印存储器(imprinted memory)，尤其是三维压印存储器(3D-iP)。就其最终的物理结构来说，压印存储器与mask-ROM完全相同，它们均利用其数据录入膜中的数据图形来存储数据。压印存储器与mask-ROM的不同之处是它们采用不同的数据录入法：mask-ROM采用光刻法(photo-lithography)，压印存储器采用压印法(imprint-lithography，也被称为nano-imprint lithography，简称为NIL)。但是，压印法采用的数据模版远比光刻法采用的数据掩膜版便宜。
压印法通过在模版(template)上施加压力，使压印胶(imprint resist)产生机械变形从而实现图形转换(参见Chou等著《Imprint-lithography with25-nanometerresolution》，Science杂志，272卷，5258号，85-87页)。压印法的例子包括热塑料压印法(thermoplastic nano-imprint lithography)、光照压印法(photo nano-imprintlithography)、电化学压印法(electro-chemical nano-imprint lithography)和激光帮助压印法(laser-assisted direct imprint-lithography)。压印法可以在整个晶圆上一次压印(full-wafer imprint)，或者采用步进重复压印(step-and-repeat imprint)。
图9A-图9C表示一种实现压印法的各个步骤。这些图是沿图1中AA′线的截面图。该些步骤被用来为图1中的存储器录入数据。该压印法是一热塑料压印法。其具体步骤如下。首先在一底膜(如地址线)89上形成一数据录入膜87，然后在其上形成一压印胶(如一热塑料高分子材料，thermoplastic polymer)85(图9A)。将一模版81(也被称为母版、印戳、模具等)和压印胶85接触并施加压力。之后，对压印胶85加温使其温度超过压印胶的玻璃化温度，这时模版81上的图形被压入到软化的压印胶85中。冷却后，模版81与晶圆分离(图9B)。最后，通过一个刻蚀步骤将压印胶85中的图形转换到数据录入膜87中(图9C)。
模版81具有一个预先设置的拓扑图形。图9A中的模版81是用来压印图1A中存储层16A的数据录入膜6A。该模版81含有多个凸起83。这些凸起83从模版81的一个表面上突出，其尺寸在1纳米到100纳米之间。模版81中凸起83的存在与否决定了与之相对应的存储元之状态。比如说，在与存储元5aa对应的模版位置具有一凸起83，则存储元5aa含有数据开口6aa，并处于′1′状态。另一方面，在与存储元5ba对应的模版位置没有凸起，则存储元5ba不含数据开口，并处于′0′状态。注意到，在压印步骤结束后，压印胶85中的图形与模版81中的图形刚好相反。
图10A和图10B表示两种数据模版81，它们均可以用来形成图1A中的数据图形。图10A中的数据模版81应用了数据掩膜版中xf(x＞1，最好～2)掩膜版(参见美国专利6,903,427)的精神，即模版81的最小特征尺寸F可以比地址线的半周期(或宽度)f大，最好是f的两倍。而且，相邻的突起(如位置5bb、5bc、5cc)还可以合并在一起。相应地，数据模版81也被称为xf模版。例如说，一个90nm的数据模版可以为一个45nm的压印存储器录入数据。这可以进一步降低数据模版的成本。在该实施例中，凸起83具有矩形形状。
图10B表示另一种数据模版81。其凸起83(如位置5aa处)具有圆柱形形状。该圆柱形的最小特征尺寸F也可以比地址线的半周期(或宽度)f大。除此之外，凸起83还可以具有圆锥形形状和金字塔形形状等。圆柱形的凸起83尤其适合用电子束直接写的方法来形成。很明显，数据模版81也可以应用共享型数据掩膜版的精神，为一共享型数据模版，即一个数据模版81承载多个不同海量出版物的数据。
压印法的主要优势是其数据模版非常廉价。由于印录法没有光刻法的光学失真问题，其数据录入膜中的图形是数据模版上图形的1∶1拷贝，因此其数据模版上每个凸起都可以具有相同的形状，不需要根据它周围凸起的分布情况而进行光学修正。对于压印存储器中的每个数据位，数据模版只需要一位数据来定义凸起的存在与否。与之比较，对于mask-ROM中的一个数据位，数据掩膜版需要多位数据来定义数据开口的形状。对于同样的存储器数据量，制造数据模版所需写入的数据量远远小于数据掩膜版。此外，压印法也不用担心衍射效应，不需要使用相位移技术，从而避免采用复杂的掩膜版工艺。更重要的是，数据模版使印录具有纳米尺度(如1纳米到100纳米)、且不具有微米尺度内周期性的数据图形成为可能。总的说来，由于制造数据模版比数据掩膜版容易，数据模版成本更低，故压印存储器可以具有较低的数据录入成本。
三维偏置印录存储器
为了减少数据掩膜版的数目，本发明提出一种三维偏置印录存储器(3D-oP)。它通过偏置印录法(offset-printing)来录入数据。偏置印录法是印录法中的一种。图11A和图11B表示一种偏置印录法中使用的两个印录步骤。它采用一块多区域数据掩膜版8。在该实施例中，多区域数据掩膜版8含有两个不同存储层16A、16B的掩膜图形。它们分别位于数据掩膜版区域8a、8b中。
偏置印录法包括如下两个印录步骤。在第1印录步骤(见图11A，如印录第一存储层16A的光刻步骤A)时，芯片18a的原点O18a与数据掩膜区域8a的原点OM对齐。在曝光步骤E1a时，数据掩膜区域8a被印录到芯片18a中存储层16A的数据录入膜6A中；在曝光步骤E1b时，数据掩膜区域8b被印录到芯片18b中存储层16A的数据录入膜6A中。
在第2印录步骤(见图11B，如印录第二存储层16B的光刻步骤B)时，晶圆9相对于它在第1印录步骤时的对准位置偏置了距离Sy。此处用dy表示芯片18a和芯片18b之间的距离。如果Sy＝dy，则芯片18b的原点O18b与原点OM对齐。在曝光步骤E2a时，数据掩膜区域8a被印录到芯片18b中存储层16B的数据录入膜6B中。
在对下一个曝光场区(exposure field)E2b曝光时，只要步进距离Dy是dy的两倍，即Dy＝2dy，则数据掩膜区域8b将被印录到芯片18a中存储层16B之数据录入膜6B中。最后，当完成上述两个光刻步骤A、B之后，在芯片18a中，数据掩膜区域8a、8b被分别印录到存储层16A、16B之数据录入膜6A、6B中；芯片18b中，它们被分别印录到存储层16B、16A之数据录入膜6B、6A中。
图12A是一个多区域数据掩膜版8的简单例子。每个数据掩膜区域8a、8b含有一个掩膜元阵列′aa′-′bd′。在数据掩膜区域8a中，在掩膜元′ac′、′bb′、′ba′处的明图形形成掩膜开口8ac、8bx。在数据掩膜区域8b中，在掩膜元′aa′、′ad′、′bb′处的明图形形成掩膜开口8′aa、8′ad、8′bb。如果采用如下定义：暗掩膜图形代表′0′，明掩膜图形代表′1′，则数据掩膜区域8a中每个掩膜元所代表的数码值值构成一个数码阵列m(1)(图12B)，数据掩膜区域8b中每个掩膜元所代表的数码值构成另一个数码阵列m(2)(图12C)。
图13A和图13B表示同一x2x1 3D-oP批次中的两个3D-oP芯片18a、18b。在一个3D-oP批次中，所有芯片都由同样一套掩膜版制造，它们均含有相同的三维框架。这里，三维框架包括三维堆中的所有地址线，但是不含数据录入膜。在这个实施例中，芯片18a和18b中的数据均由同一数据掩膜版8印录。图8A表示芯片18a的x2x1三维堆16a。存储层16A的数据录入膜6A由数据掩膜区域8a印录；存储层16B的数据录入膜6B由数据掩膜区域8b印录。在3D-oP芯片18a中，存储层16A中所有存储元存储的数码值构成数码阵列p18a[1]，存储层16B中所有存储元存储的数码值构成数码阵列p18a[2]。如果采用如下定义：无数据开口代表′0′，有数据开口代表′1′，则数码阵列p18a[1]和图12B中的数码阵列m(1)相同，即p18a[1]＝m(1)；数码阵列p18a[2]和图12C中的数码阵列m(2)相同，即p18a[2]＝m(2)。另一方面，图8B表示芯片18b的x2x1三维堆16b。在芯片18b中，存储层16A的数据录入膜6A由数据掩膜区域8b印录；存储层16B的数据录入膜6B由数据掩膜区域8a印录。因此，对于芯片18b来说，p18b[1]＝m(2)；p18b[2]＝m(1)。
在该3D-oP批次中，每个3D-oP芯片的所有数码阵列(包括所有数据录入膜，包括所有存储层和所有数码位)按照一定顺序(按照离衬底的远近，从近到远)排列形成一数码阵列序列S。该数码阵列的集合被称为数码阵列集合{S}。根据其定义，集合只和其中的元素有关，与元素的排列顺序无关。对于图13A和图13B的芯片18a和18b来说，其数码阵列序列可以表达为：
S18a＝(p18a[1]，p18a[2])＝(m(1)，m(2))；
S18b＝(p18b[1]，p18b[2])＝(m(2)，m(1))；
其中，{S18a}＝{S18b}，但S18a≠S18b。
可以看出，芯片18a和芯片18b具有相同的数据阵列集合，但是不同的数据阵列序列。为读出同一数据，需要访问芯片18a和18b不同的存储层。
偏置印录还可以应用到采用n位元的3D-MPROM中。类似地，对应于不同数码位的掩膜图形被合并到一多区域数据掩膜版中。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的数据图形被印录到不同数码位的数据录入膜中。图14A和图14B表示同一x1x2 3D-oP批次中的两个3D-oP芯片18c、18d。
图14A表示芯片18c的x1x2三维堆16c。存储层16C上的每个存储元(如5aa)存储两个数码位：第1和第2数码位。第1数码位由第一数据录入膜6C存储，它是一层额外掺杂膜3i；第2数码位由第二数据录入膜6D存储，它是一层电阻膜3r。第1数码位的数据录入膜6C由数据掩膜区8a印录而来，第2数码位的数据录入膜6D由数据掩膜区8b印录而来。在3D-oP芯片18c的第一存储层16C中，其第1数码位所存储的数码值构成数码阵列p18c[1，1]，其第2数码位所存储的数码值构成数码阵列p18a[1，2]。这里，p18c[i，j]是指芯片18c中第i个存储层的第j个数码位所存储的数码阵列。如果采用如下定义：有额外掺杂代表′0′，无额外掺杂代表′1′；有电阻膜代表′0′，无电阻膜代表′1′，则数码阵列p18c[1，1]与图12B中的数码阵列m(1)相反，即p18c[1，1]＝-m(1)；数码阵列p18c[1，2]与图12C中的数码阵列m(2)相同，即p18c[1，2]＝m(2)。这里，符号′-′表示相反，即′0′和′1′互换。由于数码阵列中的二进制值可以随着二进制值的定义而改变，因此数码阵列的正负没有太多意义。在本申请中，只要两个数码阵列中所有二进制值均相同或相反，则认为这两个数码阵列等同。另一方面，图14B表示芯片18d的x1x2三维堆16d。在芯片18d的第一存储层16C中，其第1数码位的数据录入膜6C由数据掩膜区8b印录，第2数码位的数据录入膜6D由数据掩膜区8a印录。因此，对于芯片18d来说，p18d[1，1]＝-m(2)；p18d[1，2]＝-m(1)。
因此，对于图14A和图14B的芯片18c和18d来说，其数码阵列序列可以表达为：
S18c＝(p18c[1，1]，p18c[1，2])＝(-m(1)，m(2))；
S18d＝(p18d[1，1]，p18d[1，2])＝(-m(2)，m(1))；
其中，{S18c}＝{S18d}，但是S18c≠S18d。
可以看出，芯片18c和芯片18d具有相同的数据阵列集合，但是不同的数据阵列序列。对于同一输入地址来说，输出中输出位的顺序需要交换。
图15表示一种3D-oP的电路框图。它含有一xMxn三维堆16和一可设置输入/输出电路24。三维堆16含有M×n个数码阵列。其中，在第i存储层中第j个数码位的数码阵列由p[i，j](0≤i≤M，0≤j≤n)表示。可设置输入/输出电路24还含有一序列存储器22。该存储器22存储与该3D-oP芯片中数码阵列序列相关的信息。一个与数码阵列序列相关的信息是芯片序列号。芯片序列号直接和芯片在晶圆上的位置相关，它可以用来提取芯片的数码阵列序列信息。序列存储器22最好是一嵌入式非易失性存储器。例如说，它可以是直接写入存储器、激光编程熔丝和/或电编程存储器。对于直接写入存储器存储器来说，与数码阵列序列相关的信息在生产过程中写入；对于激光编程熔丝来说，与数码阵列序列相关的信息在生产过程之中或之后写入；对于电编程存储器来说，与数码阵列序列相关的信息在生产过程后写入。
根据与数码阵列序列相关的信息，可设置输入/输出电路24可以改变外部输入/输出28中的输入，也可以改变内部输入/输出26的输出，从而使外部输入/输出28与数码阵列序列无关。换句话说，在同一批次的所有3D-oP中，虽然它们可能有不同数码阵列序列，但是对于用户来说，它们具有相同外部输入/输出28。图16A-图16B披露了3D-oP电路的更多细节。
图16A表示一种图13A和图13B中x2x1 3D-oP18的电路框图。该图显示了其输入地址解码器20I。三维堆16中的存储层16A、16B分别存储了数码阵列p[1]、p[2]。这里，由于每个存储元只存储一个数码位，数码阵列的表示式简化成了p[i](0≤i≤M)。输入地址解码器20I对内部输入地址26进行解码。例如，如果内部输入地址26的最高位为′0′，则数码阵列p[1]被访问；反之，数码阵列p[2]被访问。可设置输入/输出电路24可以根据与数码阵列序列相关的信息，改变外部输入地址28。对于芯片18a来说，内部输入地址26和外部输入地址28相同；对于芯片18b来说，内部输入地址26和外部输入地址28的最高位正好相反。
图16B表示一种图14A和图14B中x1x2 3D-oP18的电路框图。该图显示了输出缓冲区20O。三维堆6存储与第1和第2数码位对应的数码阵列p[1，1]和p[1，2]。输出缓冲区20O含有多个输出组21、21′...。每个输出组输出存储在同一存储元中的所有数码位。例如说，输出组21含有数码位21a、21b。其中，输出数码位21a输出存储在一个存储元中的第1数码位，输出数码位21b输出存储在同一存储元的第2数码位。可设置输入/输出电路24可以根据与数码阵列序列相关的信息，改变输出缓冲区20O中每个输出组21的输出数码位顺序。对于芯片18c来说，外部输出28和内部输出26相同；对于芯片18d来说，每个输出组(如21)中的输出数码位顺序正好相反。
偏置印录到不同存储层的方法(图13A和图13B)可以与偏置印录到不同数码位的方法(图14A和图14B)结合起来。具体说来，不同存储层和不同数码位的掩膜图形合并到一多区域数据掩膜版上。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的数据图形被印录到不同存储层和不同数码位的数据录入膜中。图17披露了这样一个例子。该x2x2 3D-oP18e含有两个存储层16A、16B，且每个存储元存储两个数码位：第1和第2数码位。该实施例含有4个数据录入膜，它们分别存储如下数码阵列：存储层16A中的第1数码位存储p[1，1]；存储层16A中的第2数码位存储p[1，2]；存储层16B中的第1数码位存储p[2，1]；存储层16B中的第2数码位存储p[2，2]。
图18中左边的图表示该x2x2 3D-oP18所采用的多区域数据掩膜版8。它含有4个数据掩膜区域，其数码阵列分别是m(1)-m(4)。该多区域数据掩膜版8的原点是OM。图18中右边的图形表示在一个3D-oP晶圆9上一个曝光场区E内的所有芯片D[1]-D[4]。这些芯片各自的原点是O1-O4。由于芯片D[1]-D[4]由一数据掩膜版8偏置印出，它们属于同一3D-oP批次。
图19列出在x2x2 3D-oP18的每个印录步骤后，每个芯片上每个数据录入膜存储的数码阵列。该表的第3列列出了在每个印录步骤时，OM所对准的芯片原点。本实施例的4个数据录入膜需要4次印录步骤。在第1印录步骤(形成p[1，1])时，OM对准芯片D[1]的原点O1，芯片D[1]-D[4]的数码阵列p[1，1]分别为m(1)-m(4)。在第2印录步骤(形成p[1，2])时，OM对准芯片D[2]的原点O2。只要y方向上的步进距离Dy是芯片D[1]和D[2]距离dy的2倍，即Dy＝2dy，则芯片D[1]-D[4]的数码阵列p[1，2]分别为m(2)，m(1)，m(4)，m(3)。在第3印录步骤(形成p[2，1])时，OM对准芯片D[3]的原点O3。只要x方向上的步进距离Dx是芯片D[3]和D[1]距离dx的2倍，即Dx＝2dx，则芯片D[1]-D[4]的数码阵列p[2，1]分别为m(3)，m(4)，m(1)，m(2)。在第4印录步骤(形成p[2，2])时，OM对准芯片D[4]的原点O4。只要Dy＝2dy以及Dx＝2dx，则芯片D[1]-D[4]的数码阵列p[2，2]分别为m(4)，m(3)，m(2)，m(1)。
总之，对于图18中芯片D[1]-D[4]，其数码阵列序列可以表达为：
SD[1]＝(pD[1][1，1]，pD[1][1，2]，pD[1][2，1]，pD[1][2，2])＝(m(1)，m(2)，m(3)，m(4))；
SD[2]＝(pD[2][1，1]，pD[2][1，2]，pD[2][2，1]，pD[2][2，2])＝(m(2)，m(1)，m(4)，m(3))；
SD[3]＝(pD[3][1，1]，pD[3][1，2]，pD[3][2，1]，pD[3][2，2])＝(m(3)，m(4)，m(1)，m(2))；
SD[4]＝(pD[4][1，1]，pD[4][1，2]，pD[4][2，1]，pD[4][2，2])＝(m(4)，m(3)，m(2)，m(1))；
从这些表达式可以看出，3D-oP芯片D[1]-D[4]均具有相同的数码阵列集合，但是可以具有不同数码阵列序列。
图20表示x2x2 3D-oP18的电路框图。该图显示了输入地址解码器20I和输出缓冲区20O。它们与图16A和图16B中的输入地址解码器20I和输出缓冲区20O具有相同功能。三维堆16存储4个数码阵列p[1，1]-p[2，2]。可设置输入/输出电路24根据与数码阵列序列相关的信息，可以改变外部输入地址28，也可以改变内部输出26：对于芯片D[1]来说，没有任何改变；对于芯片D[2]来说，输出缓冲区20O中每个输出组(如21)的输出数码位顺序被交换；对于芯片D[3]来说，内部输入地址26和外部输入地址28的最高位正好相反；对于芯片D[4]来说，内部输入地址26和外部输入地址28的最高位正好相反，而且输出缓冲区20O中每个输出组(如21)的输出数码位顺序被交换。
偏置印录技术不仅可以用于单个芯片的数据录入膜中，也可以用于多个芯片的数据录入膜中。相应地，本发明提出一种基于3D-oP的三维存储封装(3D-oP-based three-dimensional package，简称为3D2-oP)。3D2-oP封装一般以存储卡的形式发行。类似地，多个芯片中多个存储层/数码位的掩膜图形被合并到一块多区域数据掩膜版中。在不同的印录步骤中，晶圆相对于该多区域数据掩膜版的偏置量不同。因此，来自同一数据掩膜版的数据图形被印录到3D2-oP封装中不同芯片的不同存储层/数码位中。
图21表示一种x3x3x1 3D2-oP封装38。这里，xKxMxn 3D2-oP封装表示一个含有K个相互堆叠xMxn 3D-oP芯片的存储封装。具体说来，本实施例含有三个3D-oP芯片C1-C3。它们垂直地堆叠在封装衬底(如interposer)30上并形成3D-oP堆36。引线32将芯片C1-C3与封装衬底30耦合。为了提高其数据安全性，最好在3D2-oP封装38中填充模塑料34。
图22是该3D2-oP封装38的电路框图。其3D-oP堆36含有9个数码阵列，其中每个芯片C1-C3含有3个数码阵列p[1]-p[3]。它还含有一个可设置输入/输出电路24，其功能与图20中的类似。可设置输入/输出电路24可以位于3D-oP芯片中和/或控制芯片中。
图23中左边的图是3D2-oP封装38所采用的多区域数据掩膜版8。它含有9个数据掩膜区域，并分别代表数码阵列m(1)-m(9)。该多区域数据掩膜版8的原点是OM。图23中右边的图是一3D-oP晶圆9中一曝光场区E内的所有芯片D[1]-D[9]。其中，芯片D[1]-D[3]的原点分别为O1-O3。
图24列出在3D2-oP封装38的每个印录步骤后，每个芯片上每个数据录入膜中的数码阵列。该表的第3列列出了在每个印录步骤时，OM所对准的芯片原点。本实施例的3个数据录入膜需要3次印录步骤。在第1印录步骤(形成p[1])时，OM对准芯片D[1]的原点O1，芯片D[1]-D[9]的数码阵列p[1]分别为m(1)-m(9)。在第2印录步骤(形成p[2])时，OM对准芯片D[2]的原点O2。只要Dy＝3dy1＝3dy2，则芯片D[1]-D[9]的数码阵列p[2]分别为m(3)，m(1)，m(2)，m(6)，m(4)，m(5)，m(9)，m(7)，m(8)。在第3印录步骤(形成p[3])时，OM对准芯片D[3]的原点O3。只要Dy＝3dy1＝3dy2，则芯片D[1]-D[9]的数码阵列p[3]分别为m(2)，m(3)，m(1)，m(5)，m(6)，m(4)，m(8)，m(9)，m(7)。
图25列出一个3D2-oP批次中的三种3D2-oP封装M[1]-M[3]。这三种3D2-oP封装M[1]-M[3]分别由图23中的9个芯片构成：3D2-oP封装M[1]含有芯片D[1]，D[4]，D[7]；3D2-oP封装M[2]含有芯片D[2]，D[5]，D[8]；3D2-oP封装M[3]含有芯片D[3]，D[6]，D[9]。因为这些3D2-oP封装M[1]-M[3]由同一数据掩膜版8偏置印录形成，它们属于同一3D2-oP批次。
总之，对于图20中的3D2-oP封装M[1]-M[3]，其数码阵列序列可以表达为：
SM[1]＝(SD[1]，SD[4]，SD[7])＝(m(1)，m(3)，m(2)；m(4)，m(6)，m(5)；m(7)，m(9)，m(8))；
SM[2]＝(SD[2]，SD[5]，SD[8])＝(m(2)，m(1)，m(3)；m(5)，m(4)，m(6)；m(8)，m(7)，m(9))；
SM[3]＝(SD[3]，SD[6]，SD[9])＝(m(3)，m(1)，m(1)；m(6)，m(5)，m(4)；m(9)，m(8)，m(7))；
其中{SM[1]}＝{SM[2]}＝{SM[3]}，但是SM[1]≠SM[2]≠SM[3]。
从这些表达式可以看出，3D2-oP封装M[1]-M[3]均具有相同的数码阵列集合，但是它们可以具有不同数码阵列序列。
三维可写印录存储器
为了能在3D-P中写录定制数据，本发明还提出一种三维可写印录存储器(3D-wP)。它含有印录存储阵列和写录存储阵列。印录存储阵列存储内容数据。内容数据是出版物(包括电影、电子游戏、地图、音乐库、图书库、软件等)的数据，它通过印录法录入。印录法是一种并行数据录入方法，它主要包括光刻法和压印法等。写录存储阵列存储定制数据。定制数据包括芯片序列号、密钥等定制信息。定制数据通过写录法录入。写录法是一种串行数据录入方法，它主要包括直接写入光刻法，如电子束光刻、激光束光刻或聚焦粒子束光刻等技术。在同一批次3D-wP中，所有存储器存储相同的内容数据，但可以存储不同的定制数据。
图26A和图26B表示同一3D-wP批次中的两个芯片18f、18g。在一个3D-wP批次中，所有芯片都由同一套掩膜版制造。在该实施例中，芯片18f、18g存储同样的内容数据，但是存储不同的定制数据。每个3D-wP芯片(如18f)含有一半导体衬底0和一堆叠在衬底0上的三维堆(如16f)。衬底0上的晶体管及其互连线构成衬底层0K。三维堆16f含有两个存储层16A、16B，其存储元一般基于二极管3d。
存储层16A含有一个印录存储阵列11A(包括存储元5ac-5af)和一个写录存储阵列13A(包括存储元5aa、5ab)，存储层16B仅含有一个印录存储阵列11B。其中，印录存储阵列11A、11B存储内容数据。内容数据是出版物(包括电影、电子游戏、地图、音乐库、图书库、软件等)的数据，它通过印录法来录入。印录法是一种并行数据录入方法，它主要包括光刻法和压印法等。
另一方面，写录存储阵列13A存储定制数据。定制数据包括芯片序列号、密钥等定制信息。定制数据通过写录法来录入。写录法是一种串行数据录入方法，它主要包括直接写入光刻法，如电子束光刻、激光束光刻或聚焦粒子束光刻等技术。直接写入光刻法不需要数据掩膜版。
对于图26A中的芯片18f，其存储层16A中数据录入膜6A存储的数码阵列P18f[1]包括印录数码阵列p18f[1]和写录数码阵列w18f[1]，即P18f[1]＝p18f[1]+w18f[1]。其中，印录数码阵列p18f[1]存储在印录存储阵列11A中，而写录数码阵列w18f[1]存储在写录存储阵列13A中。
另一方面，由于存储层16B不含写录存储阵列，其数据录入膜6B存储的数码阵列P18f[2]仅为印录数码阵列p18f[2]，即P18f[2]＝p18f[2]。总而言之，芯片18f的印录数码阵列序列可以表达为：S18f＝(p18f[1]，p18f[2])。
类似地，对于图26B中的芯片18g，其存储层16A中数据录入膜6A存储的数码阵列P18g[1]包括印录数码阵列p18g[1]和写录数码阵列w18g[1]，即P18g[1]＝p18g[1]+w18g[1]。其存储层16B中数据录入膜6B存储的数码阵列P18g[2]为印录数码阵列p18g[2]，即P18g[2]＝p18g[2]。其印录数码阵列序列为：S18g＝(p18g[1]，p18g[2])。
在同一3D-wP批次中，由于所有的芯片18f、18g都由同一套掩膜版制造，故它们存储相同的内容数据，并均含有相同的印录数码阵列集合，即{S18f}＝{S18g}。在数据录入过程中，如果采用常规印录法，芯片18f、18g的印录数码阵列序列S18f、S18g应该相同。如果采用偏置印录法，芯片18f、18g的印录数码阵列序列S18f、S18g可以不同。
另一方面，在同一3D-wP批次中，芯片18f、18g可以存储不同的定制数据。它们的写录存储阵列13A可以存储不同的写录数码阵列w18f[1]、w18g[1]。例如说，在芯片18f的写录存储阵列13A中，存储元5aa存储′1′，存储元5ab存储′0′(图26A)；而在芯片18g的写录存储阵列13A中，存储元5aa存储′0′，存储元5ab存储′1′(图26B)。虽然写录存储阵列13A中存储的数据不同，由于写录定制数据不需要掩膜版，芯片18f、18g仍然属于同一3D-wP批次。
虽然写录法可以用来录入定制数据，其写录效率很低。即使采用多电子束直接写入技术，其写录效率也就是约每小时一个晶圆(参见Kampherbeek所著，′High throughputmaskless lithography′)，这比印录法慢100倍。为了保持产能，定制数据的总数据量应受到限制，至少应该使写录所花的时间不长于印录所花的时间，即定制数据的总数据量应少于内容数据总数据量的1％。
图27A-图27D表示在图26A和图26B的实施例中录入内容数据和定制数据的步骤。它包括两个数据录入步骤：印录步骤和写录步骤。在形成隔离介质膜3b后，在晶圆表面形成一层光刻胶3p。印录步骤通过光刻法或压印法将内容数据录入到光刻胶3p中(图27A)。例如说，光刻法通过一数据掩膜版将在存储元5ad、5af处的光刻胶曝光。然后，写录步骤通过直接写入光刻法将定制数据再录入到光刻胶3p中(图27B)。直接写入光刻法不需要数据掩膜版，它使用一可控束(如电子束、激光束或聚焦粒子束)一位一位地(如存储元5ab)将光刻胶3p曝光。在完成上述两个数据录入步骤后，对光刻胶3p进行显影(图27C)。这时，在存储元5af、5ad、5ab处的光刻胶被清理掉。然后，一个刻蚀步骤将暴露的隔离介质膜3b除去(图27D)。经过这些步骤后，内容数据和定制数据被录入到存储层16A的数据录入膜6A中。
图28表示另一种3D-wP芯片18h。在该实施例中，存储层16A、16B均仅含有印录存储阵列11A、11B。写录存储阵列13形成在衬底层0K中。其存储元0c1、0c2基于晶体管。衬底层0K含有至少一个数据录入膜0V1：其通道孔0v1的存在表示′1′，不存在则表示′0′。通过在数据录入膜0V1中写录数据，存储元0c1、0c2可以存储定制数据。注意到，通道孔0v1的最小特征尺寸P可以远大于存储层16A中数据开口6ca的最小特征尺寸p。这样，即使印录存储阵列采用较先进的存储器技术(如p＝44nm)，写录存储阵列仍可以采用较落后的技术(如P＝2um)。该方法的优点是可以采用一种较为低廉的写录技术-如激光束光刻技术-来直接写数据。
图29表示实现图28中实施例的数据录入步骤。它包括写录步骤61、63和印录步骤65、67。首先，将定制数据写录至衬底层0K的数据录入膜0V1中(步骤61)。该步骤不需要数据掩膜版，它使用一可控束(如电子束、激光束或聚焦粒子束)将数据一位一位地写入。在形成写录存储阵列13(步骤63)后，将内容数据印录至存储层16A的数据录入膜6A中(步骤65)。该印录步骤使用了一块数据掩膜版，并形成印录存储阵列11A(步骤67)。
图30表示一个具有良好数据安全性3D-wP 18C。它含有一印录存储阵列11、一写录存储阵列13和一加密逻辑17。它们最好集成在一个3D-wP芯片中。印录存储阵列11存储内容数据，写录存储阵列13存储该3D-wP芯片18C的密钥。为了增强数据的安全性，不同芯片的密钥最好不同。虽然同一3D-wP批次中所有芯片都存储相同内容，由于每个芯片的输出都由不同密钥加密，故不同3D-wP的输出数据皆不同。为了防范反向设计，至少部分写录存储阵列13位于3D-wP芯片的最高存储层16B之下，如在较低的存储层16A中，或在衬底层0K中。除了密钥外，写录存储阵列13还可以存储芯片序列号或与印录数码阵列序列相关的信息。
工业实用性
最后，在这里对适合海量出版的半导体存储器做一综述。三维只读存储器(3D-ROM)是海量出版的理想媒介。长期以来，三维电编程只读存储器(3D-EPROM，也被称为三维写录存储器)被认为优于3D-P。3D-EPROM采用′写′来录入数据。由于′写′是一种串行的数据录入方式，3D-EPROM的写速度很慢。例如说，Sandisk公司开发的三维一次编程存储器(3-DOTP)的写速度只有1.5MB/s。它需要很长时间来录入一部电影：～0.5小时录入一部DVD格式的电影(～4GB)，或～3小时录入一部BD格式的电影(～20GB)；如果要录入1TB的资料，则需要一周时间！如此长的录入时间会导致高昂的录入成本，从而使3D-EPROM不适合海量出版。这点在以往被大多数人忽视。
另一方面，3D-P通过′印′来录入数据。′印′是一种并行的数据录入方式。它包括光刻法和压印法。这些技术均为大规模工业化的印录技术，并能在很短时间内将大量数据录入到大量芯片中。例如说，在22nm时，单次曝光可以录入～155GB数据。作为一个总结，与传统的纸质媒介(如图书、报纸、杂志)和塑料媒介(如光碟)相似，半导体存储器应选择′印′而非′写′来实现海量出版。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。本发明的实施例主要针对光刻法，它均可以应用到压印法。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (27)

1.一种制造三维印录存储器的方法，其特征在于包括如下步骤：
1）在一半导体衬底上形成一衬底电路；
2）在该衬底电路上方形成一层底地址线；
3）在该底地址线上形成一层数据录入膜，并通过一数据掩膜版将一数据图形转换到该数据录入膜中；
4）在该数据录入膜上形成一层顶地址线；
其中，该数据图形代表存储于该存储器中的数据，所述地址线的最小半周期小于45nm，所述数据掩膜版的最小特征尺寸大于所述地址线的最小半周期，所述数据掩膜版中的所有出版物均不重复。
2.根据权利要求1所述的制造三维印录存储器的方法，其特征还在于：所述印录法是光刻法。
3.根据权利要求1所述的制造三维印录存储器的方法，其特征还在于：所述印录法是压印法。
4.根据权利要求1所述的制造三维印录存储器的方法，其特征还在于满足如下条件之一：
1）所述数据掩膜版的最小特征尺寸不大于32nm，且所述存储器的发行量大于200,000；
2）所述数据掩膜版的最小特征尺寸不大于22nm，且所述存储器的发行量大于42,000；
3）所述数据掩膜版的最小特征尺寸不大于16nm，且所述存储器的发行量大于31,000；或
4）所述数据掩膜版的最小特征尺寸不大于11nm，且所述存储器的发行量大于15,000。
5.一种制造压印存储器的方法，其特征在于包括如下步骤：
1）形成多条底地址线；
2）在所述底地址线上方形成一数据录入膜；
3）通过压印法将一数据图形从一数据模版转换到该数据录入膜中；
4）在该数据录入膜上方形成多条顶地址线；所述压印存储器的存储元位于所述底地址线和顶地址线的交叉处，一部分存储元与另一部分存储元具有不同的数据录入膜；
其中，该数据图形代表存储于该存储器中的数据，且该数据图形具有纳米尺度、不具有微米尺度周期性。
6.根据权利要求5所述的制造压印存储器的方法，其特征还在于：该数据图形的尺寸在1纳米到100纳米之间。
7.根据权利要求5所述的制造压印存储器的方法，其特征还在于：所述压印存储器是三维印录存储器。
8.根据权利要求5所述的制造压印存储器的方法，其特征还在于：所述压印存储器是一交叉点阵列存储器。
9.根据权利要求5所述的制造压印存储器的方法，其特征还在于：所述压印法是纳米压印法。
10.根据权利要求9所述的制造压印存储器的方法，其特征还在于：所述数据模板含有多个凸起。
11.根据权利要求10所述的制造压印存储器的方法，其特征还在于：所述凸起具有圆柱形形状、圆锥形形状或金字塔形状。
12.一种三维偏置印录存储器，其特征在于包括：
一半导体衬底；
多个堆叠在该衬底上并与之耦合的存储层，所述多个存储层相互堆叠，每个存储层含有至少一层数据录入膜，该数据录入膜中的图形代表一数码阵列；
一可设置输入/输出，该可设置输入/输出根据该存储器中数码阵列序列来设置该存储器的输入/输出。
13.根据权利要求12所述的存储器，其特征还在于包括：一存储手段，该存储手段存储与所述数码阵列序列相关的信息。
14.一种三维偏置印录存储器，其特征在于包括：
一半导体衬底；
多个堆叠在该衬底上并与之耦合的存储层，所述多个存储层相互堆叠，每个存储层含有至少一层数据录入膜，该数据录入膜中的图形代表一数码阵列；
在同一批次所述三维偏置印录存储器中，所有存储器均含有同样的数码阵列集合；在至少两个存储器中，数码阵列序列不同。
15.根据权利要求14所述的存储器，其特征还在于：
所述批次中含有第一和第二存储器，该第一和第二存储器均含有第一和第二存储层，所述第二存储层位于所述第一存储层之上；其中，
所述第一存储器中的所述第一存储层存储第一数码阵列，所述第一存储器中的所述第二存储层存储第二数码阵列；
所述第二存储器中的所述第一存储层存储第二数据图形，所述第二存储器中的所述第二存储层存储第一数据图形。
16.根据权利要求14所述的存储器，其特征还在于：
所述批次中含有第一和第二存储器，所述第一和第二存储器均含有一存储层，该存储层含有第一和第二数据录入膜，所述第一数据录入膜位于所述第二数据录入膜之上；其中，
所述第一存储器中的所述第一数据录入膜存储第一数码阵列，所述第一存储器中的所述第二数据录入膜存储第二数码阵列；
所述第二存储器中的所述第一数据录入膜存储第二数码阵列，所述第二存储器中的所述第二数据录入膜存储第一数码阵列。
17.根据权利要求14所述的存储器是一个三维存储封装的一部分，该三维存储封装的特征还在于包括：多个相互堆叠的三维偏置印录存储器。
18.一种制造三维偏置印录存储器的方法，其特征在于包括如下步骤：
1）在一半导体衬底上形成一衬底电路；
2）在该衬底电路上方形成一存储层，该存储层含有至少第一数据录入膜，在该第一数据录入膜中形成数据图形时，该衬底与一数据图形承载装置的第一位置对准；
3）在第一数据录入膜上方形成第二数据录入膜，在该第二数据录入膜中形成数据图形时，该衬底与所述数据图形承载装置的第二位置对准。
19.根据权利要求18所述的存储器制造方法，其特征还在于：该存储器所需数据图形承载装置的数目小于该存储器中数据录入膜的数目。
20.根据权利要求18所述的存储器制造方法，其特征还在于：所述数据图形承载装置是数据掩膜版或数据模版。
21.一种三维可写印录存储器，其特征在于包括：
一半导体衬底；
多个堆叠在该衬底上并与之耦合的存储层，所述多个存储层相互堆叠，所述存储层含有多个存储内容数据的印录存储阵列；
一写录存储阵列，所述写录存储阵列中的图形代表定制数据；
所述印录存储阵列和所述写录存储阵列位于同一芯片中；
所述定制数据的总数据量小于所述内容数据的总数据量的1%。
22.根据权利要求21所述的存储器，其特征还在于：在同一批次所述三维可写印录存储器中，所有存储器存储相同的内容数据，且至少有两个存储器存储不同的定制数据。
23.根据权利要求21所述的存储器，其特征还在于：所述写录存储阵列位于所述存储层中最高存储层之下。
24.根据权利要求21所述的存储器，其特征还在于：所述写录存储阵列中数据录入膜的最小特征尺寸大于所述印录存储阵列中数据录入膜的最小特征尺寸。
25.一种制造三维可写印录存储器的方法，其特征在于包括如下步骤：
1）在一半导体衬底上形成晶体管；
2）通过直接写入光刻法录入定制数据；
3）通过印录法在多个相互堆叠的存储层中录入内容数据，所述多个存储层堆叠在该衬底上并与之耦合；
其中，所述定制数据的总数据量小于所述内容数据的总数据量的1%。
26.根据权利要求25所述的存储器制造方法，其特征还在于：所述直接写入光刻法包括电子束光刻、激光束光刻或聚焦粒子束光刻。
27.根据权利要求25所述的存储器制造方法，其特征还在于：所述印录法包括光刻法和压印法。
CN201280042212.5A 2011-09-01 2012-09-02 三维印录存储器 Active CN103875059B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510091225.7A CN104751894A (zh) 2012-09-02 2012-09-02 压印存储器
CN201510091366.9A CN104835822B (zh) 2012-09-02 2012-09-02 三维偏置印录存储器

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161529919P 2011-09-01 2011-09-01
US201161529922P 2011-09-01 2011-09-01
US201161529920P 2011-09-01 2011-09-01
US61/529,922 2011-09-01
US61/529,920 2011-09-01
US61/529,919 2011-09-01
PCT/CN2012/080895 WO2013029564A1 (zh) 2011-09-01 2012-09-02 三维印录存储器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201510091366.9A Division CN104835822B (zh) 2012-09-02 2012-09-02 三维偏置印录存储器
CN201510091225.7A Division CN104751894A (zh) 2012-09-02 2012-09-02 压印存储器

Publications (2)

Publication Number Publication Date
CN103875059A CN103875059A (zh) 2014-06-18
CN103875059B true CN103875059B (zh) 2016-09-07

Family

ID=47755346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280042212.5A Active CN103875059B (zh) 2011-09-01 2012-09-02 三维印录存储器

Country Status (2)

Country Link
CN (1) CN103875059B (zh)
WO (1) WO2013029564A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835822A (zh) * 2012-09-02 2015-08-12 杭州海存信息技术有限公司 三维偏置印录存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978516A (zh) * 2016-10-24 2018-05-01 杭州海存信息技术有限公司 基于三维偏置印录存储器的三维封装
CN103681679A (zh) * 2012-08-30 2014-03-26 成都海存艾匹科技有限公司 三维偏置印录存储器
CN103681674A (zh) * 2012-09-01 2014-03-26 成都海存艾匹科技有限公司 三维印录存储器
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
CN111446250A (zh) * 2016-03-07 2020-07-24 杭州海存信息技术有限公司 增强网络安全的处理器
US9812506B1 (en) 2016-04-13 2017-11-07 Western Digital Technologies, Inc. Nano-imprinted self-aligned multi-level processing method
US10372359B2 (en) * 2016-05-10 2019-08-06 Chengdu Haicun Ip Technology Llc Processor for realizing at least two categories of functions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099695C (zh) * 1998-09-24 2003-01-22 张国飙 三维只读存储器及其制造方法
CN1487362A (zh) * 2002-09-17 2004-04-07 ��������˹�����տ����� 压印掩模光刻

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399422B2 (en) * 2005-11-29 2008-07-15 Asml Holding N.V. System and method for forming nanodisks used in imprint lithography and nanodisk and memory disk formed thereby
US20110019459A1 (en) * 2007-01-11 2011-01-27 Guobiao Zhang Three-Dimensional Mask-Programmable Read-Only Memory with Reserved Space
CN101840996A (zh) * 2009-03-20 2010-09-22 德晶电子(江苏)有限公司 印刷式半导体晶体管及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099695C (zh) * 1998-09-24 2003-01-22 张国飙 三维只读存储器及其制造方法
CN1487362A (zh) * 2002-09-17 2004-04-07 ��������˹�����տ����� 压印掩模光刻

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835822A (zh) * 2012-09-02 2015-08-12 杭州海存信息技术有限公司 三维偏置印录存储器
CN104835822B (zh) * 2012-09-02 2018-02-09 杭州海存信息技术有限公司 三维偏置印录存储器

Also Published As

Publication number Publication date
WO2013029564A1 (zh) 2013-03-07
CN103875059A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN103875059B (zh) 三维印录存储器
CN103594471B (zh) 三维可写印录存储器
TWI228820B (en) Memory device and method of production and method of use of same and semiconductor device and method of production of same
CN102150267B (zh) 用于制造3d存储器阵列的共享x-线掩模和共享y-线掩模
US8916938B2 (en) Three-dimensional writable printed memory
US10483324B2 (en) 3D vertical memory array cell structures and processes
TW578159B (en) Three-dimensional memory array and method for storing data bits and ECC bits therein
US9959910B2 (en) Offset-printing method for three-dimensional printed memory
US7829886B2 (en) Nonvolatile carbon nanotube memory device using multiwall carbon nanotubes and methods of operating and fabricating the same
US8243483B2 (en) Memory device capable of one-time data writing and repeated data reproduction, and method and display apparatus for operating the memory device
CN103681679A (zh) 三维偏置印录存储器
US20130056798A1 (en) Three-Dimensional Printed Memory
CN103681674A (zh) 三维印录存储器
CN104835822B (zh) 三维偏置印录存储器
US20160027790A1 (en) Three-Dimensional Printed Memory
CN107978336B (zh) 多位元三维偏置印录存储器
CN108231788A (zh) 三维封装的偏置印录方法
CN107978335A (zh) 三维印录存储器的偏置印录方法
US9691482B1 (en) Optical storage device utilizing quantum silos
CN107978516A (zh) 基于三维偏置印录存储器的三维封装
CN107977478A (zh) 三维封装的偏置印录方法
CN103681511B (zh) 压印存储器
US20120210438A1 (en) Secure Three-Dimensional Mask-Programmed Read-Only Memory
Veendrick et al. Memory circuits and IP
CN100437770C (zh) 光信息记录方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant