KR20040030298A - 디지털 회로 생성 방법 및 디지털 데이터 회로 시스템 - Google Patents

디지털 회로 생성 방법 및 디지털 데이터 회로 시스템 Download PDF

Info

Publication number
KR20040030298A
KR20040030298A KR1020030064195A KR20030064195A KR20040030298A KR 20040030298 A KR20040030298 A KR 20040030298A KR 1020030064195 A KR1020030064195 A KR 1020030064195A KR 20030064195 A KR20030064195 A KR 20030064195A KR 20040030298 A KR20040030298 A KR 20040030298A
Authority
KR
South Korea
Prior art keywords
grouping
layered
flexible substrate
embossing
layered grouping
Prior art date
Application number
KR1020030064195A
Other languages
English (en)
Inventor
페를로브크레이그
타우시그칼
메이핑
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피
Publication of KR20040030298A publication Critical patent/KR20040030298A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

투명 엠보싱 도구(110)를 사용하여 패터닝 및 경화함으로써 가요성 기판(140) 상에 생성될 수 있는 PIRM 교차점 어레이로 알려진 메모리와 같은 디지털 회로를 구성하는 층형 그룹핑 및 방법이 개시되어 있다.

Description

디지털 회로 생성 방법 및 디지털 데이터 회로 시스템{EMBOSSED MASK LITHOGRAPHY}
본 발명은 고밀도, 대용량, 저비용 데이터 저장용으로 적합한 디지털 메모리 회로에 사용되는 집적회로의 생산 분야에 관한 것으로, 특히 다층 그룹핑을 포함하는 박막들을 패턴화하는 엠보싱 방법에 따라 가요성 기판 상에 다층 그룹핑으로 제조되는 대량 생산되는 교차점 메모리 어레이의 제공(mass produced cross point memory arrys)에 관한 것이다. 강성 웨이퍼(rigid wafer) 상에 위치하거나 또는 포토레지스트 등에 스펀 온(spun on)되는 것 보다, 본 발명의 어레이는 가요성 기판 상에 롤 코팅된다. 이러한 본 발명의 접근 방법은 소비자 장치 및 다른 전자 장치에 사용될 수 있는 PIRM(Permanent Inexpensive Rugged Memory) 교차점 어레이와 같은 디지털 메모리 시스템에 사용되는 메모리 어레이를 값싸게 대용량으로 생산할 수 있다.
디지털 카메라(정지 및 동영상), 디지털 음악 플레이어/리코더(예로, MP3 플레이어), 휴대용 개인정보 단말기(PDA), 이동 전화 등과 같은 다수의 소비자 장치는 이제 점점 커지는 양의 디지털 데이터를 생성 및/또는 이용하도록 구성된다. 정지 및/또는 동영상용의 휴대용 디지털 카메라는 예를 들어 대량의 디지털 데이터를 생성하여 이미지를 나타낸다. 각 디지털 이미지는 몇 메가바이트(MB)까지의 데이터 저장량을 요구할 수 있으며, 이러한 저장량이 카메라에 이용가능해야 한다. 이와 같이, 본 디지털 소비자 장치는 대용량의 디지털 데이터를 수용하기 위해 특별한 저장 메모리를 요구한다.
이러한 유형의 데이터 저장 애플리케이션을 제공하기 위해, 저장 메모리는, (1) 약 10 MB 내지 1기가바이트(GB)의 충분한 용량의 비교적 저 비용이어야하고, (2) 전력을 적게 소모해야 하며(예로, <<1와트), (3) 휴대용 배터리로 전력이 공급되는 동작 환경에서 대처하도록 견고한 물리적 특성(rugged physical characteristics)을 가져야하고, (4) 바람직하게 짧은 액세스 시간(이상적으로1/1000초 보다 작은 시간) 및 적당한 전송률(예로, 20 Mb/s)을 가져야하며, 또한 PCMCIA 또는 컴팩트 플래쉬 카드와 같은 산업 표준 인터페이스 모듈로 패키지화될 수 있어야 한다. 현재의 산업 표준 FLASH 메모리의 한계점, 예를 들어 위에서 설명한 애플리케이션에 널리 이용되기에는 고비용이고 비교적 낮은 용량 등은 잘 알려져 있고, 그리하여 디지털 카메라 및 다른 휴대용 기구에 대한 저 비용의 기록 저장(archival storage)의 문제를 처리하는 "PIRM"(Portable Inexpensive Rugged Memory)으로 불리는 유형의 메모리 모듈이 최근에 공급되었다. PIRM 메모리의 장점은 위의 소비자 장치에서의 대용량 메모리의 필요성에 적합하다(예로, PCMCIA 또는 컴팩트 플래쉬와 같은 산업 표준 인터페이스, 2000 G 쇼크 내성, 낮은 전력 소모(<<1W), 짧은 액세스 시간(<1ms), 적당한 전송률(20Mb/s) 및 충분한 용량(10MB 내지 1GB)). 또한, PIRM 메모리 모듈은 실리콘 기판을 피하고, 면적 밀도를 낮추며 프로세스 복잡도를 최소화함으로써 보다 낮은 비용으로 제공될 수 있다.
그러나, 인기있는 소비자 장치는 꾸준히 증가하는 량의 이러한 메모리를 요구하기 때문에 PIRM 메모리 모듈의 생산은 문제성이 있고, 현재의 생산 방법은 매우 고가일 수 있기 때문이다. 이 때문에 비용을 절감하기 위해 정밀한 유형(exacting type)의 유형의 메모리 어레이를 대규모로 생산할 필요가 있다.
롤 투 롤 생산 환경(roll-to-roll production environment)에서 가요성 플라스틱 웹 상에 금속 및 반도체의 박막을 패터닝함으로써 이러한 대규모 생산을 이루려는 시도가 있어 왔다. 그러나, 플라스틱 웹 생산은 가요성 기판 상에 사용되는 실제 패터닝 방법의 고유 결함에 의해 현재 어려움을 겪고 있다. 구체적으로, 스크린 프린트 및 잉크 제트, 포토리소그래피 및 레이저 융제(laser ablation) 등과 같은 현존하는 패터닝 솔루션은 각각 분해능 및/또는 처리량이 부족하고, 또한 부차적인 손상을 야기할 수 있다. 특히, 스크린 프린트 또는 잉크제트 기반 패터닝 기법은 비교적 적은 처리량을 야기하고 증착될 수 있는 넓은 범위의 재료를 패터닝하는 능력을 제한한다. 포토리소그래피, 레이저 융제 또는 다른 광학 기반 패터닝 방법은 비교적 적은 처리량, 보다 높은 자본비용 및 낮은 분해능을 야기한다. 이것은 이러한 광학 기반 기법의 분해능이 λ/NA에 비례하는 회절에 의해 제한되기 때문이며, 여기서 λ는 조명의 파장이고 NA는 이미징 시스템의 개구수(numerical aperture)이다. 이미징 시스템에 대한 필드의 깊이, 따라서 표면 불규칙을 처리하는 그것의 능력이 λ/NA2만큼 제한되는 경우, 어느 지점에서 이러한 방법을 이용하여 가요성 기판 상의 작은 피쳐를 분해하기는 매우 어렵다. 이것은 표면 불규칙 없이, 특히 전형적인 가요성 웹의 표면 거칠기가 주어진 경우 진공 또는 정전 쳐크(electtostatic chuck)를 이용하여 가요성 기판을 클램핑하기가 어렵기 때문이다.
엠보스 및 리프트오프 기법은 가요성 기판 상에 사용되는 경우 비교적 높은 분해능 및 높은 처리량을 갖는 저비용의 패터닝 방법을 제공할 수 있다. 그러나, 여러 가지 문제점으로 인해 전자 장치의 제조를 위한 그것의 유용성이 제한된다. 하나의 제한은 다층 증착의 패터닝에 관한 것이다. 두 번째 문제는 이미 패터닝된 막 세트의 상단 상에 제 2 증착/패터닝 단계를 수행해야 한다는 것인데, 이러한 프로세스 흐름은 단일 균일 증착에 대해 잘 동작하지만, 측벽 커버리지가 패터닝된 피쳐에서 분로를 생성할 수 있기 때문에 다수의 박막이 직렬로 증착되고 코-패터닝되는 방식의 이질 증착에 대해서는 반드시 잘 동작하는 것은 아니다.
이러한 단점을 극복하려는 시도로서, 최근의 진보된 기법은 다층을 생성할 수 있지만, 이러한 발전된 프로세스도 포토레지스터를 사용하여 강성 웨이퍼 기판 상에 스펀되는 증착의 사용으로 제한되어, 이 프로세스는 대량 생산 잠재성을 제한받는 보다 덜 경제적인 수단으로 격하된다.
따라서, 종래의 방법은 앞서 설명한 다른 패터닝 방법의 사용에 제한되고, 가요성 기판 상에 다수의 막을 패터닝하려는 경우 엠보싱의 사용을 고려하지 않는다.
따라서, PIRM 메모리 모듈과 같은 디지털 회로를 충분히 제공하기 위해, 필요한 수량의 교차점 어레이 및 다른 유형의 관련 집적 회로를 생산하는 경우 가요성 웹 시트 기판 상의 엠보싱 프로세스의 이용함으로써 대량 생산, 고선명(high definition) 및 규모의 경제가 필요하다.
본 발명의 원리에 따라, 가요성 기판 상에서 엠보싱되고, 경화되며 에칭된 다수의 층이 PIRM 교차점 메모리 어레이용으로 제공된다. 원하는 고선명 및 처리량을 제공하고, 또한 종래 기술의 패터닝 기법의 전형적인 한계를 극복하는 개선된 엠보싱된 리소그래피 기법에 따라, 교차점 어레이는 플라스틱 웹 기반의 롤 투 롤환경에서 생성된다. 또한, 이러한 디지털 회로의 프로세스 복잡도는 가요성 기판 상에 사용되는 패터닝 방법으로서 본 발명의 엠보싱된 리소그래피를 사용함으로써 상당히 낮아질 수 있다.
강성 및 가요성 기판 모두에 대한 종래 기술의 패터닝 방법과 비교해 볼 때, 본 발명의 엠보싱은 비교적 높은 처리량을 산출하고, 넓은 범위의 재료를 패터닝하는 능력을 제공하며 보다 큰 분해능을 제공한다. 본 발명은 특히 다른 패터닝 방법에 비교해 볼 때 보다 높은 처리량, 보다 낮은 자본 비용 및 보다 큰 분해능의 다양한 장점을 갖고 있다. 특히, 주어진 플라스틱 웹의 전체 폭이 한번에 엠보싱되기 때문에 본 발명의 처리량은 종래 기술의 광학 기법보다 더 높으며, 소스가 기판에 대해 어떤 방식으로 스캔되어야 하는 광학 기법 내의 고유 한계와 대조된다. 종래의 예를 들어 엑사이머 레이저 시스템과 관련하여, 본 발명의 엠보싱 시스템의 자본 비용은 엑사이머 레이저 시스템보다 훨씬 더 낮고, 또한 엑사이머 레이저의 열 효과에 의한 부차적인 손상의 잠재성 및 광학 시스템과 매우 유사한 엑사이머 레이저가 가지고 있는 단점들 예를 들어 스캔의 필요성, z-높이에 대한 민감도 등을 피한다. 본 발명의 매스 엠보싱 리소그래피(mass embossing lithography)는 또한 기판 상에 다수의 막을 패터닝하는 것과 그룹을 적층하는 것에 관련된 종래의 엠보싱 기법의 한계를 극복한다. 특히, 본 발명은 가요성 및 강성 기판 모두에 대한 다양한 종래의 패터닝 방법의 다른 한계를 극복하고, 또한 교차점 메모리 어레이의 생성을 위한 종래의 엠보싱의 단점을 강성 기판보다는 가요성 기판 상에 다수의 층을 롤 코팅할 수 있는 개념을 도입함으로써 극복한다. 일 실시예에서, 이러한 층들은 엠보싱 및 경화를 위한 투명한 엠보싱 도구를 이용함으로써 처리될 수 있으며, 이 경화는 UV 광을 UN 경화가능 광중합체로 유도하는 엠보싱 도구의 후면으로부터 이루어질 수 있다. 이방성 에칭과 같은 건식 에칭 프로세스가 본 명세서에서 설명한 바와 같이 더 이용될 수 있다. 본 발명의 일 형태는 교차점 메모리 어레이, 종단 패드(terminating pad) 등에 사용되는, 집적 회로용 행 및 열 전극을 생성하는 것을 제공한다.
도 1은 엠보싱 이전에 투명 엠보싱 도구에 관련하여 가요성 기판 상에 직렬로 증착된 다수의 박막을 포함하는 층의 그룹핑의 단면도,
도 2는 투명한 UV 방사 엠보싱 도구가 트렌치를 따라 엠보싱하고 엠보싱 층을 경화하는 동안의, 가요성 기판 상에 다수의 박막을 포함하는 패터닝된 층의 그룹핑에 대한 단면도,
도 3은 투명한 UV 방사 엠보싱 도구가 트렌치를 엠보싱하고 그 엠보싱 층을 경화하여 잔연 층을 남기 이후의, 가요성 기판 상에 다수의 박막을 포함하는 패터닝된 층의 그룹핑에 대한 단면도,
도 4는 패터닝된 층의 엠보싱되고 경화된 그룹핑을 에칭한 결과에 대한 3차원 도면이되, 본 발명의 프로세스의 선택적 에칭 단계는 엠보싱된 잔여물 및 막 층을 엠보싱된 트렌치 영역 내의 기판 아래로 에칭하는 도면,
도 5는 본 발명의 패터닝된 층의 엠보싱되고 경화된 그룹핑 아래의 전이(접착) 층의 3차원 도면,
도 6은 본 발명의 패터닝된 층의 엠보싱되고 경화된 그룹핑의 상단의 전이(접착) 층의 반전과, 패터닝된 층이 처음으로 인가되어 패터닝된 층이 전이 층에 내장된 실질적으로 평면의 표면을 남기게 되는 본래 기판으부터 벗겨지는 단계를 도시하는 3차원 도면,
도 7은 본 발명에 따른 패터닝된 층 및 전이 중합체의 제 1 그룹핑의 (최초의) 하단 표면의 상단에 패터닝된 층의 제 2 그룹핑을 인가하는 3차원 도면,
도 8은 본 발명에 따른 층의 제 1 그룹핑의 패터닝에 대해 실질적으로 유사한 방식으로 기저 박막 스택 또는 층의 제 2 그룹핑을 패터닝하기 위한 에칭 마스크로서 엠보싱된 재료를 사용한 결과에 대한 3차원 도면.
도면의 주요 부분에 대한 부호의 설명
110 : 엠보싱 도구120 : 엠보싱 층
140 : 가요성 기판350 : 트렌치
410 : 제 1 패터닝된 막420 : 본래의 기판
본 발명은 바람직한 실시예의 설명과 첨부한 도면을 참조하여 단지 예시적으로 이하에서 더 자세히 설명한다.
본 명세서에서 개시된 개선된 엠보싱된 매스 리소그래피에 따라, 교차점 메모리 어레이 같은 회로 및 다른 애플리케이션(예를 들어 롤 투 롤 환경에서 플라스틱 웹 상에서 효과적으로 대량 생산될 수 있는 PIRM 디지털 메모리 시스템)이 개시되어 있다. 후속하는 설명에 있어서, 설명을 목적으로, 본 발명의 완전한 이해를 제공하기 위해 특정 명칭 및 특정 구현의 상세 사항이 설명된다. 그러나, 당업자에게는 이들 특정 상세 사항은 본 발명을 실현하는 데 반드시 요구되는 것은 아니다라는 것이 분명해질 것이다.
디지털 메모리 시스템의 회로
PIRM 메모리 모듈과 같은 전형적인 디지털 메모리 시스템은 각각이 교차점 메모리 어레이를 갖는 복수의 층으로 구성된다. 다수의 층은 단일 메모리 모듈을 형성하도록 적층되어, 메모리 모듈은 단일 층 상에 가능한 다수의 데이터 저장의 저장 용량을 갖게 된다. 그러므로, PIRM 메모리 모듈의 구성은 메모리의 다수의 층을 도전성 패드와 같은 다른 회로를 통해 상호연결된 3차원 저장 모듈로 적층하는 것을 포함한다. 미국 특허 출원 번호 09/875,356(대리인 도켓 번호 10002367)은 개선된 적층가능 회로를 PIRM 메모리 모듈에 제공하는 것과 연관된 기술을 전체적으로 참조하여 설명하는 반면, 미국 특허 출원 번호 09/875,833(대리인 도켓 번호 100034777)은 소비자 장치에 대해 일반적으로 참조된 PIRM 기반 디지털 메모리 시스템을 설명하고, 미국 특허 출원 번호 10/245,897(대리인 도켓 번호 100008312; "적층가능 회로의 상호연결을 위한 큰 라인의 도전성 패드")은 PIRM 기반 디지털 메모리 내의 층들을 연결하는 도전성 패드용으로 사용되는 회로 유형을 설명한다. 이들 문서의 개시물은 명시적으로 본 명세서에서 참조로써 통합된다.
적층가능 회로의 교차점 메모리 어레이, 도전성 경로 등은 롤 투 롤 프로세싱으로 가요성 플라스틱 또는 금속 기판을 이용하는 간단하고 저렴한 프로세싱에 따라 대량으로 생산될 수 있다. 본 발명의 엠보싱된 매스 리소그래피 기법은 디지털 메모리 회로의 모든 방식에 대해 사용될 수 있지만, 본 명세서에서 설명된 상세 사항들은 앞서 언급한 디지털 메모리 시스템 내의 교차점 어레이를 형성하는 실시예에 특히 적합하며, 이하에서 본 설명은 특히 교차점 어레이 메모리용 회로를 생성하는 것을 참조할 것이다.
교차점 어레이의 엠보싱된 마스크 리소그래피
일 실시예에 따르면, 본 발명의 교차점 어레이는 패터닝된 층의 적어도 하나의 제 1 및 제 2 그룹핑을 조합함으로써 형성될 것이다. 주어진 그룹핑의 구조는 도 1에 도시된 (제 1) 표본 그룹핑에 도시될 수 있다. 도 1은 본 발명의 엠보싱된 마스크 리소그래피의 개시에 앞서 패터닝된 층의 예시적인 그룹핑을 도시하고 있다. 일 실시예에서, 패터닝된 층의 그룹핑은 일 실시예에서 플라스틱(중합체) 기판(140) 상에 형성되는, 패터닝을 위한 적어도 하나의 박막(130)을 포함할 수 있다. 기판용으로 반드시 중합체 재료가 사용될 필요는 없지만, 그렇게 하는 것이 바람직한데, 그 이유는 이 재료는 비교적 낮은 비용으로 생성 및 처리될 수 있기 때문이다. 기판(140)은 다양한 상업적 이용가능 가요성 기판(예로 중합체 재료 또는 다른 가요성 재료)으로부터 형성될 수 있고, 그것들 모두는 바람직하게 시트 재료의 형태이다. 이 기판은 바람직하게 얇아서 0.01 mm 내지 0.05 mm의 두께와 같은, 가요성의 "롤 투 롤" 프로세싱이 가능하다. 박막(130)을 위한 박막 증착은 하나 이상의 금속, 반도체 및 유전체 층을 포함할 수 있다. 메모리 회로의 반도체 층용으로 다수의 상이한 재료가 존재하는데, 그 예로 유기 및 무기 재료가 있는데, 환경적 안정성 및 기술의 성숙 때문에 무기 반도체 재료가 바람직하다. 일 실시예에서, 예시적인 층형성은, 금속/I-A-Si/P+ 미정질 실리콘/I-A-Si/N+ 미정질 실리콘/금속의 형태를 취할 수 있다. 기판 및 박막 조성 및 증착 프로세싱과 관련하여 보다 구체화하기 위해, 앞서 언급한 통합된 특허 출원을 참조할 수 있다. 물론, 본 발명의 목적을 위해 다른 재료도 이용될 수 있다는 것이 당업자에게 분명해질 것이다.
엠보싱 층(120)은 박막(130)의 상단에 인가된다. 이 층은 UV 경화가능 수지의 경화되지 않은 층, 또는 자신의 Tg이상으로 가열된 열가소성 수지 또는 화학적으로 연화된 플라스틱 또는 다른 액체 기반 재료 및 고온으로 인가된 고체일 수 있다. 하나의 바람직한 실시예에서, 엠보싱 층(120)은 박막(130) 상에 코팅된 UV 경화가능 수지와 같은 광중합체를 포함할 것이다.
그 후, 주어진 그룹핑의 패터닝에 대한 몇몇 접근 방식이 행하여질 수 있다. 일 실시예에서, 위의 참조에서 설명한 엠보스 및 리프트오프 기법 및 "적층가능 회로의 상호연결을 위한 큰 라인의 도전성 패드"라는 제목의 미국 특허 출원의 변형이 사용되어 필요에 따라 엠보싱된 층을 벗겨내기 위한 접착제를 사용할 수 있다. 그러나, 본 명세서에서 설명된 바람직한 실시예에서, 패터닝된 층의 그룹핑은, UV 광을 이용해 엠보싱 및 경화하는 투명 엠보싱 도구 및 이방성 에칭을 이용하여 본 발명의 엠보싱된 매스 리소그래피 기법에 대한 후속하는 설명에 따라 처리될 것이다.
이하에서 본 발명의 프로세스는 마이크론 또는 서브-마이크론 스케일 피쳐의 패턴으로 엠보싱 층을 엠보싱하는 것으로부터 시작한다. 이 엠보싱은, 롤(도시되어 있지 않음)의 부분이고, 이미 그것의 표면 상에 정의된 피쳐를 가지고 있는 스탬퍼 또는 엠보싱 도구(100)에 의해 수행된다. 그것의 연화된, 액체 상태에서, 엠보싱 층(120)이 롤 투 롤 프로세스로 엠보싱 도구에 의해 엠보싱되는 경우, 매우 작은 바람직하지 않은 변형 압력(deform pressure)이 기판 및 박막 층 상에 나타난다. 전형적으로, 엠보싱 도구는 제 2 롤러로부터 고정된 거리로 유지되는 제 1 롤러에 고정된다. 코팅된 기판은 롤러 사이에 공급되어 웹이 롤러 사이의 첨두(nib)를 통과함에 따라 연화된 플라스틱은 엠보싱 도구의 위상 피쳐(topological features)로 찍혀진다. 스탬퍼 또는 엠보싱 도구(110)는 PDMS(poly dimethyl siloxane)와 같은 UV 투명 재료로부터 형성될 수 있다. 엠보싱 도구(110)를 투명 구조체로서 제공한다는 것은 엠보싱 층(120)이, 단순히 일반적으로 경화 광 에너지에 노출되는 대신, 엠보싱될 수 있고 그런 다음 엠보싱 도구(110)의 투명에 따른 패턴에 따라 정확히 노출될 수 있다는 것을 의미한다. 바람직하게, 이러한 경화는 노출의 정확성을 최대로 하고 엠보싱 도구(110)가 엠보싱된 엠보싱 층(120)으로부터 깔끔하게 물러나게(cleanly withdraw) 하기 위해 엠보싱 도구(110) 전체가 엠보싱 층(120)에 관여하는 동안에 발생할 것이다. 일 실시예에서, 도 2에 도시된 바와 같이 광 에너지는 실질적으로 엠보싱 도구 뒤에서부터 유도되는 UV 광 소스가 될 것이다. 그러므로, 도 2에 도시된 바와 같이 엠보싱 이후, 박막의 상단의 엠보싱된 엠보싱 층(120)에 양각의 패턴이 형성될 것인데, 엠보싱 층(120)의 적어도 일부분은 원하는 위상을 형성하기 위해 그리고 엠보싱 도구(110)가 엠보싱된 엠보싱 층(120)으로부터 깔끔하게 물러날 수 있도록 하기 위해 정확하게 경화될 수 있다.
이렇게 패터닝되고 경화된 후 도 3은 엠보싱되고 경화된 엠보싱 층(120)에 대해 얼마나 얇은 층이 트렌치 또는 그루브(들)(350)의 바닥에 여전히 남게될 것인가를 도시하고 있다. 엠보싱되고 경화된 엠보싱 층(120)의 결과적인 위상(topography)은 피크(높은 지점) 및 극점에서부터 기저 박막 층(130)까지의 제각각의 깊이에 대해 측정된 트렌치(낮은 지점)를 갖는 총안형(crenellated) 측면 프로파일을 가질 것이다. 바람직한 실시예에서, 피크 및 트렌치는 이들의 제각각의 깊이들 간에 소정의 비율을 가질 것이다. 구체적으로, 엠보싱된 엠보싱 층(120)의 보다 높은 지점의 깊이 대 트렌치(350) 내의 나머지 엠보싱된 엠보싱 층의 깊이는 3 내지 5배 더 높은 범위를 가질 것이고, 하나의 바람직한 실시예에서는 대략 3:1일 것이다. 상대적 깊이에 있어서의 이러한 유형의 불일치(disparity)는 패터닝된 엠보싱된 층(120)이 트렌치 또는 그루브(들)(350)을 따라서만 박막 층(130)의 부분들을 에칭할 수 있는 에칭 프로세스에 사용되도록 해주는 마스크로서 기능을 할 것이다. 층형 그룹핑에 사용되는 정확한 재료에 따라, 이 프로세스는 이상적으로 건식 에칭 프로세스 유형일 수 있고, 바람직하게는 반응성 이온 에칭과 같은 이방성 에칭일 수 있어서, 피크 및 트렌치의 측면 피쳐 선명도는 보존될 것이다. 에칭 프로세스의 끝에서, 패터닝된 막의 그룹핑은 도 4와 같이 나타날 것이다.
다음으로, 도 5에 도시된 바와 같이, 전이 중합체(transfer polymer)(510)는 본래의 기판(420) 상에 위치한 주 패터닝된 막(primary patterned films)(410)에 적용된다. 중합체(510)의 적용은 두 개의 기능을 한다. 하나는 에칭된 트렌치를채워 기판(420) 상에 평면 인터페이스를 제공하는 것이다. 또 다른 기능은 이후의 리프트 오프를 위해 에칭된 구조체에 지지물을 제공하는 것이다. 그런 다음 도 6에 도시된 바와 같이, 주 그룹핑은 역전되고 기계적 리프트 오프 프로세스가 이용되어, 노출되고 실질적으로 평면인 기판(610)이 드러나도록 하기 위해 본래의 기판(420)(주 그룹핑(410)이 적용되었음)은 리프트 오프된다. 이것은 주 패터닝된 막(410)의 본래 순서를 바꾸고(transpose), 초기 평탄한 표면 상에서 시작함으로써 패터닝된 층의 또 다른 그룹핑의 순차적 인가 및 엠보싱이 용이해질 수 있도록 해준다.
다음 프로세스 단계는 패터닝된 층의 제 2 그룹핑을 증착하는 단계이며, 이는 주 그룹핑과 유사하게 하나 이상의 금속, 반도체 및 유전체 층으로 이루어지며 위에서 설명한 것과 유사하게 수행된다. 이하에서 패터닝된 얇은 층의 제 2 그룹핑은 패터닝된 얇은 층의 제 1 그룹핑과 관련하여 위에서 설명한 세부 내용에 따라 구성될 수 있다. 이러한 구성에 따라, 얇은 층의 제 2 그룹핑은 위에서 설명한 바와 같이 적용되고, 엠보싱되며 에칭될 수 있다. 그렇게 함에 있어, 패터닝된 얇은 층의 제 2 그룹핑은, 패턴닝된 얇은 층의 제 1 그룹핑의 상단에 패터닝된 얇은 층의 제 2 그룹핑의 실질적으로 수직적 병치를 제공하도록 엠보싱되고 에칭될 수 있다(도 7). 이와 같이 제공함으로써 위에서 언급한 회로 응용 어디에서도 사용될 수 있는 실질적으로 수직으로 병치된 행 및 열의 전극 층이 생성된다. 그룹핑이 위에서 설명한 상세 사항에 따라 처리되는 경우, 교차점 메모리와 같은 회로는 다양한 방식으로 형성될 수 있다. 하나의 바람직한 실시예에서,구조화(structuring)는 상단의 금속 증착, 하단의 금속 증착, 그 사이에는 다이오드 및 스위치로 이루어진 일반적 형태를 취할 수 있으며, 이는 이러한 메모리 어레이를 형성하는 당업계에 알려져 있다. 그러나, 임의의 특정 실시예에서, 위에서 언급한 선택적 에칭은, 도 8에 도시된 바와 같이 에칭 프로세스가 제 2 그룹핑 내에서 정지하고 주 그룹핑은 침범하지 않을 것이라는 것을 보장한다. 그럼에도 불구하고, 이러한 프로세싱에 있어서 평면도에 대한 임의의 잠재적 불균형을 수용하기 위해 트렌치와 피크 사이에 보다 높은 구조적 종횡비가 요구될 수 있다.
본 발명의 바람직한 실시예에 대한 이전의 상세한 설명은 단지 예로서 설명되고, 설명한 회로, 구조, 배열 및 프로세스에 대한 다수의 변형은 본 발명의 범주를 벗어나지 않고서 가능하다. 당업자에게 분명해지는 바와 같이, 본 발명의 원리는, 첨부한 청구항에 정의된 본 발명의 범주를 벗어나지 않고서 본 명세서에서 설명한 회로, 구조, 배열 및 프로세스에 대한 다수의 다른 변형들과 함께 적용될 수 있다.
본 발명에 따르면, 필요한 수량의 교차점 어레이 및 다른 유형의 관련 집적 회로를 생산하는 경우 가요성 웹 시트 기판 상의 엠보싱 프로세스의 이용함으로써 대량 생산, 고선명(high definition) 및 규모의 경제로 PIRM 메모리 모듈과 같은 디지털 회로를 충분히 제공할 수 있다.

Claims (10)

  1. 엠보스(emboss) 및 리프트오프(lift off) 프로세스에 의해 디지털 회로를 생성하는 방법에 있어서,
    적어도 하나의 막(130)을 이용해 가요성 기판(140)의 표면을 코팅하는 단계와,
    상단 및 하단을 갖는 제 1 층형 그룹핑을 형성하기 위해, 광 경화가능 중합체(120)를 이용해 상기 가요성 기판 상의 상기 막을 코팅하는 단계- 상기 하단은 실질적으로 상기 가요성 기판과 접촉을 함 -와,
    실질적으로 투명한 엠보싱 도구(110)를 사용하여, 상기 중합체 상에 트렌치 부분 및 피크 부분을 갖는 복수의 실질적으로 평행한 함몰부(depression)(350)를 엠보싱하는 단계와,
    상기 실질적으로 투명한 엠보싱 도구를 통과하여 유도된 광 에너지를 이용하여 상기 광 경화가능 중합체를 경화시키는 단계와,
    상기 제 1 층형 그룹핑(410) 내의 상기 함몰부의 상기 트렌치 부분에 실질적으로 인접한 상기 기판의 상기 표면까지 이어지는 상기 복수의 함몰부를 포함하는 영역을 에칭함으로써 상기 제 1 층형 그룹핑을 패터닝하는 단계와,
    전이 중합체(transfer polymer) 층(510)을 상기 제 1 층형 그룹핑의 상기 상단에 인가하는 단계와,
    상기 제 1 층형 그룹핑을 반전(invert)시키는 단계와,
    상기 제 1 층형 그룹핑의 상기 하단 상에 실질적으로 평면의 표면(610)을 노출시키도록 상기 가요성 기판(420)을 리프트오프하는 단계와,
    실질적으로 상기 제 1 층형 그룹핑의 상기 코팅, 형성, 엠보싱, 경화 및 패터닝 단계에 따라 제 2 층형 그룹핑(710)을 제공하는 단계와,
    상기 제 1 층형 그룹핑의 상기 하단의 상기 노출된 실질적으로 평면의 표면 상에 제 2 층형 그룹핑을 인가하되, 상기 제 1 및 제 2 층형 그룹핑의 상기 실질적으로 평행한 선형 함몰부는 서로에 대해 실질적으로 수직으로 병치되는 단계
    를 포함하는 디지털 회로 생성 방법.
  2. 제 1 항에 있어서,
    상기 엠보싱 프로세스는 UV 경화가능 실리콘 고무를 포함하는 그룹으로부터의 적어도 하나의 재료로부터 실질적으로 형성되는 적어도 하나의 스탬퍼를 사용하는 디지털 회로 생성 방법.
  3. 제 1 항에 있어서,
    상기 패터닝 프로세스의 상기 에칭은 이방성 에칭을 포함하여 상기 트렌치 부분의 측면 선명도가 보존될 수 있는 디지털 회로 생성 방법.
  4. 제 1 항에 있어서,
    상기 패터닝 프로세스의 상기 에칭은 반응성 이온 에칭을 포함하는 디지털 회로 생성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 층형 그룹핑의 제 1 막은 금속, 유체 및 반도체를 포함하는 재료 그룹으로부터의 적어도 하나의 재료로부터 형성되는 박막일 수 있는 디지털 회로 생성 방법.
  6. 제 1 항에 있어서,
    상기 광 중합에는 UV 경화가능 중합체이고 상기 광 에너지는 UV 광을 포함하는 디지털 회로 생성 방법.
  7. 제 2 항에 있어서,
    상기 엠보싱 프로세스는 실질적으로 적어도 폴리 디메틸 실록산으로부터 형성되는 적어도 하나의 스탬퍼를 이용하는 디지털 회로 생성 방법.
  8. 디지털 데이터 회로 시스템에 있어서,
    메모리 모듈은 복수의 형성된 부분을 갖는 디지털 회로를 가지며, 적어도 하나의 상기 형성된 부분은 엠보싱된 층의 적어도 하나의 제 1 및 제 2 그룹핑을 가지고, 엠보싱된 층의 상기 제 1 및 제 2 그룹핑은 서로에 대해 실질적으로 수직적 병치인 제각각의 실질적으로 선형의 트렌치를 가지며 형성되어 있고, 상기 메모리 모듈을 포함하는 디지털 데이터 회로 시스템.
  9. 제 8 항에 있어서,
    엠보싱된 층의 상기 제 1 및 제 2 그룹핑의 상기 제각각의 실질적으로 선형의 트렌치 및 피크는 가요성 기판 상에 형성되고 이방성 에칭을 통해 마스크 에칭되는 디지털 데이터 회로 시스템.
  10. 제 8 또는 제 9 항의 어느 한 항에 있어서,
    가요성 기판 상에 엠보싱된 층의 상기 제 1 및 제 2 그룹핑을 형성하는 상기 단계는 상기 UV 경화를 통해 달성되는 디지털 데이터 회로 시스템.
KR1020030064195A 2002-09-17 2003-09-16 디지털 회로 생성 방법 및 디지털 데이터 회로 시스템 KR20040030298A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/244,862 US6887792B2 (en) 2002-09-17 2002-09-17 Embossed mask lithography
US10/244,862 2002-09-17

Publications (1)

Publication Number Publication Date
KR20040030298A true KR20040030298A (ko) 2004-04-09

Family

ID=31946397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064195A KR20040030298A (ko) 2002-09-17 2003-09-16 디지털 회로 생성 방법 및 디지털 데이터 회로 시스템

Country Status (7)

Country Link
US (2) US6887792B2 (ko)
EP (1) EP1400848B1 (ko)
JP (1) JP2004111933A (ko)
KR (1) KR20040030298A (ko)
CN (1) CN100340922C (ko)
DE (1) DE60302406T2 (ko)
TW (1) TW200405130A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450043B2 (en) 2004-06-04 2016-09-20 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE423314T1 (de) 1998-06-24 2009-03-15 Illumina Inc Dekodierung von matrixartig-angeordneten sensoren durch mikropartikel
CA2471963C (en) * 2002-09-20 2012-07-10 Toppan Printing Co., Ltd. Optical waveguide and method of manufacturing the same
US7618510B2 (en) * 2003-05-23 2009-11-17 The Regents Of The University Of Michigan Imprinting polymer film on patterned substrate
KR100943561B1 (ko) * 2003-06-03 2010-02-22 엘지전자 주식회사 파장 필터 제조 방법
JP2005339669A (ja) * 2004-05-27 2005-12-08 Tdk Corp インプリント方法、情報記録媒体製造方法およびインプリント装置
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US20060105550A1 (en) * 2004-11-17 2006-05-18 Manish Sharma Method of depositing material on a substrate for a device
US7676088B2 (en) * 2004-12-23 2010-03-09 Asml Netherlands B.V. Imprint lithography
ES2315797T3 (es) * 2005-06-10 2009-04-01 Obducat Ab Metodo de replicacion de modelo.
KR101152142B1 (ko) 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
JP2007069462A (ja) * 2005-09-07 2007-03-22 Tdk Corp マスク形成方法および情報記録媒体製造方法
US7678626B2 (en) * 2005-11-23 2010-03-16 Hewlett-Packard Development Company, L.P. Method and system for forming a thin film device
JP5061525B2 (ja) * 2006-08-04 2012-10-31 株式会社日立製作所 インプリント方法及びインプリント装置
EP2074647B1 (en) * 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
EP2084012B1 (en) 2006-11-15 2011-03-09 3M Innovative Properties Company Flexographic printing with curing during transfer to substrate
JP5002422B2 (ja) * 2007-11-14 2012-08-15 株式会社日立ハイテクノロジーズ ナノプリント用樹脂スタンパ
US8466068B2 (en) * 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8138412B2 (en) * 2009-05-12 2012-03-20 Hewlett-Packard Development Company, L.P. Flexible electrical substrate
KR200452471Y1 (ko) 2010-01-26 2011-03-03 (주)코리아스타텍 엠보싱 지그
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8877531B2 (en) 2010-09-27 2014-11-04 Applied Materials, Inc. Electronic apparatus
DE102010042567B3 (de) * 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
CN107978516A (zh) * 2016-10-24 2018-05-01 杭州海存信息技术有限公司 基于三维偏置印录存储器的三维封装
WO2013029564A1 (zh) * 2011-09-01 2013-03-07 Zhang Guobiao 三维印录存储器
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
CN102508410A (zh) * 2011-10-27 2012-06-20 南京大学 一种三明治结构复合纳米压印模板及其制备方法
CN103594471B (zh) * 2012-08-17 2016-12-21 成都海存艾匹科技有限公司 三维可写印录存储器
CN103681679A (zh) * 2012-08-30 2014-03-26 成都海存艾匹科技有限公司 三维偏置印录存储器
CN103681511B (zh) * 2012-09-01 2016-02-03 成都海存艾匹科技有限公司 压印存储器
CN104835822B (zh) * 2012-09-02 2018-02-09 杭州海存信息技术有限公司 三维偏置印录存储器
KR102047922B1 (ko) 2013-02-07 2019-11-25 삼성디스플레이 주식회사 플렉서블 기판, 플렉서블 기판의 제조 방법, 플렉서블 표시 장치, 및 플렉서블 표시 장치 제조 방법
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
TWI538978B (zh) 2013-09-30 2016-06-21 樂金顯示科技股份有限公司 用於製備有機電子裝置之方法
CN108566734B (zh) * 2018-06-05 2021-10-22 上海美维科技有限公司 一种使用压印工艺制作印制电路板的方法
US20230375759A1 (en) * 2022-05-18 2023-11-23 GE Precision Healthcare LLC Aligned and stacked high-aspect ratio metallized structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US88998A (en) * 1869-04-13 Improvement in gang-plows
US122995A (en) * 1872-01-23 Improvement in portable oilers
DE2433658A1 (de) 1974-07-12 1976-01-29 Standard Elektrik Lorenz Ag Diodenmatrix
US2994121A (en) 1958-11-21 1961-08-01 Shockley William Method of making a semiconductive switching array
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US20030080471A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method for molding pattern with nanoscale features
TW342495B (en) * 1996-07-22 1998-10-11 Matsushita Electric Ind Co Ltd Master information carrier, method of producing the same, and method for recording master information signal on magnetic recording medium
EP1003078A3 (en) * 1998-11-17 2001-11-07 Corning Incorporated Replicating a nanoscale pattern
EP1072954A3 (en) 1999-07-28 2002-05-22 Lucent Technologies Inc. Lithographic process for device fabrication
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6521324B1 (en) * 1999-11-30 2003-02-18 3M Innovative Properties Company Thermal transfer of microstructured layers
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
IL139540A0 (en) 2000-11-07 2004-02-08 Citala Ltd Electrically addressable matrix structure
US6387787B1 (en) 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US7039780B2 (en) * 2001-06-05 2006-05-02 Hewlett-Packard Development Company, L.P. Digital camera memory system
US6813077B2 (en) * 2001-06-19 2004-11-02 Corning Incorporated Method for fabricating an integrated optical isolator and a novel wire grid structure
US6936181B2 (en) * 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
US6617012B1 (en) * 2002-03-29 2003-09-09 Seagate Technology Llc Styrene-acrylonitrile as a resist for making patterned media
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US6867132B2 (en) * 2002-09-17 2005-03-15 Hewlett-Packard Development Company, L.P. Large line conductive pads for interconnection of stackable circuitry

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450043B2 (en) 2004-06-04 2016-09-20 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9761444B2 (en) 2004-06-04 2017-09-12 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9768086B2 (en) 2004-06-04 2017-09-19 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US10374072B2 (en) 2004-06-04 2019-08-06 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US11088268B2 (en) 2004-06-04 2021-08-10 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing

Also Published As

Publication number Publication date
US20040256352A1 (en) 2004-12-23
DE60302406T2 (de) 2006-07-27
US6887792B2 (en) 2005-05-03
TW200405130A (en) 2004-04-01
JP2004111933A (ja) 2004-04-08
EP1400848A1 (en) 2004-03-24
EP1400848B1 (en) 2005-11-23
CN100340922C (zh) 2007-10-03
DE60302406D1 (de) 2005-12-29
US20040054980A1 (en) 2004-03-18
US7304364B2 (en) 2007-12-04
CN1487362A (zh) 2004-04-07

Similar Documents

Publication Publication Date Title
KR20040030298A (ko) 디지털 회로 생성 방법 및 디지털 데이터 회로 시스템
JP5475474B2 (ja) レーザー誘起熱エンボス加工を使用する微細複製工具及びパターン
EP1905065B1 (en) Roll-to-roll patterning
US10505268B2 (en) Methods and systems for forming flexible multilayer structures
US9307648B2 (en) Roll-to-roll patterning of transparent and metallic layers
US6861365B2 (en) Method and system for forming a semiconductor device
JP4564537B2 (ja) リソグラフィマスクアライメント
CN1800974A (zh) 压印光刻
KR20090092270A (ko) 패턴 유도층을 갖는 도너 필름
CN101583436B (zh) 用于挠性板件和基板接触的方法和系统
US6521928B2 (en) Ferroelectric capacitor array and method for manufacturing ferroelectric memory
US6867132B2 (en) Large line conductive pads for interconnection of stackable circuitry
Shan et al. Large area micro roller embossing using low cost flexible mould fabricated from polymer-metal film

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid