CN1476102A - 半导体器件的结构及其制造方法 - Google Patents

半导体器件的结构及其制造方法 Download PDF

Info

Publication number
CN1476102A
CN1476102A CNA02130534XA CN02130534A CN1476102A CN 1476102 A CN1476102 A CN 1476102A CN A02130534X A CNA02130534X A CN A02130534XA CN 02130534 A CN02130534 A CN 02130534A CN 1476102 A CN1476102 A CN 1476102A
Authority
CN
China
Prior art keywords
semiconductor device
silicon layer
source
drain
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA02130534XA
Other languages
English (en)
Inventor
黄文信
张国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNA02130534XA priority Critical patent/CN1476102A/zh
Publication of CN1476102A publication Critical patent/CN1476102A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件的结构及其制造方法，此结构包括一基底；一硅化锗层，配置在基底上；一紧硅层，配置在硅化锗层的表面上；一栅氧化层，配置在部分紧硅层上；一栅极，配置在栅氧化层上；以及一源极/漏极，配置在栅极两侧的紧硅层中。

Description

半导体器件的结构及其制造方法
技术领域
本发明是有关于一种半导体器件的结构及其制造方法，且特别是有关于一种可以改善器件可信度的半导体器件的结构及其制造方法。
背景技术
金氧半导体器件(MOS)除了具备栅氧化层以与栅极结构之外，在栅极结构两旁的基底中更包括具备有电性与硅基底相反的半导体区，其称为源极/漏极。在超大规模集成电路(VLSI)的领域里，金氧半导体器件的应用相当广泛，举凡逻辑电路以及存储器器件等等，金氧半导体器件都是不可或缺的一种半导体器件。
图1所示，其绘示为公知一种半导体器件的结构剖面示意图。
请参照图1，公知半导体器件包括一基底100、一栅氧化层102、一栅极104以及一源极/漏极106。其中，栅氧化层102配置在部分基底100的表面上，栅极104配置在栅氧化层102上，而源极/漏极106配置在栅极104两侧的基底100中。
当器件的尺寸随着集成电路集成度的提高而逐渐缩小之后，半导体器件的源极/漏极的尺寸也必须随之缩小。然而，源极/漏极尺寸的缩小会造成其阻值的上升，使得器件的电流变小而导致过高的负载(Over Loading)。倘若利用增加源极/漏极的接面深度(Junction Depth)，以解决源极/漏极阻值提高的问题，不但会衍生短信道效应(ShortChannel Effect)，还容易产生接面漏电(Junction Leakage)等问题。倘若是利用高浓度的掺杂来制作浅接面的源极/漏极，以避免因接面过深而引起的短信道效应以及接面漏电等问题，则又会因固态溶解度的限制，而无法克服源极/漏极负载过高的问题。此外，在公知方法中，更有利用缩小间隙壁并形成浅接面的源极/漏极的方式以解决短信道效应，但是此种方法却容易使浅接面源极/漏极上的金属硅化物层产生无法接受的接面漏电。
发明内容
本发明的目的就是在提供一种半导体器件的结构及其制造方法，以降低源极/漏极的电阻值。
本发明的另一目的是提供一种半导体器件的结构及其制造方法，以使源极/漏极的接面能作浅，进而避免产生短信道效应及接面漏电等问题。
本发明提出一种半导体器件的结构，其包括一基底、一硅化锗层(Si1-xGex)、一紧硅层(Strained Silicon Layer)、一栅氧化层、一栅极以及一源极/漏极。其中，硅化锗层配置在基底的表面上，且紧硅层配置在硅化锗层的表面上，在此，紧硅层的厚度例如是200埃～1000埃。另外，栅氧化层配置在紧硅层上，且栅极配置在栅氧化层上。而源极/漏极则是配置在栅极两侧的紧硅层中，其中源极/漏极可以是N型掺杂区或是P型掺杂区。值得注意的是，本发明的源极/漏极也可以配置在栅极两侧的紧硅层与硅化锗层中。由于本发明的半导体器件的源极/漏极配置在栅极两侧的紧硅层中，因此本发明的半导体器件的信道区配置在紧硅层中。
本发明提出一种半导体器件的制造方法，此方法首先在一基底上形成一硅化锗层，并且在硅化锗层上形成一紧硅层。其中，在基底上形成硅化锗层，以及在硅化锗层上形成紧硅层的方法例如是利用一超高真空化学气相沉积法(Ultra High Vacuum-CVD，UHV-CVD)，且此超高真空化学气相沉积法的一反应气体如是Si2H6/GeH4混合气体。而所形成的紧硅层的厚度例如是200埃～1000埃。接着，在紧硅层上形成一栅氧化层，并且在栅氧化层上形成一栅极。之后，以栅极为一植入罩幕进行一离子植入步骤，以在栅极两侧的紧硅层中形成一源极/漏极。在本发明中，此源极/漏极亦可以形成在栅极两侧的紧硅层与硅化锗层中。其中，源极/漏极中所掺杂的离子可以是N型离子或是P型离子。而由于本发明的半导体器件的源极/漏极形成在栅极两侧的紧硅层中，因此本发明的半导体器件的信道区位于紧硅层中。
本发明的半导体器件的结构及其制造方法，由于其源极/漏极形成在具有较佳导电性的紧硅层或紧硅层与硅化锗层中，因此可有效降低源极/漏极的电阻值。
本发明的半导体器件的结构及其制造方法，由于源极/漏极的电阻值可有效的降低，因此其源极/漏极的接面可以作浅，以避免短信道效应以及接面漏电等问题。
本发明的半导体器件的结构及其制造方法，非但可使器件的效能提高，而且还可以提高器件的可信度。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
附图说明
图1为公知一种半导体器件的结构剖面示意图；
图2A至图2E为依照本发明一较佳实施例的半导体器件的制造流程剖面示意图。标号说明
100、200：基底        102、206：栅氧化层
104、208：栅极        106、210：源极/漏极
202：硅化锗层         204：紧硅层
212：信道区
具体实施方式
图2A至图2E，其绘示为依照本发明一较佳实施例的半导体器件的制造流程剖面示意图。
请参照图2A，首先提供一基底200。接着，在基底200的表面上形成一硅化锗层202，之后在硅化锗层202上形成一紧硅层204。而所形成的紧硅层204的厚度例如是200埃至1000埃。
其中，形成硅化锗层202与紧硅层204的方法例如是利用一超高真空化学气相沉积法(Ultra High Vacuum-CVD，UHV-CVD)，以在基底200上磊晶成长硅化锗202层，并且在硅化锗层202上磊晶成长紧硅层204。此超高真空化学气相沉积法的一反应气体如是Si2H6/GeH4混合气体。此超高真空化学气相沉积法的一基本压力(Base Pressure)例如为2×10-10Torr，而超高真空化学气相沉积法的一沉积压力例如是小于1mTorr。另外，此超高真空化学气相沉积法的一升温梯度例如为摄氏150度/分钟。
在本发明中，由于所形成的紧硅层204会有晶格错位(LatticeMismatch)的情形，因此紧硅层204在双轴张应变(Biaxial Tensile Strain)的情形下，会使得紧硅层204的键结结构有所修饰。而且，紧硅层204的张应变可以使其所谓表面粗糙度的分散限制(Surface RoughnessScattering-Limited)获得改善。
之后，请参照图2B，在紧硅层204的表面上形成一栅氧化层206。其中，形成栅氧化层206的方法例如是一热氧化法，且所形成的栅氧化层206的厚度例如是20埃至35埃。
值得注意的是，在形成栅氧化层206的步骤中，其底部的紧硅层204会被消耗而变得较薄。而且，由于栅氧化层206形成在紧硅层204的表面，因此栅氧化层206与紧硅层204之间的接口会非常的平滑且均匀。
之后，在栅氧化层206上形成一栅极208。其中，栅极208的材质例如是多晶硅，且形成栅极208的方法例如是先在栅氧化层206上沉积一层多晶硅层之后，再图案化多晶硅层以形成栅极208。
继之，请参照图2C，在形成栅极208之后，将未被栅极208覆盖的栅氧化层206移除，而仅留下栅极208底部的栅氧化层206a。
然后，请参照图2D，在栅极208两侧的紧硅层204中形成一源极/漏极210。其中，形成源极/漏极210的方法例如是利用栅极208为一植入罩幕进行一离子植入步骤，以在栅极208两侧的紧硅层204中形成源极/漏极210。另外，本发明的源极/漏极210也可以形成在栅极208两侧的紧硅层204与硅化锗层202中(如图2E所示)。其中，对P-MOSFET器件而言，于源极/漏极210中所植入的离子例如是硼或BF2 +离子，而对N-MOSFET器件而言，于源极/漏极210中所植入的离子例如是磷或砷离子。值的注意的是，倘若源极/漏极210中所植入的离子为磷或砷离子，位于硅化锗层202中的源极/漏极210较容易会有扩散的情形。而倘若源极/漏极210中所植入的离子为硼或BF2 +离子，则可抑制位在硅化锗层202中的源极/漏极210扩散的情形。
特别值得一提的是，由于本发明的半导体器件的源极/漏极210配置在栅极208两侧的紧硅层204中，或是配置在栅极208两侧的紧硅层204与硅化锗层202中，因此本发明的半导体器件的信道区212位于紧硅层204中。
另外，由于形成在较松散的硅化锗层202上的紧硅层204会有晶格错位的情形，因此紧硅层204在双轴张应变(Biaxial Tensile Strain)的情形下，会使得紧硅层204的键结结构有所修饰。因此，紧硅层204非但有增进传输载子的能力，而且紧硅层204的张应变还可改善所谓表面粗糙度的分散限制。因此，形成在硅化锗层202表面上的紧硅层204具有可提高电子移动率以及减少声子分散(Phonon Scattering)等功效。在本发明的半导体器件中，由于源极/漏极210形成在紧硅层204中，且其信道区212亦位于紧硅层中204，因此，本发明的半导体器件非但可使器件驱动电流提高，而且还可增进器件的效能。
除此之外，由于硅化锗层202的导电性以及紧硅层204的电子移动率都较传统硅基底佳，因此本发明的源极/漏极210的电阻值可以有效的降低。而由于的源极/漏极210的电阻值可以有效的降低，因此源极/漏极的接面可以作浅，以避免短信道效应以及接面漏电等问题。如此一来，非但器件的效能可以提高，而且还可以提高器件的可信度。因此，本发明的具有紧硅层的半导体器件，在次-0.1微米(Sub-0.1μm)的CMOS技术中为一种相当具潜力的器件结构设计。
综合以上所述，本发明具有下列优点：
1、本发明的半导体器件的结构及其制造方法，由于其源极/漏极形成在具有较佳导电性的紧硅层或紧硅层与硅化锗层中，因此可以有效降低源极/漏极的电阻值。
2、本发明的半导体器件的结构及其制造方法，由于源极/漏极的电阻值可有效的降低，因此其源极/漏极的接面可以作浅，以避免短信道效应以及接面漏电等问题。
3、本发明的半导体器件的结构及其制造方法，非但可使器件的效能提高，而且还可以提高器件的可信度。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (19)

1、一种半导体器件的结构，其特征在于：包括：
一基底；
一硅化锗层，配置在该基底上；
一紧硅层，配置在该硅化锗层的表面上；
一栅氧化层，配置在部分该紧硅层上；
一栅极，配置在该栅氧化层上；
一源极/漏极，配置在该栅极两侧的该紧硅层中。
2、如权利要求1所述的半导体器件的结构，其特征在于：其中该源极/漏极配置在该栅极两侧的该紧硅层与该硅化锗层中。
3、如权利要求1所述的半导体器件的结构，其特征在于：其中该紧硅层的厚度为200埃～1000埃。
4、如权利要求1所述的半导体器件的结构，其特征在于：其中该源极/漏极为一N型掺杂区。
5、如权利要求1所述的半导体器件的结构，其特征在于：其中该源极/漏极为一P型掺杂区。
6、如权利要求1所述的半导体器件的结构，其特征在于：其中该栅氧化层的厚度为20埃～35埃。
7、如权利要求1所述的半导体器件的结构，其特征在于：其中该栅极的材质包括多晶硅。
8、一种半导体器件的制造方法，其特征在于：包括：
在一基底上形成一硅化锗层；
在该硅化锗层上形成一紧硅层；
在该紧硅层上形成一栅氧化层；
在该栅氧化层上形成一栅极；
在该栅极两侧的该紧硅层中形成一源极/漏极。
9、如权利要求8所述的半导体器件的制造方法，其特征在于：其中该源极/漏极形成在该栅极两侧的该紧硅层与该硅化锗层中。
10、如权利要求8所述的半导体器件的制造方法，其特征在于：其中该紧硅层的厚度为200埃～1000埃。
11、如权利要求8所述的半导体器件的制造方法，其特征在于：其中在该基底上形成该硅化锗层以及在该硅化锗层的表面形成该紧硅层的方法包括—超高真空化学气相沉积法。
12、如权利要求11所述的半导体器件的制造方法，其特征在于：其中该超高真空化学气相沉积法的一反应气体包括Si2H6/GeH4混合气体。
13、如权利要求11所述的半导体器件的制造方法，其特征在于：其中该超高真空化学气相沉积法的一基本压力为2×10-10Torr。
14、如权利要求11所述的半导体器件的制造方法，其特征在于：其中该超高真空化学气相沉积法的一沉积压力小于1mTorr。
15、如权利要求11所述的半导体器件的制造方法，其特征在于：其中该超高真空化学气相沉积法的一升温梯度为摄氏150度/分钟。
16、如权利要求8所述的半导体器件的制造方法，其特征在于：其中形成该源极/漏极的方法包括以该栅极为一植入罩幕进行一离子植入步骤，而形成该源极/漏极。
17、如权利要求8所述的半导体器件的制造方法，其特征在于：其中该源极/漏极中所掺杂的离子包括砷离子或磷离子。
18、如权利要求8所述的半导体器件的制造方法，其特征在于：其中该源极/漏极中所掺杂的离子包括硼离子或BF2 +离子。
19、如权利要求8所述的半导体器件的制造方法，其特征在于：其中形成该栅氧化层的方法包括利用一热氧化法以在该紧硅层的表面上形成厚度为20埃～35埃的该栅氧化层。
CNA02130534XA 2002-08-14 2002-08-14 半导体器件的结构及其制造方法 Pending CN1476102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA02130534XA CN1476102A (zh) 2002-08-14 2002-08-14 半导体器件的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA02130534XA CN1476102A (zh) 2002-08-14 2002-08-14 半导体器件的结构及其制造方法

Publications (1)

Publication Number Publication Date
CN1476102A true CN1476102A (zh) 2004-02-18

Family

ID=34144506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA02130534XA Pending CN1476102A (zh) 2002-08-14 2002-08-14 半导体器件的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1476102A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325217B (zh) * 2007-06-12 2010-09-08 台湾积体电路制造股份有限公司 一种半导体结构
CN102347280A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种用于形成半导体器件结构的方法
CN102412130A (zh) * 2011-03-30 2012-04-11 上海华力微电子有限公司 利用栅多晶硅提高晶体管载流子迁移率的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325217B (zh) * 2007-06-12 2010-09-08 台湾积体电路制造股份有限公司 一种半导体结构
CN102347280A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种用于形成半导体器件结构的方法
CN102347280B (zh) * 2010-07-29 2014-03-19 中芯国际集成电路制造(上海)有限公司 一种用于形成半导体器件结构的方法
CN102412130A (zh) * 2011-03-30 2012-04-11 上海华力微电子有限公司 利用栅多晶硅提高晶体管载流子迁移率的方法

Similar Documents

Publication Publication Date Title
US7408227B2 (en) Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7452764B2 (en) Gate-induced strain for MOS performance improvement
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
US6670694B2 (en) Semiconductor device
US7368792B2 (en) MOS transistor with elevated source/drain structure
CN2751438Y (zh) 半导体装置
US7175709B2 (en) Epitaxy layer and method of forming the same
CN1716554A (zh) 一种p型mosfet的结构及其制作方法
CN1902758A (zh) 沟道区中具有硅和碳层的晶体管
CN1855545A (zh) Mos晶体管、cmos集成电路器件及相关制造方法
CN1503372A (zh) 具有多重闸极及应变的通道层的晶体管及其制造方法
CN1805151A (zh) 具有局部应力结构的金属氧化物半导体场效应晶体管
CN1574252A (zh) 制备场效应晶体管横向沟道的方法及场效应晶体管
CN1574387A (zh) 载流子迁移率提高的双栅极晶体管
CN1732556A (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
CN1825627A (zh) 半导体元件及形成半导体元件的方法
CN1487598A (zh) 具有高架源/漏结构的半导体器件及其制造方法
US6949436B2 (en) Composite spacer liner for improved transistor performance
US6583016B1 (en) Doped spacer liner for improved transistor performance
CN1845304A (zh) 制作金属氧化物半导体晶体管的方法
CN1476102A (zh) 半导体器件的结构及其制造方法
CN1702844A (zh) 利用应变硅形成半导体装置的方法以及半导体装置
US6117717A (en) Method for after gate implant of threshold adjust with low impact on gate oxide integrity
CN1053528C (zh) 窄禁带源漏区金属氧化物半导体场效应晶体管
CN2720640Y (zh) 具有晶格不相称区的应变沟道晶体管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication