CN1467804A - 介层窗偏移侦测装置 - Google Patents

介层窗偏移侦测装置 Download PDF

Info

Publication number
CN1467804A
CN1467804A CNA021410550A CN02141055A CN1467804A CN 1467804 A CN1467804 A CN 1467804A CN A021410550 A CNA021410550 A CN A021410550A CN 02141055 A CN02141055 A CN 02141055A CN 1467804 A CN1467804 A CN 1467804A
Authority
CN
China
Prior art keywords
metal
interlayer hole
metal wire
metal level
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021410550A
Other languages
English (en)
Other versions
CN1279598C (zh
Inventor
吕明圆
谢宜璋
田浩伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CN 02141055 priority Critical patent/CN1279598C/zh
Publication of CN1467804A publication Critical patent/CN1467804A/zh
Application granted granted Critical
Publication of CN1279598C publication Critical patent/CN1279598C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种介层窗(Via)偏移的侦测装置,借着芯片内金属层间的介层窗出现偏移时,本发明的介层窗偏移侦测装置内侦测电路中之介层窗亦会同时出现偏移,故透过适当布置侦测电路中介层窗的位置,在芯片内金属层间的介层窗出现偏移时,使得侦测电路中不同金属层的金属线透过已偏移的介层窗而发生短路,并产生较介层窗偏移前高的电压输出作为介层窗偏移侦测结果。因此可有效且准确侦测出芯片内各金属层间的介层。窗是否偏移及其偏移方向与程度,便可对制程作出相应的调整和优化处理,以提升制程良率,降低产品成本。

Description

介层窗偏移侦测装置
发明领域:
本发明系有关于一种介层窗(Via)偏移侦测装置,特别是有关于在半导体组件制程中,用以侦测各层中金属线的介层窗对准(Alignment)能力的一种介层窗偏移侦测装置。
发明背景:
随着半导体技术的进步,组件的尺寸不断地缩小而进入次微米(Sub-Micro)甚至深次微米(Deep Sub-Micro)的领域中。同时,集成电路的尺寸也不断地缩小,使得集成电路的积集度持续增加。
然而,当集成电路的积集度快速增加时,因半导体结构的表面无法提供足够的面积来制作所需的内联机(Interconnection),为了配合晶体管缩小后所增加的内联机需求,而需要进行多重金属内联机(MultilevelInterconnection)的制作,所以两层以上的金属层设计,便逐渐成为许多集成电路所必需采用的方式。特别是一些功能较复杂的产品,如微处理器和应用芯片组等,甚至需要五层或五层以上的金属层,才得以完成产品内部各个组件间的连接。
为了隔离各金属导线,金属层之间需加入绝缘体,这层用来隔离金属层的介电材料,一般称为金属间介电材料(Intermetal Dielectric;IMD)或层间介电材料(InterlevelDielectric;ILD)。如图1所示为已知集成电路的多重内联机的截面示意图,其中芯片10具有晶体管层80及三层金属层结构。如图1所示,金属层20、金属层30和金属层40间借着金属间介电材料50以互相隔离避免短路,并利用微影等方法,在介电层的适当位置定义出介层窗60,接着在介层窗60中利用导电材料(如钨等)形成插塞(Plug)70,使得电流能借着插塞70在金属层20、金属层30和金属层40之间流动。透过多重内联机的设计,芯片10上的各个晶体管便可以彼此互相连接,以成为一个完整电路。
早期的多重内联机制程,因为设计层数不多(多为两层或三层),而且制程线宽较宽松,所以金属化的制程较容易进行。然而,当进行四层或四层以上的多重内联机制程时,由于半导体组件的线宽已经进入深次微米,再加上芯片经过众多沉积、微影和蚀刻等制程后,沉积层表面出现不平坦的高低起伏,因而使得各沉积层间不容易互相对准,特别是当连接各金属层的介层窗偏移时,组件的电性特征就会受到严重影响,进而降低产品的可靠性。
发明内容:
鉴于上述的背景技术中,随着集成电路的积集度快速增加,应用多层金属层作芯片内半导体组件的多重内联机制程已经被广泛应用。然而,由于多层沉积层和金属层间不容易互相对准,特别是当连接各金属层的介层窗偏移时,组件的电性特征就会受到严重影响,进而降低产品的可靠性。
本发明的目的在于:提供一种介层窗偏移侦测装置,特别是有关于在半导体组件制程中,用以侦测各金属层间的介层窗对准能力的一种介层窗偏移侦测装置。借着芯片内金属层间的介层窗出现偏移时,本发明的介层窗偏移侦测装置内侦测电路中的介层窗亦会同时出现偏移,故透过适当布置侦测电路中介层窗的位置,在芯片内金属层间的介层窗出现偏移时,使得侦测电路中不同金属层的金属线透过已偏移的介层窗而发生短路,并产生较介层窗偏移前高的电压输出作为介层窗偏移侦测结果。因此可有效且准确侦测出芯片内各金属层间的介层窗是否偏移及其偏移方向与程度,便可对制程作出相应的调整和优化处理。
根据以上所述的目的,本发明提供的一种介层窗偏移侦测装置,至少包括:侦测电路,此侦测电路至少包括第一金属层和第二金属层,此第一金属层至少包括第一金属线和第二金属线,其中第一金属层的第一金属线和第一金属层的第二金属线之间的距离为金属线距离值,而第一金属层的第一金属线的一端和第一金属层的第二金属线的一端皆电性连接至操作电源,而第二金属层至少包括有第一金属线、第二金属线和第三金属线,此第二金属层之第一金属线的一端电性连接第一电阻器的一端,第一电阻器的另一端电性连接至接地,第二金属层的第二金属线的一端电性连接第二电阻器的一端,第二电阻器的另一端电性连接至接地,第二金属层的第三金属线的一端电性连接第三电阻器的一端,第三电阻器的另一端电性连接至接地,此外,第一金属层系位于第二金属层上方,第一金属层系与第二金属层互为正交布置;介电层,此介电层位于第一金属层和第二金属层之间,并根据预定介层窗布置方法,在对应第二金属层的第一金属线的介电层的第一预定位置形成第一介层窗,在对应第二金属层的第二金属线的介电层的第二预定位置形成第二介层窗,在对应第二金属层的第三金属线的介电层之第三预定位置形成第三介层窗;以及缓存器,此缓存器具有第一输入端、第二输入端、第三输入端和输出端,第一输入端电性连接至第二金属层的第一金属线的另一端,第二输入端电性连接至第二金属层的第二金属线的另一端,第三输入端电性连接至第二金属层的第三金属线的另一端,输出端则输出介层窗偏移侦测装置的侦测结果。
由于本发明的介层窗偏移侦测装置,是根据芯片内金属层的数量和需要的偏移侦测敏感度,可以适当布置介层窗偏移侦测装置内的介层窗位置,以准确侦测出芯片内金属层之间介层窗的偏移方向和偏移量,便能作出相应的调整以提升制程良率,降低产品成本。
附图说明:
图1所示为已知集成电路的多重内联机的截面示意图;
图2所示是应用本发明的一实施例在芯片时的截面示意图;
图3所示是本发明的一实施例的上方透视图;
图4所示是本发明的另一实施例的上方透视图;
图5所示是本发明的介层窗偏移侦测装置应用在具有三层金属层结构的芯片时的截面示意图;
图6所示是根据图5给出的本发明的另一实施例中各构件的连接关系的示意图;
图7所示是根据图5给出的本发明的另一实施例的上方透视图;
图8所示是根据图5给出的本发明的另一实施例的上方透视图;
图9所示是应用在具有两层金属层结构的芯片时,用以量测y方向介层窗偏移的本发明的一实施例
具体实施方式:
图2所示是应用本发明的一实施例于芯片时的截面示意图,其中芯片150具有晶体管层115和两层金属层结构(金属层105和金属层110),而且在金属层105和金属层110上皆覆盖有介电层125用以绝缘隔离,集成电路则位在芯片150的第一区域140中。如图2所示,本发明所提供的介层窗偏移侦测装置,是在半导体制程时一并建置于芯片150的第二区域145中,根据芯片150内金属层的数目及所需的偏移侦测敏感度,决定本发明的介层窗偏移侦测装置内金属层的数目及各金属层所包括的金属线的数量等。由于芯片150具有两层金属层结构,故第二区域145中本发明的介层窗偏移侦测装置内亦具有两层金属层。
请同时见图2和图3,图3所示为本发明的一实施例的上方透视图。在图3中,假设本发明的介层窗偏移侦测装置170是应用在具有两层金属层结构的芯片中,故介层窗偏移侦测装置170主要是由两层金属层(金属层105和金属层110)和缓存器175所构成,其中金属层105和金属层110间具有介电层(未绘示),是作绝缘隔离的用。
为了简单说明介层窗偏移侦测装置170的动作原理,图3中的金属层110仅具有三条金属线(金属线190、金属线195和金属线200),而且位在金属层105中的金属线与位在金属层110中的金属线是互为正交布置,使得金属层105中的金属线180和金属线185,与金属层110中的金属线190和金属线195构成后续步骤中布置介层窗的一个矩形范围205。另外,位在金属层105的金属线180和金属线185如图3所示分别连接至操作电源215,而位在金属层110的金属线190的一端电性连接至电阻器220,电阻器220再电性连接至接地端240,金属线190的另一端则通过缓冲器225电性连接至缓存器175。同样地,位在金属层110的金属线195的一端电性连接至电阻器220,电阻器220再电性连接至接地端240,金属线195的另一端则通过缓冲器225电性连接至缓存器175,而金属线200的一端电性连接至电阻器220,电阻器220再电性连接至接地端240,金属线200的另一端则通过缓冲器225电性连接至缓存器175。
在形成图2的芯片150的第一区域140中金属层间的介层窗时,若介层窗的位置偏移,介层窗连接的金属层便不会导通,或虽可导通却因介层窗偏移使得接触电阻增加,流动的电流便减少,组件的操作因而受到影响。
所以,在本发明的介层窗偏移侦测装置170中,是根据需要量测的介层窗偏移的敏感度、介层窗偏移范围和介层窗的尺寸等,将介层窗布置在金属层105和金属层110的间的介电层的矩形范围205内。当图2的芯片150内的介层窗没有偏移时,介层窗偏移侦测装置170中的介层窗245、介层窗250和介层窗255没有出现偏移,故位在金属层105的金属线180和金属线185未能通过介层窗245、或介层窗250、或介层窗255,与位在金属层110的金属线190、或金属线195、或金属线200短路,于是金属线190、金属线195和金属线200维持在低电位并通过缓冲器225记录在缓存器175中,因此通过缓存器175的输出便可得知芯片150内的介层窗没有偏移。
当芯片150内的介层窗偏移时,介层窗偏移侦测装置170中的介层窗245、介层窗250和介层窗255亦同时出现偏移,使得金属线180或金属线185可通过偏移后的介层窗245、介层窗250和介层窗255与金属线190、或金属线195、或金属线200短路,由于金属线180和金属线185皆连接至操作电源215,所以在短路后金属线190、或金属线195、或金属线200的电位升高,缓存器175记录金属线190、金属线195和金属线200的电位,因此通过缓存器175的输出可得知金属线190、或金属线195、或金属线200的电位被升高,从而推知芯片150中的介层窗是往金属线180或金属线185的方向偏移。以下举一例子以说明图3的介层窗偏移侦测装置170的介层窗布置法则及相关的运作原理。
例如,实施图3的介层窗偏移侦测装置170时,假设,欲量测的介层窗偏移范围约为0.2 8μm,偏移侦测敏感度约为0.14μm(偏移侦测敏感度是表示图3的介层窗偏移侦测装置170所能侦测的最小介层窗偏移量),以及介层窗的尺寸约为0.28μm。首先,根据介层窗245的尺寸210(约为0.28μm)以及欲量测的介层窗偏移范围(约为0.28μm),可获知金属线180和金属线185间的金属线距离230约为0.84μm;接着根据介层窗245的尺寸210以及欲量测的介层窗偏移范围,以欲量测的介层窗偏移范围作为对应距离285,将介层窗245布置于对应金属线200上的介电层,使得介层窗245跟金属线180和金属线185间的对应距离280均约为0.28μm;然后以偏移侦测敏感度作为对应距离285,将介层窗250布置于对应金属线190上的介电层,使得介层窗250与金属线180的对应距离285约为0.14μm,与金属线185对应相距则约为0.42μm;最后以偏移侦测敏感度作为对应距离290,将介层窗255布置于对应金属线195上的介电层,使得介层窗255与金属线185的对应距离290约为0.14μm,与金属线180对应相距则约为0.42μm。
由于上述的介层窗布置方法,当芯片150内金属层105和金属层110间的介层窗偏移时,介层窗偏移侦测装置170内的介层窗245、介层窗250和介层窗255也同时偏移。
当芯片150内金属层105和金属层110间的介层窗朝负x方向偏移的距离介于0.14μm至0.28μm(大于偏移侦测敏感度)时,则介层窗偏移侦测装置170内的介层窗245、介层窗250和介层窗255同时朝负x方向偏移的距离亦是介于0.14μm至0.28μm,由于介层窗250和金属线180间的对应距离285约为0.14μm,因此金属线180可通过偏移后的介层窗250和金属线190短路,又因金属线180与操作电源215连接,所以在金属线180和金属线190短路后,金属线190的电位被提高,但金属线195和金属线200的电位仍维持在低电位(因金属线180和金属线185未能通过偏移后的介层窗245、或介层窗250、或介层窗255与金属线195或金属线200短路),故缓存器175记录输入端265为高电位,而输入端260和输入端270则为低电位,并经由缓存器175的输出端275输出记录结果,工作人员便可得知芯片1.50内的介层窗朝负x方向的偏移距离是介于0.14μm至0.28μm。
同理,当芯片150内金属层105和金属层110间的介层窗朝正x方向偏移的距离介于0.14μm至0.28μm(大于偏移侦测敏感度)时,则介层窗偏移侦测装置170内的介层窗245、介层窗250和介层窗255同时朝正x方向偏移的距离亦是介于0.14μm至0.28μm,由于介层窗255和金属线185间的对应距离290约为0.14μm,因此金属线185可通过偏移后的介层窗255和金属线195短路,又因金属线185与操作电源215连接,所以在金属线185和金属线195短路后,金属线195的电位被提高,但金属线190和金属线200的电位仍维持在低电位(因金属线180和金属线185未能通过偏移后的介层窗245、或介层窗250、或介层窗255与金属线190短路),故缓存器175记录输入端270为高电位而输入端260和输入端265为低电位,并经由缓存器175的输出端275输出记录结果,工作人员便可得知芯片150内的介层窗朝正x方向的偏移距离是介于0.14μm至0.28μm。
当芯片150内金属层105和金属层110间的介层窗朝正或负x方向偏移的距离大于0.28μm时,则介层窗偏移侦测装置170内的介层窗245、介层窗250和介层窗255同时朝正或负x方向偏移的距离亦大于0.28μm,由于介层窗250和金属线180间的对应距离285约为0.14μm,介层窗255和金属线185间的对应距离290约为0.14μm,因此无论介层窗是朝正或负x方向偏移,金属线180可通过偏移后的介层窗250和介层窗245与金属线190和金属线200短路(介层窗朝负x方向偏移时),或金属线185可通过偏移后的介层窗245和介层窗255与金属线200和金属线195短路(介层窗朝正x方向偏移时),因金属线180和金属线185与操作电源215连接,所以当介层窗朝负x方向偏移时,金属线190和金属线200的电位被提高,而金属线195的电位维持在低电位,缓存器175记录输入端265和输入端260为高电位而输入端270为低电位,并经由缓存器175的输出端275输出记录结果。当介层窗朝正x方向偏移时,金属线200和金属线195的电位被提高,而金属线190的电位维持在低电位,缓存器175记录输入端260和输入端270为高电位而输入端265为低电位,并经由缓存器175的输出端275输出记录结果,如此工作人员即可判断出芯片150内的介层窗的偏移方向和偏移距离。
另外,当芯片150内的介层窗朝正或负x方向的偏移距离小于0.14μm时,虽然介层窗偏移侦测装置170内的介层窗245、介层窗250和介层窗255会同时偏移,却因介层窗250与金属线180对应相距约0.14μm,介层窗255亦与金属线185对应相距约0.14μm,所以当芯片150内的介层窗朝正或负x方向的偏移距离小于0.14μm时,金属线180未能通过介层窗245、或介层窗250、或介层窗255与金属线190或金属线195或金属线200短路,金属线185也未能通过介层窗245、或介层窗250、或介层窗255与金属线190或金属线195或金属线200短路,因而缓存器175所记录输入端260、输入端265和输入端270均为低电位,工作人员因而未能得知芯片150内的介层窗偏移情况。因此,当需提高偏移侦测敏感度,则需缩少介层窗与介层窗之间的对应距离295。
为了提高偏移侦测敏感度与侦测的偏移范围,由于在芯片内介层窗偏移时获得介层窗的准确偏移量,在介层窗偏移侦测装置170的金属层110中可应用众多金属线,并提高布置在金属层105和金属层110间的介电层的介层窗数量,缩减每一个介层窗与介层窗的间的对应距离,达到提高偏移侦测敏感度,以下举一例子以说明的。
图4所示为本发明的另一实施例的上方透视图。在图4中,假设本发明的介层窗偏移侦测装置170是应用在具有两层金属层结构的芯片中,而介层窗偏移侦测装置170是由一组侦测电路300和缓存器175所构成,此侦测电路300主要是由两层金属层(金属层105和金属层110)构成,而且金属层105中的金属线与金属层110中的金属线是互为正交布置,其中金属层105和金属层110之间具有介电层(未绘示)。
假设金属层105由金属线340和金属线345构成,欲量测的介层窗偏移范围约为0.12μm,偏移侦测敏感度约为0.03μm(此即为介层窗之间的对应距离295),以及介层窗375的尺寸350约为0.28μm,则可根据预定的介层窗布置方法的公式(1),计算出位在金属层110中的金属线的数量。
Figure A0214105500241
拟金属层105为第一金属层,金属层110为第二金属层,根据欲量测的介层窗偏移范围约为0.12μm以及偏移侦测敏感度约为0.03μm,便可利用公式(1)计算出金属层110具有的金属线数量为7,即表示金属层110至少需由七条金属线(金属线305、金属线310、金属线315、金属线320、金属线325、金属线330和金属线335)构成。因此,金属线340、金属线345、金属线305和金属线335构成后续步骤中布置介层窗375的一个矩形范围205。
此外,根据欲量测的介层窗偏移范围约为0.12μm,以及介层窗375的尺寸350约为0.28μm,可进而得知图4中金属线340与金属线345之间的金属线距离230约为0.52μm。位在对应金属线305上的介电层的介层窗375与金属线340的对应距离390约为0.03μm(即等于偏移侦测敏感度),位在对应金属线335上的介电层的介层窗380与金属线345对应距离395约为0.03μm(即等于偏移侦测敏感度),同时每一介层窗375相互的间的对应距离385亦约为0.03μm(即等于偏移侦测敏感度)。
进而,如图4所示,位在金属层105的金属线340和金属线345分别连接至操作电源215,而位在金属层110的每一金属线的一端是电性连接至电阻器220,各电阻器220再电性连接至接地端240,位在金属层110的每一金属线的另一端则通过缓冲器225电性连接至缓存器175。
当应用图4的介层窗偏移侦测装置170时,若芯片150内金属层间的介层窗朝负x方向偏移的距离介于约0.03μm至约0.06μm之间时,则介层窗偏移侦测装置170内的所有介层窗375同时朝负x方向偏移的距离都是介于约0.03μm至约0.06μm之间。由于位在对应金属线305上的介电层的介层窗375与金属线340的对应距离390约为0.03μm,所以金属线340和金属线305可通过偏移后的介层窗375短路。又因金属线340与操作电源215连接,所以在金属线340和金属线305短路后,金属线305的电位被提高,但位在金属层110的其它金属线的电位仍维持在低电位(因其它金属线未能通过偏移后的介层窗375与金属线340或金属线345短路),因而缓存器175记录输入端405为高电位,而其它的输入端为低电位,并经由缓存器175的输出端400输出记录结果,工作人员便可得知芯片150内金属层间的介层窗朝负x方向的偏移距离是介于约0.03μm至约0.06μm之间。
同理,当芯片150内金属层间的介层窗朝x方向偏移的距离介于约0.03μm至约0.06μm之间时,则介层窗偏移侦测装置170内所有介层窗375同时朝正x方向偏移的距离亦是介于约0.03μm至约0.06μm之间。由于位在对应金属线335上的介电层的介层窗375与金属线345的对应距离395约为0.03μm,所以金属线345和金属线335可通过偏移后的介层窗短路。又因金属线345与操作电源215连接,所以在金属线345和金属线335短路后,金属线335的电位被提高,但位在金属层110的其它金属线的电位仍维持在低电位(因其它金属线未能通过偏移后的介层窗与金属线345或金属线340短路),因而缓存器175记录输入端410为高电位而其它的输入端为低电位,并经由缓存器175的输出端400输出记录结果,工作人员便可得知芯片150内金属层间的介层窗朝正x方向的偏移距离是介于约0.03μm至约0.06μm之间。
当芯片150内金属层间的介层窗朝负x方向偏移的距离介于约0.06μm至约0.09μm之间时,则介层窗偏移侦测装置170内所有介层窗375同时朝负x方向偏移的距离亦是介于约0.06μm至约0.09μm之间。由于位在对应金属线305上的介电层的介层窗375与金属线340的对应距离390约为0.03μm,而位在对应金属线310上的介电层的介层窗375与金属线340的对应距离约为0.06μm(对应距离390加上二介层窗380间的对应距离385),因而金属线340和金属线305可通过偏移后的介层窗375短路,金属线340和金属线310也可通过偏移后的介层窗375短路,由于金属线340与操作电源215连接,所以在金属线340和金属线305短路后,金属线305的电位被提高,而在金属线340和金属线310短路后,金属线310的电位亦被提高,但位在金属层110的其它金属线的电位仍维持在低电位(因其它金属线未能通过偏移后的介层窗375与金属线340或金属线345短路),所以缓存器175记录输入端405和输入端415为高电位,而其它的输入端为低电位,并经由缓存器175的输出端400输出记录结果,工作人员便可得知芯片150内金属层间的介层窗朝负x方向的偏移距离是介于约0.06μm至约0.09μm之间。
同理,当芯片150内金属层间的介层窗朝正x方向偏移的距离介于约0.06μm至约0.09μm之间时,则介层窗偏移侦测装置170内所有介层窗375同时朝正x方向偏移的距离也是介于约0.06μm至约0.09μm之间。由于位在对应金属线335上的介电层的介层窗375与金属线345的对应距离395约为0.03μm,而位在对应金属线330上的介电层的介层窗375与金属线345的对应距离约为0.06μm(对应距离395加上二介层窗375间的对应距离385),因而金属线345和金属线335可通过偏移后的介层窗375短路,金属线345和金属线330亦可通过偏移后的介层窗375短路,由于金属线345与操作电源215连接,所以在金属线345和金属线335短路后,金属线335的电位被提高,而在金属线345和金属线330短路后,金属线330的电位亦被提高,但位在金属层110的其它金属线的电位仍维持在低电位(因其它金属线未能通过偏移后的介层窗375与金属线340或金属线345短路),所以缓存器175记录输入端410和输入端420为高电位,而其它的输入端为低电位,并经由缓存器175的输出端400输出记录结果,工作人员便可得知芯片150内金属层间的介层窗朝x方向的偏移距离是介于约0.06μm至约0.09μm之间。
由于在图4的介层窗偏移侦测装置170中,两个介层窗375的间的对应距离385约为0.03μm,位在对应金属线305上的介电层的介层窗375与金属线340的对应距离390为0.03μm,位在对应金属线335上的介电层的介层窗375与金属线345的对应距离395为0.03μm,以及在对应金属线320上的介电层的介层窗375与金属线340的对应距离380和与金属线345的对应距离380皆约为0.12μm。所以,当芯片150内金属层之间的介层窗往正x方向或负x方向偏移,而且偏移量是介于约0.03μm至约0.12μm之间时,图4的介层窗偏移侦测装置170的动作原理同上所述。通过在缓存器175的输出端400读取金属层110中各金属线的电位高低,便可获知芯片150内金属层之间介层窗的偏移方向及偏移量,从而作出相应的优化处理。
在图3和图4中,都是描述本发明的介层窗偏移侦测装置170应用在具有两层金属层结构的芯片中时的情况,所以图3和图4的介层窗偏移侦测装置170主要是由一组侦测电路300和缓存器175所构成,其中侦测电路300是由两层金属层-金属层105和金属层110构成。
当本发明的介层窗偏移侦测装置170应用在具有两层以上的金属层结构的芯片中时,见图5所示为本发明的介层窗偏移侦测装置应用在具有三层金属层结构的芯片时的截面示意图。如图5所示,由于芯片500内具有三层金属层结构(金属层505、金属层510和金属层515),各金属层上都覆盖有具有绝缘阻隔性质的介电层,故位在芯片500的第二区域145中的介层窗偏移侦测装置亦需具有对应芯片三层金属层结构的两组侦测电路,以侦测各金属层间介层窗的偏移状况。
为了侦测及区分金属层505与金属层510间介层窗485的偏移和金属层510与金属层515间介层窗490的偏移,图5的介层窗偏移侦测装置更包括利用寻址模块(图5中未绘示),以及在各侦测电路中加入金属层隔离模块(图5中未绘示),用以区分并记录不同金属层间的介层窗偏移侦测结果。有关于寻址模块和金属层隔离模块与介层窗偏移侦测装置内各金属层的连接及其动作原理,见图6。
图6所示是根据图5的本发明的另一实施例中各构件的连接关系示意图。图6所示,由于需要侦测芯片500中金属层505与金属层510间的介层窗偏移量和金属层510与金属层515间的介层窗偏移量,本发明的介层窗偏移侦测装置170则需要由两组侦测电路(侦测电路530和侦测电路535)、缓存器175和寻址模块520构成,其中每组侦测电路内更包括一个金属层隔离模块。有关于每一侦测电路的构成和介层窗偏移侦测装置170的动作原理,以下加以详细说明。
同时见图6、图7和图8,图7所示是根据图5的本发明的另一实施例的上方透视图,图8所示是根据图5的本发明的另一实施例的上方透视图。在图7中,为了方便说明寻址模块520和金属层隔离模块555的动作原理,图6中的侦测电路535并未绘示。图7所示的侦测电路530的构造,与图4的侦测电路300的构造大致相同,不同之处在于图7的侦测电路530与缓存器175之间是通过金属层隔离模块555来加以连接。
假设欲量测的介层窗偏移范围约为0.12μm,偏移侦测敏感度约为0.03μm,以及介层窗525的尺寸635约为0.28μm,则根据公式(1)的计算,可获知图7的金属层505具有的金属线数量为7,分别为金属线570、金属线575、金属线580、金属线585、金属线590、金属线595和金属线600,而图7的金属层510则是由金属线540和金属线545组成。
所以根据欲量测的介层窗偏移范围和介层窗605的尺寸635,即可计算出金属线540和金属线545的间的金属线距离605约为0.54μm,两个介层窗525之间的对应距离615约为0.03μm,位在对应金属线570上的介电层的介层窗525与金属线540的对应距离620约为0.03μm,位在对应金属线600上的介电层的介层窗525与金属线545的对应距离625约为0.03μm,而位在对应金属线585上的介电层的介层窗525与金属线540的对应距离630和与金属线545的对应距离630皆约为0.12μm,其中图7的所有介层窗525皆是布置于矩形范围610内。
当需要侦测金属层505和金属层510间的介层窗偏移量时,将第一预设地址输入图6的介层窗偏移侦测装置170的寻址模块520中,寻址模块520经过地址译码处理后,激活电源供应模块495将操作电源215供应给位在金属层510的金属线540和金属线545。另外,寻址模块520亦激活侦测电路535的金属层隔离模块550(示图8中),并同时停止侦测电路530的金属层隔离模块555,由于以侦测电路530产生的介层窗偏移侦测结果可通过金属层隔离模块555暂存在缓存器175中,以及使得侦测电路535与缓存器175的间形同断路,避免任何干扰讯号或电气影响暂存在缓存器175中侦测电路530产生的介层窗偏移侦测结果。
在图8中,同样为了方便说明寻址模块520和金属层隔离模块550的动作原理,图6的侦测电路530并未绘示。图8的侦测电路535的构造,与图7所示的侦测电路530的构造大致相同,假设欲量测的介层窗偏移范围约为0.16μm,偏移侦测敏感度约为0.04μm,以及介层窗525的尺寸635约为0.28μm,则根据公式(1)的计算,可获知图8中的金属层510是由七条金属线组成,分别为金属线670、金属线675、金属线680、金属线685、金属线690、金属线695和金属线700,因而根据图6、图7和图8所示,得知金属层510中共具有九条金属线,分别为金属线540、金属线545、金属线670、金属线675、金属线680、金属线685、金属线690、金属线695和金属线700,而金属层515则是由金属线560和金属线565组成。侦测电路535与缓存器175之间则通过金属层隔离模块550来加以连接。
所以根据欲量测的介层窗偏移范围和介层窗705的尺寸710,即可计算出金属线560和金属线565的间的金属线距离665约为0.60μm,两个介层窗705的间的对应距离645约为0.04μm,位在对应金属线670上的介电层的介层窗705与金属线560的对应距离650约为0.04μm,位在对应金属线700上的介电层的介层窗705与金属线565的对应距离655约为0.04μm,而位在对应金属线685上的介电层的介层窗705与金属线560的对应距离660和与金属线565的对应距离660均约为0.16μm,其中图7的所有介层窗705皆是布置于矩形范围640内。
同理,当需要侦测金属层510和金属层515间的介层窗偏移量时,将第二预设地址输入图6的介层窗偏移侦测装置170的寻址模块520中,寻址模块520经过地址译码处理后,激活电源供应模块495将操作电源215供应给位在金属层515的金属线560和金属线565。另外,寻址模块520亦激活侦测电路530的金属层隔离模块555,并同时停止侦测电路535的金属层隔离模块550,由于侦测电路535产生的介层窗偏移侦测结果可通过金属层隔离模块550暂存在缓存器175中,以及使得侦测电路530与缓存器175之间形同断路,避免任何干扰讯号或电气影响暂存在缓存器175中侦测电路535产生的介层窗偏移侦测结果。而有关图6、图7和图8所示的介层窗偏移侦测装置170的相关运作原理,已于图3和图4的说明中描述,故在此不再赘述。
另外,图3、图4、图7和图8中所述的介层窗偏移范围和偏移侦测敏感度等数据都是为了描述本发明的运作而举例说明,在实施本发明时可依据不同的设计而加以修改。此外,本发明的介层窗偏移侦测装置170内的各项组件可应用已知半导体制程技术,如沉积和溅镀等方法形成。
图6、图7和图8仅是描述当本发明的一实施例应用在具有三层金属结构的芯片中时的情况。当本发明的介层窗偏移侦测装置170应用在具有四层金属结构的芯片中时,则本发明的一实施例可由电源供应模块495、缓存器175、寻址模块520和至少三组侦测电路构成,其中每组侦测电路包括了金属层隔离模块、复数个电阻器以及位在不同金属层但互相对应布置的复数条金属线。而且,本发明的介层窗偏移侦测装置170也可用以侦测芯片底材和其上金属层间的接触孔偏移,而其运作原理与侦测芯片内金属层间介层窗的运作原理相同。
因此,本发明的介层窗偏移侦测装置170可针对芯片中金属层结构的数量不同而加以修改调整,同时也可根据所需的偏移侦测敏感度和介层窗偏移范围,调整侦测电路中金属线的数量和介层窗的布置位置。或者,只需将图3、图4、图7或图8中的侦测电路作90度旋转的布置,本发明的介层窗偏移侦测装置170即可量测y方向的介层窗偏移。
见图9所示是应用在具有两层金属层结构的芯片时,用以量测y方向介层窗偏移的本发明的一实施例的上方透视图,其中图9所示的介层窗偏移侦测装置170的构成与图4的介层窗偏移侦测装置170大致相同,不同之处在于侦测电路300内的金属线305、金属线310、金属线315、金属线320、金属线325、金属线330和金属线335是通过金属层隔离模块750连接至缓存器175,而且电源供应模块495和金属层隔离模块750是由寻址模块520控制。所以当需要对芯片内各金属层间的介层窗作x方向和y方向的偏移侦测,本发明的介层窗偏移侦测装置可同时利用如图4、图7或图8所示的侦测电路和图9所示的侦测电路,以图6所示的连接形式实施,即可达成同时侦测x方向和y方向的介层窗偏移。
所以,在本发明的介层窗偏移侦测装置中,侦测电路的数量、侦测电路的布置方向、侦测电路中各金属层中金属线的数量、介层窗的数量与布置,以及缓存器、寻址模块、金属层隔离模块和电源供应模块的实施方式等皆未限制在上述实施例的描述中,而是可针对芯片中金属层结构的数量不同而加以修改调整,所以本发明的介层窗偏移侦测装置应用范围广泛且具有弹性设计的优点。
本发明的优点在于提供了一种介层窗偏移侦测装置,借着芯片金属层间介层窗出现偏移时,介层窗偏移侦测装置内侦测电路中的介层窗亦同时出现偏移的原理,通过适当布置侦测电路中介层窗的位置,使得侦测电路中介层窗偏移时触发不同金属层的金属线短路而输出介层窗偏移侦测结果。因此可有效且准确侦测出芯片内各金属层间的介层窗是否偏移及其偏移方向与程度,便可对制程作出相应的调整和优化处理。
如熟悉此技术的人员所了解的,以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在下述的申请专利范围内。

Claims (15)

1.一种介层窗偏移侦测装置,是应用在具有复数金属层的一芯片中,其特征在于:该介层窗偏移侦测装置至少包括:
一电源供应模块;
一第一侦测电路,该第一侦测电路至少包括:
该些金属层的一第一金属层,该第一金属层至少包括一第一金属线和一第二金属线,其中该第一金属层的该第一金属线和该第一金属层的该第二金属线的间的距离为一第一金属线距离值,而该第一金属层的
该第一金属线的一端和该第一金属层的该第二金属线的一端皆电性连接至该电源供应模块;
该些金属层的一第二金属层的复数条第一金属线,该些第一金属线至少包括一第一第一金属线、一第二第一金属线和一第三第一金属线,其中该第一第一金属线的一端电性连接一第一电阻器的一端,该第一电阻器的另一端电性连接至一接地端,该第二第一金属线的一端电性连接一第二电阻器的一端,该第二电阻器的另一端电性连接至该接地端,该第三第一金属线的一端电性连接一第三电阻器的一端,该第三电阻器的另一端电性连接至该接地端,且该第一金属层是位于该第二金属层上方,该第一金属层是与该第二金属层的该些第一金属线互为正交布置;
一第一金属层隔离模块,该第一金属层隔离模块至少包括一第一输入端、一第二输入端、一第三输入端、一第一输出端、一第二输出端和一第三输出端,该第一金属层
隔离模块的该第一输入端电性连接至该第一第一金属线的另一端,该第一金属层隔离模块的该第二输入端电性连接至该第二第一金属线的另一端,该第一金属层隔离模块的该第三输入端电性连接至该第三第一金属线的另一端;以及
一第一介电层,该第一介电层位于该第一金属层和该第二金属层的间,并根据一第一预定介层窗布置方法,在对应该第一第一金属线的该第一介电层的一第一预定位置形成一第一介层窗,在对应该第二第一金属线的该第一介电层的一第二预定位置形成一第二介层窗,并在对应该第三第一金属线的该第一介电层的一第三预定位置形成一第三介层窗;一第二侦测电路,该第二侦测电路至少包括:
该些金属层的该第二金属层的复数条第二金属线,该些第二金属线至少包括一第一第二金属线和一第二第二金属线,其中该第一第二金属线的一端和该第二第二金属线一端皆电性连接至该电源供应模块,而该第一第二金属线和该第二第二金属线的间的距离为一第二金属线距离值;
该些金属层的一第三金属层,该第三金属层至少包括一第一金属线、一第二金属线和一第三金属线,该第三金属层的该第一金属线的一端电性连接一第四电阻器的一端,该第四电阻器的另一端电性连接至该接地端,该第三金属层的该第二金属线的一端电性连接一第五电阻器的一端,该第五电阻器的另一端电性连接至该接地端,该第三金属层的该第三金属线的一端电性连接一第六电阻器的一端,该第六电阻器的另一端电性连接至该接地端,且该第二金属层是位于该第三金属层上方,该第二金属层的该些第二金属线是与该第三金属层的该第一金属线、该第三金属层的该第二金属线和该第三金属层的该第三金属线互为正交布置;
一第二金属层隔离模块,该第二金属层隔离模块至少包括一第一输入端、一第二输入端、一第三输入端、一第一输出端、一第二输出端和一第三输出端,该第二金属层隔离模块的该第一输入端电性连接至该第三金属层的该第一金属线的另一端,该第二金属层隔离模块的该第二输入端电性连接至该第三金属层的该第二金属线的另一端,该第二金属层隔离模块的该第三输入端电性连接至该第三金属层的该第三金属线的另一端;以及
一第二介电层,该第二介电层位于该第二金属层和该第三金属层的间,并根据一第二预定介层窗布置方法,在对应该第三6金属层的该第一金属线的该第二介电层的一第四预定位置形成一第四介层窗,在对应该第三金属层的该第二金属线的该第二介电层的一第五预定位置形成一第五介层窗,并在对应该第三金属层的该第三金属线的该第二介电层的一第六预定位置形成一第六介层窗;
一缓存器,该缓存器具有复数个缓存器输入端和一缓存器输出端,其中该些缓存器输入端的一第一缓存器输入端电性连接至该第一金属层隔离模块的该第一输出端和该第二金属层隔离模块的该第一输出端,该些缓存器输入端的一第二缓存器输入端电性连接至该第一金属层隔离模块的该第二输出端和该第二金属层隔离模块的该第二输出端,该些缓存器输入端的一第三缓存器输入端电性连接至该第一金属层隔离模块的该第三输出端和该第二金属层隔离模块的该第三输出端,藉以接收该第一金属层隔离模块输出的复数个讯号和该第二金属层隔离模块输出的复数个讯号;以及
一寻址模块,该寻址模块用以接收一地址讯号,并根据该地址讯号以激活该电源供应模块,以及激活该第一金属层隔离模块和该第二金属层隔离模块中的一者及关闭该第一金属层隔离模块和该第二金属层隔离模块中的另一者,藉以使得该第一金属层隔离模块和该第二金属层隔离模块中的一者与该些缓存器输入端短路,以及使得该第一金属层隔离模块和该第二金属层隔离模块中的另一者与该些缓存器输入端断路。
2.一种如权利要求1所述的介层窗偏移侦测装置,其特征在于:该第二金属层的该些第一金属线更具有一第一金属线数量值,该第一金属线数量值为该第二金属层的该些第一金属线所包括的金属线数量。
3.一种如权利要求2所述的介层窗偏移侦测装置,其特征在于:上述的第一预定介层窗布置方法为利用一第一欲量测介层窗偏移范围乘以2再除以一第一偏移侦测敏感度后减去1所得的结果,作为该第一金属线数量值,使得该第一预定位置是位于该第一介电层的一第一矩形范围内,且该第一预定位置与该第一金属层的该第一金属线和该第二金属层的该些第一金属线的该第一第一金属线的对应交点的距离为该第一偏移侦测敏感度的数值,使得该第三预定位置是位于该第一介电层的该第一矩形范围内,且该第三预定位置与该第一金属层的该第二金属线和该第二金属层的该些第一金属线的该第三第一金属线的对应交点的距离为该第一偏移侦测敏感度的数值,以及使得该第二预定位置是位于该第一介电层的该第一矩形范围内,且该第二预定位置与该第一金属层的该第一金属线和该第二金属层的该些第一金属线的该第二第一金属线的对应交点的距离为该第一欲量测介层窗偏移范围的数值,该第二预定位置与该第一金属层的该第二金属线和该第二金属层的该些第一金属线的该第二第一金属线的对应交点的距离亦为该第一欲量测介层窗偏移范围的数值,同时该第二预定位置与该第一预定位置的一第一对应距离为该第一偏移侦测敏感度的数值,该第二预定位置与该第三预定位置的一第二对应距离为该第一偏移侦测敏感度的数值,其中该第一矩形范围是由该第一金属层的该第一金属线、该第一金属层的该第二金属线、该第二金属层的该些第一金属线的该第一第一金属线和该第二金属层的该些第一金属线的该第三第一金属线所围绕而成。
4.一种如权利要求3所述的介层窗偏移侦测装置,其特征在于该第一介层窗具有一第一尺寸,该第二介层窗具有一第二尺寸,以及该第三介层窗具有一第三尺寸。
5.一种如权利要求4所述的介层窗偏移侦测装置,其特征在于:该第一尺寸、该第二尺寸和该第三尺寸等于一第一标准尺寸。
6.一种如权利要求5所述的介层窗偏移侦测装置,其特征在于:该第一金属线距离值为该第一欲量测介层窗偏移范围的二倍再加上该第一标准尺寸。
7.一种如权利要求3所述的介层窗偏移侦测装置,其特征在于:当该第一介层窗、该第二介层窗和该第三介层窗的一第一偏移范围介于该第一欲量测介层窗偏移范围和该第一偏移侦测敏感度时,该第一缓存器输入端和该第三缓存器输入端中的一者接收该第一金属层隔离模块输出的该些讯号的一高准位讯号,该第一缓存器输入端和该第三缓存器输入端中的另一者接收该第一金属层隔离模块输出的该些讯号的一第一低准位讯号,该第二缓存器输入端接收该第一金属层隔离模块输出的该些讯号的一第二低准位讯号。
8.一种如权利要求3所述的介层窗偏移侦测装,其特征在于,当该第一介层窗、该第二介层窗和该第三介层窗的一第一偏移范围等于该第一欲量测介层窗偏移范围时,该第一缓存器输入端和该第三缓存器输入端中的一者接收该第一金属层隔离模块输出的该些讯号的一第一高准位讯号,该第二缓存器输入端接收该第一金属层隔离模块输出的该些讯号的一第二高准位讯号,该第一缓存器输入端和该第三缓存器输入端中的另一者接收该第一金属层隔离模块输出的该些讯号的一低准位讯号。
9.一种如权利要求1所述的介层窗偏移侦测装置,其特征在于,该第三金属层更具有一第二金属线数量值,该第二金属线数量值为该第三金属层所包括的金属线数量。
10.一种如权利要求9所述的介层窗偏移侦测装置,其特征在于,上述的第二预定介层窗布置方法为利用一第二欲量测介层窗偏移范围乘以2再除以一第二偏移侦测敏感度后减去1所得的结果,作为该第二金属线数量值,使得该第四预定位置是位于该第二介电层的一第二矩形范围内,且该第四预定位置与该第二金属层的该些第二金属线的该第一第二金属线和该第三金属层的该第一金属线的对应交点的距离为该第二偏移侦测敏感度的数值,使得该第六预定位置是位于该第二介电层的该第二矩形范围内,且该第六预定位置与该第二金属层的该些第二金属线的该第二第二金属线和该第三金属层的该第二金属线的对应交点的距离为该第二偏移侦测敏感度的数值,以及使得该第五预定位置是位于该第二介电层的该第二矩形范围内,且该第五预定位置与该第二金属层的该些第二金属线的该第一第二金属线和该第三金属层的该第二金属线的对应交点的距离为该第二欲量测介层窗偏移范围,及该第五预定位置与该第二金属层的该些第二金属线的该第二第二金属线和该第三金属层的该第二金属线的对应交点的距离亦为该第二欲量测介层窗偏移范围,同时该第四预定位置与该第五预定位置的一第三对应距离为该第二偏移侦测敏感度的数值,该第五预定位置与该第六预定位置的一第四对应距离为该第二偏移侦测敏感度的数值,其中该第二矩形范围是由该第二金属层的该些第二金属线的该第一第二金属线、该第二金属层的该些第二金属线的该第二第二金属线、该第三金属层的该第一金属线和该第三金属层的该第三金属线所围绕而成。
11.一种如权利要求范围10所述的介层窗偏移侦测装置,其特征在于,该第四介层窗具有一第四尺寸,该第五介层窗具有一第五尺寸,以及该第六介层窗具有一第六尺寸。
12.一种如权利要求11所述的介层窗偏移侦测装置,其特征在于,该第四尺寸、该第五尺寸和该第六尺寸等于一第二标准尺寸。
13.一种如权利要求12所述的介层窗偏移侦测装置,其特征在于,该第二金属线距离值为该第二欲量测介层窗偏移范围的二倍再加上该第二标准尺寸。
14.一种如权利要求10所述的介层窗偏移侦测装置,其特征在于,当该第四介层窗、该第五介层窗和该第六介层窗的一第二偏移范围介于该第二欲量测介层窗偏移范围和该第二偏移侦测敏感度时,该第一缓存器输入端和该第三缓存器输入端中的一者接收该第二金属层隔离模块输出的该些讯号的一高准位讯号,该第一缓存器输入端和该第三缓存器输入端中的另一者接收该第二金属层隔离模块输出的该些讯号的一第一低准位讯号,该第二缓存器输入端接收该第二金属层隔离模块输出的该些讯号的一第二低准位讯号。
15.一种如权利要求10所述的介层窗偏移侦测装置,其特征在于,当该第四介层窗、该第五介层窗和该第六介层窗的一第二偏移范围等于该第二欲量测介层窗偏移范围时,该第一缓存器输入端和该第三缓存器输入端中的一者接收该第二金属层隔离模块输出的该些讯号的一第一高准位讯号,该第二缓存器输入端接收该第二金属层隔离模块输出的该些讯号的一第二高准位讯号,该第一缓存器输入端和该第三缓存器输入端中的另一者接收该第二金属层隔离模块输出的该些讯号的一低准位讯号。
CN 02141055 2002-07-12 2002-07-12 介层窗偏移侦测装置 Expired - Fee Related CN1279598C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02141055 CN1279598C (zh) 2002-07-12 2002-07-12 介层窗偏移侦测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02141055 CN1279598C (zh) 2002-07-12 2002-07-12 介层窗偏移侦测装置

Publications (2)

Publication Number Publication Date
CN1467804A true CN1467804A (zh) 2004-01-14
CN1279598C CN1279598C (zh) 2006-10-11

Family

ID=34147716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02141055 Expired - Fee Related CN1279598C (zh) 2002-07-12 2002-07-12 介层窗偏移侦测装置

Country Status (1)

Country Link
CN (1) CN1279598C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN101651132B (zh) * 2008-08-14 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体器件的缺陷测试结构、缺陷测试方法和金属前介质层的缺陷测试结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN101651132B (zh) * 2008-08-14 2012-05-23 中芯国际集成电路制造(北京)有限公司 半导体器件的缺陷测试结构、缺陷测试方法和金属前介质层的缺陷测试结构

Also Published As

Publication number Publication date
CN1279598C (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
US7276928B2 (en) System and method for testing devices utilizing capacitively coupled signaling
JP2013084166A5 (zh)
CN107978537B (zh) 测试结构及测试单元
US8912802B2 (en) Component-embedded circuit substrate and method of inspecting the same
CN105606948A (zh) 一种电路检测方法及系统
CN110750175A (zh) 触控显示基板及其制作与检测方法、装置及触控检测方法
US11733289B2 (en) Chip crack detection apparatus
CN102645675A (zh) 磁阻传感器及其制造方法
CN103942534A (zh) 生物特征识别传感器及包含其的电子设备
CN103187403A (zh) 半导体失效分析结构及形成方法、检测失效时间的方法
JP2972662B2 (ja) 半導体装置
CN1279598C (zh) 介层窗偏移侦测装置
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
US8310267B2 (en) Semiconductor integrated circuit, and method for testing semiconductor integrated circuit
CN104914385A (zh) 一种磁传感装置及该装置的制备方法
CN100523825C (zh) 非接触型单面探针结构
CN106170173B (zh) 电路基板
CN104881189B (zh) 静电电容式位置检测装置
US6815713B2 (en) Process via mismatch detecting device
CN1714299A (zh) 检测应力迁移性质的装置及方法
CN111524874A (zh) 半导体光刻套准的测试结构和评估方法
CN103426633A (zh) 电容结构
CN103872018A (zh) 一种mos晶体管阵列栅氧化层完整性测试结构
CN113028967B (zh) 柔性微位移传感器和柔性微位移传感装置
CN118763071A (zh) 中介层及其测试方法、半导体结构

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061011