CN1455457A - 一种半导体快闪存储器及其制备方法 - Google Patents

Abstract

本发明提供了一种半导体快闪存储器结构，为一MOS晶体管，其沟道区为一垂直于硅衬底的硅墙；沟道区左右两侧依次纵向排列隧穿介质层、浮栅、阻挡介质层、控制栅；分布在沟道区左右两侧的控制栅、浮栅相互自对准。本发明的快闪存储器的制备方法，作为沟道区的垂直硅墙是通过对SOI硅片上的硅膜进行光刻和刻蚀而形成；硅墙两侧的浮栅电极是通过对淀积的多晶硅膜进行各向异性刻蚀而形成，其形成不需任何光刻步骤；控制栅和浮栅的长度是由同一次光刻掩膜所确定，故自然形成相互自对准结构。本发明存储器结构与常规结构相比，栅长度在同等条件下可进一步显著减小，存储器具有更强的可缩小能力，更好的存储性能。

Description

一种半导体快闪存储器及其制备方法

技术领域：

本发明为半导体集成电路结构和制作技术领域，具体涉及半导体快闪(FLASH)存储器结构及其制备方法。

背景技术：

半导体快闪存储器是近年来涌现出的一种可电擦写的存储器。其常规的结构由图1所示。总体说来该结构为一MOS晶体管。其中，1为硅衬底；2和5分别为晶体管的源/漏区；8为晶体管的沟道区；6和3分别为隧穿介质层和阻挡介质层；4和7分别为控制栅和浮栅。半导体集成电路的高速和高密度发展方向要求MOS晶体管的栅电极长度不断减小。为了抑制由此而引起的短沟道效应，晶体管的栅介质也必须相应减薄。但是在快闪存储器中，当隧穿介质层6减薄到80埃以下时，浮栅7与沟道8间的直接隧穿电流将显著增加，使得浮栅7上写入的信息(电荷)不能可靠保存。因此，在快闪存储器中，栅长度的减小受到了很大的限制，相应地存储器的速度和密度的提高也受到了严重的制约。

发明内容：

本发明的目的是提供一种新的半导体快闪存储器结构，使得栅长度在同等条件下可进一步显著减小，从而提供存储器以更高的速度和密度。

本发明的另一目的是提供上述快闪存储器的制备方法。

本发明的技术方案如下：

一种半导体快闪存储器，为一MOS晶体管，包括硅衬底及其上的绝缘介质层、源/漏区、沟道区、隧穿介质层、阻挡介质层、控制栅和浮栅，所述沟道区为所述绝缘介质层上一垂直于所述硅衬底的硅墙；所述沟道区左右两侧依次纵向排列隧穿介质层、浮栅、阻挡介质层、控制栅；分布在所述沟道区左右两侧的控制栅、浮栅相互自对准。

当控制栅电极无顶端部分，即控制栅分离成左右两个互相独立的部分时，通过对此两个分离的控制栅分别采取不同的电压偏置，可在相对应的两个浮栅上写入不同的信息，从而实现2位数据存储。

所述的半导体快闪存储器的制备方法，依次包括以下步骤：

1.起始材料为SOI晶片，它由硅衬底、绝缘介质层和单晶硅膜构成；

2.对单晶硅膜进行光刻和刻蚀形成垂直硅墙构成的沟道区；接着热氧化生长隧穿介质层；

3.淀积一原位掺杂的多晶硅层并用各向异性刻蚀设备对该多晶硅层进行回刻形成浮栅电极；

4.再次热氧化生长二氧化硅形成阻挡介质层，接着再淀积一原位掺杂的多晶硅层并对该多晶硅层进行光刻和刻蚀形成控制栅电极；

5.控制栅电极形成后，紧接着刻蚀掉栅电极区域以外的用来形成阻挡介质层的二氧化硅和用来形成浮栅电极的多晶硅；

6.以控制栅电极作掩蔽层，对栅电极区域以外的硅墙进行离子注入掺杂以形成源/漏区；

7.采用常规CMOS后道工艺，完成诸如淀积钝化层、开接触孔以及金属化等，即可制得所述的快闪半导体存储器。

所述的快闪半导体存储器的制备方法，在步骤6和7之间增加以下两个步骤即可制得2位数据存储器：

1.淀积一厚度与硅墙高度相等的氮化硅层，并对该氮化硅层进行光刻和刻蚀以去除覆盖于器件区域的氮化硅部分；

2.以该氮化硅作为自停止层，用化学机械抛光去除控制栅多晶硅的顶端部分，然后用热磷酸腐蚀掉氮化硅自停止层。

本发明的快闪存储器在结构上有如下显著特点：(1)沟道区为一垂直硅墙；(2)控制栅和浮栅均为双栅结构；(3)控制栅、阻挡介质层、浮栅、隧穿介质层以及沟道区呈纵向排列；(4)控制栅和浮栅位于沟道区左右两侧且相互自对准。本发明所提出的存储器结构与常规结构相比，栅长度在同等条件下可进一步显著减小，存储器具有更强的可缩小能力，更好的存储性能。其原理是：沟道区为一垂直硅墙，其两侧均受栅控制；同时硅墙可制成超薄体。而双栅控制和超薄体沟道能最大程度地抑制短沟道效应。

本发明的快闪存储器的制备方法与现行的CMOS技术完全兼容。作为沟道区的垂直硅墙是通过对SOI硅片上的硅膜进行光刻和刻蚀而形成；硅墙两侧的浮栅电极是通过对淀积的多晶硅膜进行各向异性刻蚀而形成，其形成不需任何光刻步骤；控制栅和浮栅的长度是由同一次光刻掩膜所确定，故自然形成相互自对准结构。

附图说明：

图1为常规FLASH存储器结构示意图。

图2为本发明的FLASH存储器结构示意图，(a)为立体图，(b)为图(a)中的A-A’剖面图。

图3为本发明的2位数据FLASH存储器结构示意图。

图4为本发明的FLASH存储器工艺制作方法的主要步骤示意图。

图中：

1—衬底(单晶硅片)

2—源区(重掺杂硅)

3—栅阻挡介质层(二氧化硅)

4、4’—控制栅电极(重掺杂多晶硅)

5—漏区(重掺杂硅)

6—栅隧穿介质层(二氧化硅)

7、7’—浮栅电极(重掺杂多晶硅)

8—沟道区(在图1中为平面单晶硅层，其它图中均为垂直单晶硅墙)

8’—单晶硅膜

9—绝缘介质层(二氧化硅)

10—CMP停止层(氮化硅)

具体实施方式：

实施例1：半导体快闪存储器

如图2所示，为快闪存储器结构的示意图。其中(a)为立体图，(b)为对应的A-A剖面图。该半导体快闪存储器，为一MOS晶体管，包括硅衬底、源/漏区、沟道区、隧穿介质层、阻挡介质层、控制栅和浮栅，硅衬底1上有绝缘介质层9；沟道区8为绝缘介质层9上一垂直于硅衬底1的硅墙；沟道区8左右两侧依次纵向排列隧穿介质层6、浮栅7、阻挡介质层3、控制栅4；分布在沟道区8左右两侧的控制栅4、浮栅7相互自对准。

图3为2位数据快闪存储器结构示意图。与图2所示结构的主要区别是控制栅电极无顶端部分，即控制栅分离成左右两个互相独立的部分4和4’。这样，通过对此两个分离的控制栅4和4’分别采取不同的电压偏置，可在相对应的浮栅7和7’上写入不同的信息，从而实现2位数据存储。

实施例2：快闪存储器的制备方法

图2所示快闪存储器结构的具体工艺实现方法如下，图4示出了其主要步骤。

1.起始材料为SOI晶片，它由硅衬底1、绝缘介质层9和单晶硅膜8’构成，如图4(a)所示；

2.对单晶硅膜8’进行光刻和刻蚀形成沟道区8(垂直硅墙)；接着热氧化生长隧穿介质层3(氧化硅)，如图4(b)所示；

3.淀积一原位掺杂的(in-situ doped)多晶硅层并用各向异性刻蚀设备对该多晶硅层进行回刻(etch-back)形成浮栅电极7，如图4(c)所示；

4.再次热氧化生长二氧化硅形成阻挡介质层3，接着再淀积一原位掺杂的(in-situ doped)多晶硅层并对该多晶硅层进行光刻和刻蚀形成控制栅电极4，如图4(d)所示；

5.控制栅电极4形成后，紧接着刻蚀掉栅电极区域以外的用来形成阻挡介质层3的二氧化硅和用来形成浮栅电极7的多晶硅；

6.以控制栅电极4作掩蔽层，对栅电极区域以外的硅墙进行离子注入掺杂以形成源区2/漏区5，如图2(a)所示。

至此，前道工序结束，而后道工序与常规CMOS工艺相同，诸如淀积钝化层、开接触孔以及金属化等。

在上述6步之后还需增加以下2步，即可形成图3所示的2位数据存储器结构：

1.淀积一厚度与硅墙8高度相等的氮化硅层10，并对该氮化硅层进行光刻和刻蚀以去除覆盖于器件区域的氮化硅部分，如图4(e)所示；

2.以该氮化硅作为自停止层，用化学机械抛光(CMP)去除控制栅多晶硅的顶端部分。这样便形成了如图3所示的左右两个互相分离的控制栅4和4’。然后用热磷酸腐蚀掉氮化硅自停止层，进入后道工序。

Claims (4)

1.一种半导体快闪存储器，为一MOS晶体管，包括硅衬底及其上的绝缘介质层、源/漏区、沟道区、隧穿介质层、阻挡介质层、控制栅和浮栅，其特征在于：所述沟道区为所述绝缘介质层上一垂直于所述硅衬底的硅墙；所述沟道区左右两侧依次纵向排列隧穿介质层、浮栅、阻挡介质层、控制栅；分布在所述沟道区左右两侧的控制栅、浮栅相互自对准。

2.如权利要求1所述的半导体快闪存储器，其特征在于：所述沟道区左右两侧的控制栅相互分离。

3.权利要求1所述的半导体快闪存储器的制备方法，依次包括以下步骤：

(1)起始材料为SOI晶片，它由硅衬底、绝缘介质层和单晶硅膜构成；

(2)对单晶硅膜进行光刻和刻蚀形成垂直硅墙构成的沟道区；接着热氧化生长隧穿介质层；

(3)淀积一原位掺杂的多晶硅层并用各向异性刻蚀设备对该多晶硅层进行回刻形成浮栅电极；

(4)再次热氧化生长二氧化硅形成阻挡介质层，接着再淀积一原位掺杂的多晶硅层并对该多晶硅层进行光刻和刻蚀形成控制栅电极；

(5)控制栅电极形成后，紧接着刻蚀掉栅电极区域以外的用来形成阻挡介质层的二氧化硅和用来形成浮栅电极的多晶硅；

(6)以控制栅电极作掩蔽层，对栅电极区域以外的硅墙进行离子注入掺杂以形成源/漏区；

(7)采用常规CMOS后道工艺，完成淀积钝化层、开接触孔以及金属化，即可制得所述的快闪半导体存储器。

4.如权利要求3所述的半导体快闪存储器的制备方法，其特征在于，所述步骤(6)和(7)之间增加以下两个步骤：

(1)淀积一厚度与硅墙高度相等的氮化硅层，并对该氮化硅层进行光刻和刻蚀以去除覆盖于器件区域的氮化硅部分；

(2)以该氮化硅作为自停止层，用化学机械抛光去除控制栅多晶硅的顶端部分，然后用热磷酸腐蚀掉氮化硅自停止层。

Images