CN1439974A - 总线系统及其路径判定方法 - Google Patents

总线系统及其路径判定方法 Download PDF

Info

Publication number
CN1439974A
CN1439974A CN03121789A CN03121789A CN1439974A CN 1439974 A CN1439974 A CN 1439974A CN 03121789 A CN03121789 A CN 03121789A CN 03121789 A CN03121789 A CN 03121789A CN 1439974 A CN1439974 A CN 1439974A
Authority
CN
China
Prior art keywords
bus
shortcut
functional block
ring bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03121789A
Other languages
English (en)
Other versions
CN1203421C (zh
Inventor
洪振硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1439974A publication Critical patent/CN1439974A/zh
Application granted granted Critical
Publication of CN1203421C publication Critical patent/CN1203421C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供了一种总线系统以及一种确定数据传输途径的方法。该总线系统包括：多个功能块；一在其中以单向传输数据的环形总线；一判定器，其响应来自该功能块之一的一总线请求根据一预定算法产生一总线许可信号；以及多个总线连接器，每个连接器连接一对应的功能块到该环形总线，从该对应功能块传输数据到该环形总线，并从该环形总线传输数据到该对应功能块。

Description

总线系统及其路径判定方法
技术领域
本发明涉及一种总线系统，尤其涉及一种适用于“芯片上系统”的总线系统及其路径判定方法。
背景技术
传统的总线系统是作为安装在一主板上的芯片之外的系统开发的。但是由于半导体制造技术的进步，“芯片上系统”的开发和使用正逐渐增多，其中将多个功能块实现在一个芯片上。
在早期阶段中芯片外总线系统被应用于芯片上系统而不进行改进。由于这样一芯片上系统具有比门电路小的导线特性，即，电感L，电阻R和电容C，因此可采用一传统总线系统的结构制成高速系统。
像甚深亚微型(VDSM)芯片和超深亚微型(UDSM)芯片这样具有非常窄的用于连接功能块的导线的芯片，随着微处理技术的发展被大规模制造，因此信号通过该功能块花费的时间被降低。但是，在过去被忽视的导线延迟变得比单元延迟更重要，并且在设计的早期阶段该导线延迟施加在操作系统上的影响难以估计。因此，当不深入考虑导线延迟而设计的一传统总线系统被原样应用于一芯片上系统时，整个系统的操作性可能会降低。在一芯片上系统的情况下，整个芯片的操作性严重地依赖于负责数据传输的总线系统的效率，因而用于芯片上系统的总线系统被积极地研究。
发明内容
本发明提供了一种用于芯片上系统的一种新结构的总线系统。
本发明还提供了一种具有改进导线延迟性能的总线系统。
本发明还提供了一种确定数据传输路径以将该总线系统装入一芯片的方法，也就是一种产生一总线选择列表的方法。
根据本发明的一个方面，提供了一种总线系统，包括多个功能块；一在其中以单向传输数据的环形总线；一判定器，其响应该功能块之一的一总线请求根据一预定算法产生一总线许可信号；以及多个总线连接器，每个连接器连接一对应的功能块到该环形总线，从该对应功能块传输数据到该环形总线，并从该环形总线传输数据到该对应功能块。
优选地，每个该总线连接器包括一多路复用器，该多路复用器接收来自该环形总线的数据和来自该对应功能块的数据，并响应从该判定器得到的一控制信号向该环形总线输出该得到的数据中的一个，而该判定器接收来自该功能块之一的一总线请求，并通过一与该环形总线分开的路径向该对应功能块输出该总线许可。
根据本发明的另一方面，提供了一总线系统，包括一环形总线；连接于该环形总线且通过该环形总线发送和接收数据的多个功能块；以及至少一捷径总线，该捷径总线与该环形总线隔开并从一个功能块向另一功能块发送数据。
优选地，该环形总线和捷径总线以单向传输数据。
优选地，该功能块包括：包括连接于该环形总线的一输入路径和一输出路径的一第一功能块；包括连接于该环形总线的一输入路径和分别连接于该环形总线和该捷径总线的多个输出路径，且向该捷径总线或该环形总线输出来自该环形总线的数据的一第二功能块；以及包括分别连接于该环形总线和该捷径总线的输入路径和连接于该环形总线的输出路径，且向该环形总线输出来自该环形总线或该捷径总线的数据的第三功能块。
根据本发明的再一方面，提供了一总线系统，包括，多个功能块；包含多个节点的环形总线；至少一个捷径总线，该捷径总线将该环形总线的一个节点的直接连接该环形总线的另一个节点；一第一总线连接器，该连接器将一功能块连接到该环形总线的一节点；且一第二总线连接器，该连接器将一功能块连接到一连接于该捷径总线的节点。
优选地，该总线系统还包括一判定器，其响应该功能块之一的一总线请求根据一预定算法产生一总线许可信号。该第一和第二每个连接器的每个响应来自该判定器的总线许可信号将数据从该对应功能块传输到该环形总线或该捷径总线。
优选地，该第二总线连接器包括，含有连接于该环形总线的一输入路径和分别连接于该环形总线和该捷径总线的输出路径的一输出端连接器(fan-out connector)；以及包含分别连接于该环形总线和该捷径总线的输入路径和连接于该环形总线的输出路径的一合并连接器。
该输出端连接器响应来自该判定器一控制信号将接收到的数据传输到该环形总线和该捷径总线之一。该合并连接器响应来自该判定器一控制信号，接收来自该环形总线和该捷径总线之一的数据并输出该数据到该环形总线。
该判定器接收来自该每个功能块的一总线请求，并通过一与该环形总线和该捷径总线分开的路径向该对应功能块发送该总线许可信号。
还提供了一种芯片上系统，该芯片上系统上布置上述提供的该总线系统之一。
根据本发明的再一方面，提供了一种选定一路径的方法，数据在一个总线系统中通过该路径从一个功能块传输到另一功能块，该总线系统包括：多个功能块；包含多个节点的一个环形总线；至少一个捷径总线，该捷径总线将该环形总线的一个节点的直接连接该环形总线的另一个节点；一第一总线连接器，该连接器将一功能块连接到该环形总线的一节点；且一第二总线连接器，该连接器将一功能块连接到一连接于该捷径总线的节点。该方法包括，(a)合成该总线系统；(b)布置该总线系统；(c)模拟当数据从一个功能块传输到另一个功能块时采用该捷径总线的情况，和不采用该捷径总线的情况，并以该模拟的结果选择一种情况；以及(d)加载一总线选择列表到该判定器中，该表在步骤(c)中得到，被引用来选定一总线。
附图说明
通过结合附图对优选实施例的的下述详细描述，本发明的上述方面和其优点更为明显，其中：
图1表示根据本发明的第一个实施例的一总线系统的方框图；
图2～图4是表示图1所示总线系统的例子的图表；
图5～图7表示根据本发明的第二至第四个实施例的总线系统的方框图；
图8是图5所示总线系统的例子的图表；
图9是图8所示总线系统的例子的图表；
图10A和10B是图9中的输出端连接器的详细电路图；
图11A和11B是图9中的合并连接器的详细电路图；
图12是用于解释图9中的判定器的方框图；
图13A和13B是表示操作捷径总线的例子的图；以及
图14是产生用于一判定器的一总线选择列表的方法的图。
具体实施方式
在下文中，本发明的优选实施例将通过参考附图详细描述。
图1是根据本发明的第一个实施例的一总线系统的一方框图。参见图1，该总线系统包括作为公用总线的一环形结构的环形总线，数据在该环形结构中以单方向传输。在该环形总线中提供了多个节点，而功能块2在各自的节点通过对应的总线连接器1物理地连接该环形总线。该总线连接器1响应来自一判定器3输出的一控制信号而接收来自该环形总线的数据或旁路数据，接收该对应功能模块2的数据，并输出该数据。该判定器3通过与该环形总线分离的路径物理地连接每一功能块2，并响应于一功能块2的总线请求根据一预定的算法产生一总线许可信号。该判定器3判优总线请求，以便多个功能块2可共享该环形总线。该判定器3采用了一传统的算法，例如一优先权判优方法，一先进先被服务(FIFS)的方法，一菊花链(daisy-chain)方法，一循环复用方法或未来要研究出的算法。
图2至图4表示图1所示总线系统的一个示例的图表。同样的附图标记表示具有同样功能的块，因而其描述将被省略。
参见图2和图3，每个功能块2通过一物理上与一环形总线隔开的分路连接于一判定器3。当有数据待传输时，一功能块2将一总线请求信号REQUEST发送到该判定器3。然后，该判定器3根据一预定的算法发送一总线许可信号GRANT给该对应的功能块2。
参见图2和图4，一总线连接器1包括连接该环形总线的一输入路径和一输出路径。此外，该总线连接器1连接一对应的功能块2并向该功能块2传输数据或从该功能块2接收数据。不仅如此，每个总线连接器1包括一多路复用器11，该多路复用器11既可输出该环形总线的数据也可输出该功能块2的数据。该多路复用器11响应于从该判定器3得到的一总线许可信号GRANT而将从该功能块2得到的数据输出至该输出路径。当在总线许可信号GRANT没有向该多路复用器11输入的状态该数据从连接该环形总线的输入路径向该多路复用器11输入时，该多路复用器11向该输出路径输出该数据。
图5～图7表示根据本发明的第二至第四个实施例的总线系统的图。在附图1和图5至图7中，同样的附图标记表示与图1所示的具有同样功能的块，因而其描述将被省略。
参见图5，一总线系统包括作为公共总线的一环形结构的环形总线，数据在该环形结构中以单方向传输。多个功能块2物理地连接于该环形总线。一捷径总线被制成为与该环形总线物理地隔开。该捷径总线从连接一特定功能块2的节点开始并结束于连接另一功能块2的节点。该捷径总线用于提供补偿由于多个功能块2串联造成单元延迟而产生的性能降级。一系统的设计人员确定在哪些节点之间连接捷径总线。为了确定在何处设置该捷径总线，所有的该功能块2都被设置在一芯片上，且数据传输需要的时间被模拟。根据模拟的结果确定该捷径总线位置。
该功能块2通过该捷径总线和/或该环形总线传输数据。可使用各种方法来使该功能块2共享该总线，例如如图1所示的通过一判定器判优的方法、采用指示按照规则顺序使用总线的权利的权标的方法或一种以太网方法。
参见图6，一总线系统包括作为公用总线的一环形结构的环形总线，数据在该环形结构中以单方向传输。多个功能块2物理地连接于该环形总线。多个捷径总线被制成为与该环形总线物理地隔开。第一和第二捷径总线分别从连接不同功能块2的节点开始并分别结束于连接不同功能块2的节点。该功能块2通过该第一和第二捷径总线和该环形总线中的至少一条传输数据。如上所述，可使用各种方法来使该功能块2共享该总线。
参见图7，一总线系统包括作为公用总线的一环形结构的环形总线，数据在该环形结构中以单方向传输。多个功能块2物理地连接于该环形总线。第一和第二捷径总线分别从连接不同功能块2的节点开始并分别结束于连接不同功能块2的节点。在图7中，尽管看上去该第一和第二捷径总线是连接的，但是它们之间是电绝缘的，由于它们被制成于具有多层结构的芯片上系统的不同层上。该功能块2通过该第一和第二捷径总线和该环形总线中的至少一条传输数据，如上所述，可使用各种方法来使该功能块2共享该总线。
图8是图5所示总线系统的例子的图表。在图5和图8中，同样的附图标记表示具有同样功能的块，因而其描述将被省略。
参见图8，该总线系统包括一环形结构的环形总线以及一捷径总线，数据在该环形结构中以单方向传输。该总线系统还包括多个功能块2，并且该功能块2中的每一个通过三种类型的总线连接器1，5和6之一物理地连接于该环形总线和/或该捷径总线。每个总线连接器1具有一输入路径和一输出路径，其连接于该环形总线，并将一对应功能块2仅仅连接于该环形总线。该总线连接器5是一种输出端连接器，它具有一连接于该环形总线的输入路径和两个输出路径，一个连接于该捷径总线，另一个连接该环路总线。该总线连接器6是一合并连接器，它具有两个输入路径，一个连接该环形总线而另一个连接于该捷径总线，且它具有一输出路径连接于该环形总线。
一判定器3通过与该环形总线隔开的路径物理地连接每一功能块2，并响应于一功能块2的总线请求根据一预定的算法输出一总线许可信号GRANT。该判定器3能使多个功能块2共享该环形总线。该判定器3采用了一传统的算法，例如一优先权判优方法，一先进先被服务(FIFS)的方法，一菊花链(daisy-chain)方法，一循环复用方法或未来要研究出的算法。此外，该判定器3向连接于该捷径总线的连接器5和6发送一控制信号来报告该捷径总线是否用于传输预定数据。
图9是图8所示总线系统的例子的图表。在图8和图9中，同样的附图标记表示具有同样功能的块，因而其描述将被省略。
参见图9，每个功能块2通过一物理上与一环形总线隔开的分路连接于一判定器3。当有数据待传输时，一功能块2将一总线请求信号REQUEST发送到该判定器3。然后，该判定器3根据一预定的算法向该对应的功能块2和总线连接器1、5和6输出一总线许可信号GRANT。此外，该判定器3输出一选定信号SELECT，用于为总线连接器选定该捷径总线和该环形总线中的一个，总线连接器连接捷径总线和环形总线，例如输出端连接器5和合并连接器6。
每一该总线连接器1连接一对应功能块2到该环形总线，并包括一多路复用器11，该多路复用器11输出从该环形总线得到的数据和从该功能块2得到的数据之一。该输出端连接器5将一对应功能块2连接到该环线总线和该捷径总线，并包括一多路复用器51，该多路复用器51响应于一选定信号SELECT和/或从该判定器3得到的总线许可信号GRANT而向该捷径总线或该环形总线之一输出从该环形总线和从该对应功能块2得到的数据之一。该合并连接器6将一对应功能块2连接该环形总线和该捷径总线，并包括一多路复用器61，该多路复用器61响应于一选定信号SELECT和/或从该判定器3得到的总线许可信号GRANT而向该环形总线输出从该捷径总线和从该对应功能块2得到数据之一。
图10A和10B是图9中的输出端连接器5的详细电路图。参见图10A和10B，该输出端连接器5包括多路复用器51，它具有一连接该环形总线的输入路径和第一、第二两个输出路径，一个连接该捷径总线，另一个连接该环形总线。用于选定两个输出路径中的一条的一选定信号SELECT从该判定器3传输来。该第一和第二输出路径一个连接该环形总线，而另一个连接该捷径总线。
图11A和11B是图9中的合并连接器6的详细电路图。参见图11A和11B，该合并连接器6包括多路复用器61，它具有分别连接该环形总线和该捷径总线的一第一和一第二输入路径和连接该环形总线的一输出路径。该多路复用器61响应于从该判定器3得到的一选定信号SELECT而输出通过该第一输入路径得到的数据和通过该第二输入路径得到的数据之一，并响应于一总线许可信号GRANT而输出该选定数据和该从对应功能块2接收到的数据之一。该第一和第二输入路径中的一条连接于该环形总线，另一条连接于该捷径总线。
图12是用于解释图9中该判定器3的操作的方框图。参见附图12，该判定器3通过一与该环形总线和该捷径总线隔开的旁路连接每个功能块2。在每个功能块2向该判定器3发送一总线请求信号REQUEST之后，该判定器3根据一预定的算法向对应的功能块2发送一总线许可信号GRANT。
图13A和13B是表示操作捷径总线的例子的图。参见图13A，12个功能块F0，F1，...，F11，连接在一环形总线上，且一捷径总线从该功能块F1连接到该功能块F7。数据通过该环形总线和该捷径总线逆时针传输。
参见图13B，当假定数据从功能块F0传输到F1，F2，...，F11的时候，采用或不采用该捷径总线分别由“○”或“×”表示。对于功能块F7、F8、F9、F10和F11，可有效通过该捷径总线传输数据，但功能块F1、F2、F3、F4、F5，和F6就不同了，参见图13A。因此，需要选择使用或不使用该捷径总线。
在本发明中，该判定器3负责选择一路径。换句话说，该判定器3发送一选定信号SELECT，其表示是否采用该捷径总线，就是说，表示是否向该捷径总线输出数据以及是否从该捷径总线接收数据传输至该输出端连接器5和该合并连接器6。为了执行此，向该判定器3被提供了一总线选择列表，其中当数据从多个功能块2中的一个传输至另一个功能块2时选择的路径的信息被记录在该表中，该判定器3并输出一引用该总线选择列表的选定信号SELECT。实际上，当根据本发明的一总线系统被作为一芯片上系统实施时，该环形总线不可能完全是圆形的。因而，即使推断数据在当采用一捷径时比不采用捷径时传输更快，也可能在实际中并非如此。因此，该总线选定列表必须以实际实现在一芯片上的该环形总线的拓扑结构为基础来作出。
图14是为该判定器3产生一总线选定表的一方法的图。如图14(a)所示，该总线系统的结构在逻辑上完成，并通过合成法而变成一如图14(b)所示的结构。合成由一电路设计人员直接或通过使用不同的软件工具而进行。一单元延迟和一电线延迟之间的平衡通过合成进行，并增加一补偿电路(例如缓冲器)来补偿延迟。完成合成后，该总线系统被布置在一芯片上，如图14(c)。图14(c)表示实际布置在一芯片上的该总线系统。如图14(c)所示，当该环形总线被布置在该芯片上时，该环形总线可能不具有圆形的形状。因此，根据通过测量该布置在该芯片上的该总线系统得到的时间信息来制定出总线选择列表。通过穿过一捷径总线的一途径从一功能块向另一功能块传输数据所需的时间，以及通过不穿过一捷径总线的一途径从前功能块向后功能块传输数据所需的时间被通过实验室测量或使用模拟的方法测量的，且用于在两个途径之间选择出具有较小的传输延迟的一途径的信息被记录在该总线选择列表中。换句话说，当从一功能块向另一功能块传输数据时是否选择捷径总线的信息被记录在该总线选择列表中。该完成的总线选择列表被加载到该判定器3。如上所述，总线选择列表可以不影响在总线系统中使用的其他逻辑而被产生，并且可以被加载到该判定器3。因此，该判定器3参考该总线选择列表向该输出端连接器发送一选定信号SELECT，以便指示选择该捷径总线和该环线总线中的一个。
为了检查根据本发明的具有环形总线的一总线系统的性能与一已有的系统相比是否得到了改善，采用一结构(三态法)的一总线系统的传输延迟将在理论上进行计算，在所述结构中，多个功能块中的每个被连接到传统的线性类型的公用总线，并在理论上进行计算根据本发明的一总线系统的传输延迟。根据本发明的一总线系统的传输延迟由公式(1)表示，而传统总线系统的传输延迟由公式(2)表示。
延迟(建议的)＝Kp*{(R0*C0+DC0)+…+(Rn-1*Cn-1+DCn-1)}    …(1)
此处，Kp表示一常数，Ri(0 i n-1)表示功能块i(0 i n-1)的电阻,Ci(0 i n-1)表示电容，而DCi(0 i n-1)表示由于诸如在一连接器内的多路复用器的单元导致的延迟。为了简化，假定从R0到Rn-1，从C0到Cn-1，以及从DC0到DCn-1都是相同的。
延迟(已有的)＝Kc0*1*2*R0*C0+…+Kc(n-1)*n*(n-1)*Rn-1*Cn-1    …(2)
此处，Kci表示一常数，Ri(0 i n-1)表示功能块i(0 i n-1)的电阻，Ci(0 i n-1)表示电容，而n表示功能块的数量。
公式(1)和(2)被简化为公式(3)和(4)。在根据本发明的方法中，电阻R和电容C可能与传统方法中电阻和电容不同，但是为了简化分析，假定它们是相同的。
延迟(建议的)＝Kp*n*(R*C+DC)                                 …(3)
延迟(传统的)＝Kc*n*(n+1)*R*C                                …(4)
从公式(4)中减去公式(3)由公式(5)表示
延迟(传统的)-延迟(建议的)
＝(Kc-Kp)*n*R*C+{Kc*(n+1)*R*C-Kp*DC}*n                      …(5)
＝{Kc*(n+1)*R*C-Kp*DC}*n
此处，改进比由公式(6)定义
改进比＝Kc*(n+1)*R*C/Kp*DC
        Ki*(n+1)*(R*C/DC)                                   …(6)
因此，当该改进比大于1时，可得到结论，根据本发明的该总线系统比传统的总线系统具有更好的性能。由于微处理技术的发展，线体的宽度降低，导线延迟变得与单元(cell)延迟一样重要。因此，由于该改进比增加，根据本发明的总线系统的效率也增加了。
但是，由于当功能块的数量增加时单元延迟增加，一捷径总线被采用，以便当超过收支平衡点时或当实现高速系统时增加效率。
在上述实施例中，采用了一或两个捷径总线，但是根据包括在一个总线系统中的功能块的数量，该捷径总线的数量还可增加。当该捷径总线的数量变得非常大时，根据本发明的总线系统具有与点对点总线系统一样的结构，所以很难产生本发明的效果。
根据所有上述实施例中的任何一总线系统都可实现为芯片上系统。
在传统的三态总线结构中，该总线的总长度短但是传输速度低，同时传输不可能，当功能块的数量增加时传输冲突的可能性迅速增加，并且测试该完整系统的效率非常复杂。同时，在已有的点对点的总线结构中，传输速度快且同时传输是可能的，但是总导线长度很长并且当功能块的数量增加时其快速增加，这会使调试困难。
相反，本发明结合了传统的三态总线和点对点总线的优点，因而提供了一种具有一环形总线结构的总线系统，其容易布置且具有改进的效率。尤其是，本发明采用了一捷径总线来改进导线延迟，因而提供了一更适用于一芯片上系统的总线系统。

Claims (20)

1.一总线系统，包括：
多个功能块；
一环形总线，单向传输数据；
一判定器，其响应来自所述功能块之一的一总线请求根据一预定算法而产生一总线许可信号；以及
多个总线连接器，每个连接器连接一对应的功能块到所述环形总线，从所述对应功能块传输数据到所述环形总线，并从所述环形总线传输数据到所述对应功能块。
2.如权利要求1所述的总线系统，其特征在于，每个所述总线连接器包括一多路复用器，所述多路复用器接收来自所述环形总线的数据和来自所述对应功能块的数据，并响应从所述判定器得到的一控制信号向所述环形总线输出所述得到的数据中的一个。
3.如权利要求1所述的总线系统，其特征在于，所述判定器接收来自所述功能块之一的一总线请求，并通过一与所述环形总线分开的路径向所述对应功能块输出所述总线许可信号。
4.一总线系统，包括：
一环形总线；
连接于所述环形总线且通过所述环形总线传输和接收数据的多个功能块；以及
至少一捷径总线，所述捷径总线与所述环形总线隔开，并从一个功能块向另一功能块传输数据。
5.如权利要求4所述的总线系统，其特征在于，所述环形总线和捷径总线单向传输数据。
6.如权利要求5所述的总线系统，其特征在于，所述功能块包括：
第一功能块，包括连接于所述环形总线的一输入路径和一输出路径；
第二功能块，包括连接于所述环形总线的一输入路径和分别连接于所述环形总线和所述捷径总线的多个输出路径，且向所述捷径总线或所述环形总线输出来自所述环形总线的数据；以及
第三功能块，包括分别连接于所述环形总线和所述捷径总线的多个输入路径和连接于所述环形总线的一个输出路径，且向所述环形总线输出来自所述环形总线或所述捷径总线的数据。
7.一总线系统，包括
多个功能块；
环形总线，包括多个节点；
至少一个捷径总线，所述捷径总线将所述环形总线的一个节点直接连接到所述环形总线的另一个节点；
一第一总线连接器，所述连接器将一功能块连接到所述环形总线的一节点；且
一第二总线连接器，所述连接器将一功能块连接到一连接于所述捷径总线的节点。
8.如权利要求7所述的总线系统，其特征在于，所述环形总线和捷径总线单向传输数据。
9.如权利要求8所述的总线系统，进一步包括一判定器，其响应来自所述功能块之一的一总线请求根据一预定算法而产生一总线许可信号；
所述第一和第二每个连接器的每个响应来自所述判定器的总线许可信号将数据从所述对应功能块传输到所述环形总线或所述捷径总线。
10.如权利要求9所述的总线系统，其特征在于，所述第二总线连接器包括：
一输出端连接器，包括连接于所述环形总线的一输入路径和分别连接于所述环形总线和所述捷径总线的多个输出路径；以及
一合并连接器，包括分别连接于所述环形总线和所述捷径总线的多个输入路径和连接于所述环形总线的一输出路径。
11.如权利要求10所述的总线系统，其特征在于，所述输出端连接器响应来自所述判定器一控制信号将接收到的数据传输到所述环形总线和所述捷径总线之一。
12.如权利要求11所述的总线系统，其特征在于，所述合并连接器响应来自所述判定器一控制信号，接收来自所述环形总线和所述捷径总线之一的数据并输出所述数据到所述环形总线。
13.如权利要求9所述的总线系统，其特征在于：所述判定器接收来自所述每个功能块的一总线请求，并通过一与所述环形总线和所述捷径总线分开的路径向所述对应功能块发送所述总线许可信号。
14.布置了一总线系统的一芯片上系统，所述总线系统包括：
多个功能块；
包括多个节点的环形总线；
至少一个捷径总线，所述捷径总线将所述环形总线的一个节点直接连接所述环形总线的另一个节点；
一第一总线连接器，所述连接器将一功能块连接到所述环形总线的一节点；且
一第二总线连接器，所述连接器将一功能块连接到连接于所述捷径总线的一节点。
15.如权利要求14所述的芯片上系统，其特征在于，所述环形总线和捷径总线以单向传输数据。
16.如权利要求14所述的芯片上系统，其特征在于，所述总线系统进一步包括一判定器，其响应来自所述功能块之一的一总线请求根据一预定算法而产生一总线许可信号；以及
所述第一和第二每个连接器的每个响应来自所述判定器的总线许可信号将数据从所述对应功能块传输到所述环形总线或所述捷径总线。
17.如权利要求16所述的芯片上系统，其特征在于，所述第二总线连接器包括：
包括连接于所述环形总线的一输入路径和分别连接于所述环形总线和所述捷径总线的多个输出路径的一输出端连接器；以及
包括分别连接于所述环形总线和所述捷径总线的多个输入路径和连接于所述环形总线的一个输出路径的一合并连接器。
18.如权利要求17所述的芯片上系统，其特征在于，所述输出端连接器响应来自所述判定器一控制信号将接收到的数据传输到所述环形总线和所述捷径总线之一。
19.如权利要求17所述的芯片上系统，其特征在于，所述合并连接器响应来自所述判定器一控制信号，接收来自所述环形总线和所述捷径总线之一的数据并输出所述数据到所述环形总线。
20.一种选定一路径的方法，数据在一个总线系统中通过所述路径从一个功能块传输到另一功能块，所述总线系统包括：多个功能块；包括多个节点的环形总线；至少一个捷径总线，所述捷径总线将所述环形总线的一个节点的直接连接所述环形总线的另一个节点；一第一总线连接器，所述连接器将一功能块连接到所述环形总线的一节点；且一第二总线连接器，所述连接器将一功能块连接到一连接于所述捷径总线的节点，所述方法包括以下步骤：
(a)合成所述总线系统；
(b)布置所述总线系统；
(c)模拟当数据从每个功能块传输到另一个功能块时采用所述捷径总线的情况，和不采用所述捷径总线的情况，并基于所述模拟的结果选择一种情况；以及
(d)加载一总线选择列表到所述判定器中，所述表在步骤(c)中得到，要被应用来用于选定一总线。
CNB031217893A 2002-01-15 2003-01-15 总线系统及其路径判定方法 Expired - Fee Related CN1203421C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2264/2002 2002-01-15
KR10-2002-0002264A KR100477641B1 (ko) 2002-01-15 2002-01-15 버스 시스템 및 그 데이터 전송경로 결정방법

Publications (2)

Publication Number Publication Date
CN1439974A true CN1439974A (zh) 2003-09-03
CN1203421C CN1203421C (zh) 2005-05-25

Family

ID=19718478

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031217893A Expired - Fee Related CN1203421C (zh) 2002-01-15 2003-01-15 总线系统及其路径判定方法

Country Status (5)

Country Link
US (1) US7051132B2 (zh)
EP (1) EP1327939A3 (zh)
JP (1) JP2003218891A (zh)
KR (1) KR100477641B1 (zh)
CN (1) CN1203421C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447769C (zh) * 2005-06-06 2008-12-31 上海奇码数字信息有限公司 总线系统
CN101179337B (zh) * 2007-12-19 2010-09-08 深圳市三旺通信技术有限公司 一种单环结构串口调制解调器信号转发的方法
CN104331133A (zh) * 2014-11-07 2015-02-04 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN106951391A (zh) * 2017-02-15 2017-07-14 合肥芯荣微电子有限公司 一种芯片内点对点互连总线访问屏蔽系统和方法
CN107633145A (zh) * 2017-09-26 2018-01-26 郑州云海信息技术有限公司 一种数据采集环状电路设计实现方法和结构
CN118468795A (zh) * 2024-07-09 2024-08-09 井芯微电子技术(天津)有限公司 一种环形片内总线系统及集成芯片

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856346B2 (en) * 2002-05-10 2010-12-21 Arm Limited Emulating multiple bus used within a data processing system
US7526350B2 (en) * 2003-08-06 2009-04-28 Creative Technology Ltd Method and device to process digital media streams
KR100624641B1 (ko) 2004-10-07 2006-09-15 삼성전자주식회사 기능 블록 코어-스위치 포인트 다중 매핑 온 칩 버스 구조및 이를 이용한 반도체 장치
KR100674933B1 (ko) * 2005-01-06 2007-01-26 삼성전자주식회사 온 칩 버스(Ｏｎ Ｃｈｉｐ Ｂｕｓ)에서 최적화된코어-타일-스위치(ｃｏｒｅ－ｔｉｌｅ－ｓｗｉｔｃｈ)맵핑(ｍａｐｐｉｎｇ) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체
US20060206657A1 (en) 2005-03-10 2006-09-14 Clark Scott D Single port/multiple ring implementation of a hybrid crossbar partially non-blocking data switch
JP5382003B2 (ja) * 2009-02-02 2014-01-08 富士通株式会社 調停装置
JP2010263321A (ja) * 2009-04-30 2010-11-18 Fujitsu Semiconductor Ltd データの通信方法及び通信装置
EP2466486A1 (en) * 2010-12-16 2012-06-20 STMicroelectronics (Grenoble 2) SAS An arrangement
KR101041772B1 (ko) * 2011-01-21 2011-06-16 한현희 가로등 점검구 커버 결합구조체
KR101373778B1 (ko) 2012-02-13 2014-03-14 한양대학교 산학협력단 시스템 온 칩의 내부 통신을 위한 네트워크 온 칩 및 데이터 전송 방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체
US9826039B2 (en) 2014-02-04 2017-11-21 Honeywell International Inc. Configurable communication systems and methods for communication
US9698589B1 (en) 2014-06-09 2017-07-04 Google Inc. DC power distribution architectures
JP7059536B2 (ja) * 2017-08-04 2022-04-26 株式会社明電舎 信号伝送回路
CN109684252B (zh) * 2017-10-18 2022-08-09 深圳市中兴微电子技术有限公司 一种终端芯片

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51141559A (en) 1975-05-31 1976-12-06 Toshiba Corp Bus control system
JPS57194647A (en) 1981-05-27 1982-11-30 Canon Inc Optical communication system
US4821174A (en) * 1984-03-20 1989-04-11 Westinghouse Electric Corp. Signal processing system including a bus control module
DE3584489D1 (de) * 1984-08-16 1991-11-28 Sharp Kk Informationsprozessor.
JPS6420753A (en) * 1987-07-16 1989-01-24 Agency Ind Science Techn Ring bus communication system
US5008881A (en) 1990-05-18 1991-04-16 At&T Bell Laboratories Chordal ring network
JPH04156741A (ja) 1990-10-19 1992-05-29 Nec Corp ループ・バス転送方式
DE4041235C1 (en) * 1990-12-19 1992-02-20 Aeg Westinghouse Transport-Systeme Gmbh, 1000 Berlin, De Double ring bus system - has two buses which normally operate in parallel or are cross-coupled for testing to identify failure
US5181202A (en) * 1991-02-06 1993-01-19 Fmc Corporation Ring bus station having dual oscillators
GB2256514B (en) * 1991-05-21 1994-11-16 Digital Equipment Corp Commitment ordering for guaranteeing serializability across distributed transactions
US5701480A (en) * 1991-10-17 1997-12-23 Digital Equipment Corporation Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing
US5504899A (en) * 1991-10-17 1996-04-02 Digital Equipment Corporation Guaranteeing global serializability by applying commitment ordering selectively to global transactions
JPH05250302A (ja) 1992-03-05 1993-09-28 Nec Eng Ltd マルチマイクロプロセッサシステム及びシリアルデータ転送回路
US7322011B2 (en) * 1994-01-06 2008-01-22 Microsoft Corporation System and method of adjusting display characteristics of a displayable data file using an ergonomic computer input device
JPH07312616A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 受信選択方式の通信システムの二重受信防止方法
US5555540A (en) * 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US5886992A (en) * 1995-04-14 1999-03-23 Valtion Teknillinen Tutkimuskeskus Frame synchronized ring system and method
DE69627148T2 (de) * 1995-05-24 2003-11-13 Thomson Consumer Electronics, Inc. Ringbusdatenübertragungssystem
US6038587A (en) * 1996-09-03 2000-03-14 Insession, Inc. System, method and article of manufacture for universal transaction processing over multiple transaction processing systems
US5933610A (en) * 1996-09-17 1999-08-03 Vlsi Technology, Inc. Predictive arbitration system for PCI bus agents
US6442618B1 (en) * 1996-09-23 2002-08-27 Insession, Inc. System, method and article of manufacture for universal transaction processing
US5884046A (en) * 1996-10-23 1999-03-16 Pluris, Inc. Apparatus and method for sharing data and routing messages between a plurality of workstations in a local area network
KR19990024309A (ko) * 1997-08-22 1999-04-06 전주식 분산된 공유 메모리 구조의 다중 프로세서 장치
GB9718722D0 (en) * 1997-09-04 1997-11-12 Comm & Control Electronics Ltd Local communication system
JP3119618B2 (ja) * 1998-01-12 2000-12-25 日本電気アイシーマイコンシステム株式会社 データ処理装置
GB2338155B (en) * 1998-06-05 2003-02-12 3Com Technologies Ltd Hub system with ring arbitration
US6377582B1 (en) * 1998-08-06 2002-04-23 Intel Corporation Decentralized ring arbitration for multiprocessor computer systems
JP3589058B2 (ja) * 1998-12-25 2004-11-17 富士ゼロックス株式会社 信号通信装置および多重バス制御装置
IT1308343B1 (it) * 1999-02-03 2001-12-11 St Microelectronics Srl Procedimento per arbitrare priorita' di interruzione tra periferichein un sistema basato su microprocessore
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
US6820158B1 (en) * 1999-08-30 2004-11-16 Intel Corporation Method and apparatus for a configuration ring
US6421688B1 (en) * 1999-10-20 2002-07-16 Parallel Computers Technology, Inc. Method and apparatus for database fault tolerance with instant transaction replication using off-the-shelf database servers and low bandwidth networks
US6640322B1 (en) * 2000-03-22 2003-10-28 Sun Microsystems, Inc. Integrated circuit having distributed control and status registers and associated signal routing means
KR100385116B1 (ko) * 2000-09-02 2003-05-22 국방과학연구소 다중 장애 허용망 구조를 이용한 패킷 처리 방법
CN1320420C (zh) * 2001-11-07 2007-06-06 维特赛半导体公司 用于多个元件之间通信的系统和方法以及用于配置和测试该系统的方法
US20040153349A1 (en) * 2003-01-31 2004-08-05 K. Venugopal Rao Delayed creation of global transactions
US7165061B2 (en) * 2003-01-31 2007-01-16 Sun Microsystems, Inc. Transaction optimization of read-only data sources
US20040153383A1 (en) * 2003-01-31 2004-08-05 K Venugopal Rao Transaction management with last agent optimization
US7610305B2 (en) * 2003-04-24 2009-10-27 Sun Microsystems, Inc. Simultaneous global transaction and local transaction management in an application server
US7743083B2 (en) * 2003-04-24 2010-06-22 Oracle America, Inc. Common transaction manager interface for local and global transactions
US7739252B2 (en) * 2003-07-14 2010-06-15 Oracle America, Inc. Read/write lock transaction manager freezing
US7640545B2 (en) * 2003-07-14 2009-12-29 Sun Microsytems, Inc. Transaction manager freezing
US7134008B2 (en) * 2003-09-04 2006-11-07 Sun Microsystems, Inc. Utility for configuring and verifying data sources
US8521875B2 (en) * 2003-09-04 2013-08-27 Oracle America, Inc. Identity for data sources

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447769C (zh) * 2005-06-06 2008-12-31 上海奇码数字信息有限公司 总线系统
CN101179337B (zh) * 2007-12-19 2010-09-08 深圳市三旺通信技术有限公司 一种单环结构串口调制解调器信号转发的方法
CN104331133A (zh) * 2014-11-07 2015-02-04 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN104331133B (zh) * 2014-11-07 2018-02-06 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN106951391A (zh) * 2017-02-15 2017-07-14 合肥芯荣微电子有限公司 一种芯片内点对点互连总线访问屏蔽系统和方法
CN106951391B (zh) * 2017-02-15 2020-02-11 合肥芯荣微电子有限公司 一种芯片内点对点互连总线访问屏蔽系统和方法
CN107633145A (zh) * 2017-09-26 2018-01-26 郑州云海信息技术有限公司 一种数据采集环状电路设计实现方法和结构
CN118468795A (zh) * 2024-07-09 2024-08-09 井芯微电子技术(天津)有限公司 一种环形片内总线系统及集成芯片

Also Published As

Publication number Publication date
CN1203421C (zh) 2005-05-25
KR100477641B1 (ko) 2005-03-23
EP1327939A2 (en) 2003-07-16
JP2003218891A (ja) 2003-07-31
KR20030061609A (ko) 2003-07-22
EP1327939A3 (en) 2007-12-05
US7051132B2 (en) 2006-05-23
US20030158986A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
CN1203421C (zh) 总线系统及其路径判定方法
CN113779924B (zh) 超导集成电路的布线优化方法和装置、存储介质和终端
US7958295B1 (en) Method and apparatus for finding subset maxima and minima in SAS expanders and related devices
CN1353454A (zh) 半导体芯片设计方法
CN1291478C (zh) 集成电路布线设计装置和方法
JPH04316151A (ja) パス遅延を最小化しマシン・サイクル・タイムを最適化する方法
US5544088A (en) Method of I/O pin assignment in a hierarchial packaging system
CN1855107A (zh) 在存在工艺变化时生成具有匹配延迟的布线路由的方法
CN111709205B (zh) Fpga布线方法
WO2003098848A2 (en) Method and apparatus for optimizing distributed multiplexed bus interconnects
CN115983187A (zh) 基于多策略的考虑总线偏差的层分配方法
CN1311374C (zh) 计算机系统的输入/输出节点标识命令的装置及方法
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统
US20050246667A1 (en) Bus structure, database and method of designing interface
CN1495649A (zh) 用于在寄存器传送级对集成电路的性能进行估算的系统
CN1619549A (zh) 半导体集成电路的平面布置装置及方法
CN1139888C (zh) 用于半导体集成电路的设置及布线方法
US20060190890A1 (en) Cell instance generating method
Minz et al. Block-level 3-D global routing with an application to 3-D packaging
Zhuang et al. Performance-driven placement for design of rotation and right arithmetic shifters in monolithic 3D ICs
CN1581124A (zh) 多设备系统中的通信子系统及其通信方法
CN109582986A (zh) 一种功耗限制下三维片上网络测试端口选择优化的方法
JP3884892B2 (ja) 電子部品の配置方法および電子部品の配置プログラムを記録したコンピュータ読取可能な記録媒体
US8037438B2 (en) Techniques for parallel buffer insertion
Ge et al. Generating Brain-Network-Inspired Topologies for Large-Scale NoCs on Monolithic 3D ICs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050525

Termination date: 20100222