KR20030061609A - 버스 시스템 및 그 데이터 전송경로 결정방법 - Google Patents

버스 시스템 및 그 데이터 전송경로 결정방법 Download PDF

Info

Publication number
KR20030061609A
KR20030061609A KR1020020002264A KR20020002264A KR20030061609A KR 20030061609 A KR20030061609 A KR 20030061609A KR 1020020002264 A KR1020020002264 A KR 1020020002264A KR 20020002264 A KR20020002264 A KR 20020002264A KR 20030061609 A KR20030061609 A KR 20030061609A
Authority
KR
South Korea
Prior art keywords
bus
ring
short
cut
ring bus
Prior art date
Application number
KR1020020002264A
Other languages
English (en)
Other versions
KR100477641B1 (ko
Inventor
홍진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0002264A priority Critical patent/KR100477641B1/ko
Priority to JP2003005048A priority patent/JP2003218891A/ja
Priority to EP03250223A priority patent/EP1327939A3/en
Priority to US10/342,295 priority patent/US7051132B2/en
Priority to CNB031217893A priority patent/CN1203421C/zh
Publication of KR20030061609A publication Critical patent/KR20030061609A/ko
Application granted granted Critical
Publication of KR100477641B1 publication Critical patent/KR100477641B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

버스 시스템 및 그 데이터 전송경로 결정방법이 개시된다.
본 발명에 따른 버스 시스템은 복수개의 기능 블록들; 단 방향으로 데이터를 전송하는 링(ring) 버스; 상기 기능 블록들로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여하는 아비터(arbiter); 및 상기 아비터로부터의 버스 허락에 따라, 대응 기능 블록으로부터의 데이터를 상기 링 버스로 출력하고, 상기 링 버스로부터의 데이터가 대응 기능 블록으로 입력되도록 대응 기능 블록을 상기 링 버스에 연결시키는 버스 커넥터들을 포함한다. 이에 의해, 보다 시스템 성능이 향상된다.

Description

버스 시스템 및 그 데이터 전송경로 결정방법{Bus system and path decision method therefor}
본 발명은 버스 시스템에 관한 것으로, 보다 상세하게는시스템-온-칩(System-on-Chip)에 보다 적합한 버스 시스템 및 그 데이터 전송경로 결정방법에 관한 것이다.
종래 버스 시스템은 주로 아웃사이드-칩(Outside-Chip)을 위한 형태로 시작되어 왔다. 그러나, 반도체 공정기술이 발달하게 되자 대부분의 기능 블록들이 단일 칩 내에 구현된 시스템-온-칩의 개발 및 사용이 점차 증가하고 있다.
초기 시스템-온-칩의 경우 아웃사이드-칩을 위한 버스 시스템을 그대로 여과없이 채용하였다. 하지만, 초기의 시스템-온-칩은 와이어의 특성치, 즉 인덕턴스 L, 리지스턴스 R, 및 커패시턴스 C가 게이트의 그것들보다 상대적으로 작은 값을 가졌기 때문에 종래 버스 시스템의 구조를 그대로 사용하더라도 고속 시스템 구성에 큰 문제가 없었다.
그러나, 미세 공정 기술이 발달하여 VDSM(Very Deep Sub-Micron)/UDSM(Ultra Deep Sub-Micron) 칩과 같이 각 기능 블록들을 연결하는 와이어의 폭이 극히 좁은 칩들이 양산되자 기능 블록을 통과하기 위해 소요되는 시간은 줄어들었지만 과거에 무시하였던 와이어 지연(wire delay)이 셀 지연(cell delay)보다 상대적으로 중요한 요소로 작용하게 되었으며 설계 초기 단계에서 와이어 지연이 시스템 성능에 미치는 영향을 예측하는 것이 힘들게 되었다. 따라서, 와이어 지연을 크게 고려하지 않은 기존의 버스 시스템을 그대로 시스템-온-칩에 사용할 경우 시스템 전체의 성능이 저하될 수 있다. 즉, 시스템-온-칩의 경우 데이터의 전송을 담당하는 버스 구조의 효율에 따라 칩 전체의 성능이 크게 좌우될 수 있으므로, 이를 위한 버스 시스템에 대한 연구가 활발하게 진행되고 있다.
따라서, 본 발명의 목적은 시스템-온-칩을 위한 새로운 구조의 버스 시스템을 제공함에 있다.
본 발명의 다른 목적은 와이어 지연을 고려하여 보다 성능이 향상된 버스 시스템을 제공함에 있다.
본 발명의 또 다른 목적은 상기 버스 시스템을 칩 상에 구현하기 위한 데이터 전송 경로 결정방법, 즉 버스 선택 테이블을 생성하는 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 버스 시스템의 블록도,
도 2 내지 4는 도 1의 일 구현예,
도 5 내지 7은 본 발명의 제2 실시예에 따른 버스 시스템의 블록도,
도 8은 도 5의 일 구현예,
도 9는 도 8의 일 구현예,
도 10은 도 9의 팬-아웃 커넥터(5)의 상세 회로도,
도 11은 도 9의 머지 커넥터(6)의 상세 회로도,
도 12는 도 9의 아비터(3)를 설명하기 위한 블록도,
도 13은 숏-컷 버스의 운용을 살펴보기 위한 일 구현예,
도 14는 아비터(3)의 버스 선택 테이블을 생성하는 방법을 설명하기 위한 참고도이다.
상기 목적은, 본 발명에 따라, 복수개의 기능 블록들; 단 방향으로 데이터를 전송하는 링(ring) 버스; 상기 기능 블록들로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여하는 아비터(arbiter); 및 상기 아비터로부터의 버스 허락에 따라, 대응 기능 블록으로부터의 데이터를 상기 링 버스로 출력하고, 상기 링 버스로부터의 데이터가 대응 기능 블록으로 입력되도록 대응 기능 블록을 상기 링 버스에 연결시키는 버스 커넥터들을 포함하는 것을 특징으로 하는 버스 시스템에 의해 달성된다.
상기 버스 커넥터는 상기 링 버스로부터의 데이터 및 대응 기능 블록으로부터의 데이터를 입력받아 상기 아비터로부터의 제어 신호를 기초로 어느 하나를 상기 링 버스로 출력하는 멀티플렉서를 포함하며, 상기 아비터는 상기 링 버스와 별개로 형성된 경로를 통해 상기 기능 블록으로부터 버스 요구를 수신하고 해당 기능 블록으로 버스 허락을 수여하는 것이 바람직하다.
또한, 상기 목적은 링 버스; 상기 링 버스에 연결되어 상기 링 버스를 통해 데이터를 전송하고 전송받는 복수개의 기능 블록들; 및 상기 링 버스와 별개로 형성되어 상기 기능 블록들 중 어느 하나로부터 다른 하나로 데이터를 전송하는 적어도 하나의 숏-컷(Short-Cut) 버스를 포함하는 것을 특징으로 하는 버스 시스템에 의해서도 달성된다.
상기 링 버스 및 숏-컷 버스는 단 방향으로 데이터를 전송하는 것이 바람직하다.
상기 기능 블록들은 상기 링 버스에 각각 연결된 입력단과 출력단을 구비한 제1 기능 블록; 상기 링 버스에 연결된 입력단과 상기 링 버스 및 상기 숏-컷 버스에 각각 연결된 출력단이 마련되어 상기 링 버스로부터의 데이터를 상기 숏-컷 버스 또는 상기 링 버스로 출력하는 제2 기능 블록; 및 상기 링 버스와 상기 숏-컷 버스에 각각 연결된 입력단과 상기 링 버스에 연결된 출력단을 구비하여 상기 링 버스 또는 숏-컷 버스로부터의 데이터를 상기 링 버스로 출력하는 제3 기능 블록을 포함하는 것이 바람직하다.
또한 상기 목적은 복수개의 기능 블록들; 복수개의 노드를 갖는 링(ring) 버스; 상기 링 버스의 한 노드와 다른 노드를 직접 연결하는 적어도 하나의 숏-컷 버스; 대응 기능 블록을 상기 링 버스의 노드에 연결하는 제1 버스 커넥터; 및 대응 기능 블록을 상기 숏-컷 버스가 연결된 노드에 연결하는 제2 버스 커넥터를 포함하는 것을 특징으로 하는 버스 시스템에 의해서도 달성된다.
상기 버스 시스템은 상기 기능 블록들로부터의 버스 요구에 응답하여 소정알고리즘에 기초한 버스 허락을 수여하는 아비터(arbiter)를 더 포함하고, 상기 제1 버스 커넥터 및 제2 버스 커넥터는 상기 아비터로부터의 버스 허락에 따라, 대응 기능 블록으로부터의 데이터를 상기 링 버스 또는 숏-컷 버스로 출력하는 것이 바람직하다.
상기 제2 버스 커넥터는 상기 링 버스에 연결된 입력단, 및 상기 링 버스와 숏-컷 버스에 각각 연결된 출력단을 구비하는 팬-아웃(fan-out) 커넥터; 및 상기 링 버스와 숏-컷 버스에 각각 연결된 입력단, 및 상기 링 버스에 연결된 출력단을 구비하는 머지(merge) 커넥터를 포함하는 것이 더욱 바람직하다.
상기 팬-아웃 커넥터는 입력받은 데이터를 상기 아비터로부터의 제어 신호에 기초하여 상기 링 버스 또는 숏-컷 버스 중 어느 하나로 출력하고, 상기 머지 커넥터는 상기 아비터로부터의 제어 신호에 기초하여 상기 링 버스 또는 숏-컷 버스 중 어느 하나로부터 데이터를 입력받아 상기 링 버스로 출력한다.
상기 아비터는 상기 링 버스 및 숏-컷 버스와 별개로 형성된 경로를 통해 상기 기능 블록으로부터 버스 요구를 수신하고 해당 기능 블록으로 버스 허락을 수여한다.
한편, 본 발명의 다른 분야에 따르면 상기 목적은 전술한 어느 하나의 버스 시스템이 배치된 시스템-온-칩(System On Chip)에 의해서도 달성된다.
한편, 본 발명의 다른 분야에 따르면 상기 목적은 복수개의 기능 블록들과, 복수개의 노드를 갖는 링(ring) 버스와, 상기 링 버스의 한 노드와 다른 노드를 직접 연결하는 적어도 하나의 숏-컷 버스와, 대응 기능 블록을 상기 링 버스의 노드에 연결하는 제1 버스 커넥터, 및 대응 기능 블록을 상기 숏-컷 버스가 연결된 노드에 연결하는 제2 버스 커넥터를 포함하는 버스 시스템에 있어서 일 기능 블록으로부터 다른 기능 블록으로 데이터를 전송하기 위한 경로를 선택하는 방법에 있어서, (a) 상기 버스 시스템을 합성(synthesis)하는 단계; (b) 상기 버스 시스템을 배치(lay-out)하는 단계; (c) 각 기능 블록으로부터 다른 기능 블록으로 데이터를 전달함에 있어 상기 숏-컷 버스를 사용할 경우와 그렇지 않을 경우를 각각 시뮬레이션하고 그 결과를 기초로 어느 하나를 선택하는 단계; 및 (d) 상기 (c) 단계에서 결정된 버스를 선택하는 버스 선택 테이블을 아비터에 적재하는 단계를 포함하는 것을 특징으로 하는 방법에 의해서도 달성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 버스 시스템의 블록도이다.
도 1을 참조하면, 버스 시스템은 공통 버스로서 단방향으로 데이터를 전송하는 원형 구조의 링(ring) 버스를 구비한다. 링 버스에는 복수개의 노드가 마련되어 있고, 각 노드에는 대응 기능 블록들(2)이 대응 버스 커넥터(1)에 의해 물리적으로 링 버스에 연결되어 있다. 버스 커넥터(1)는 링 버스로부터 대응 데이터를 입력받거나 통과(by-pass)시키는 한편, 대응 기능 블록(1)으로부터 데이터를 입력받아 아비터(3)로부터의 제어 신호에 기초하여 출력한다. 아비터(3)는 링 버스와 물리적으로 별개의 경로를 통해 각 기능 블록들(2)에 연결되어 기능 블록들(2)로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여한다. 아비터(3)는 복수개의 기능 블록들(2)로 하여금 링 버스를 공유(sharing)할 수 있도록 버스 요구를 중재한다. 아비터(3)는 우선권 중재 방식, FIFS(First-In First-Served) 방식, 데이지-체인(Daisy-Chain) 방식, 라운드-로빈(Round-Robin) 방식 등 종래 사용되고 있는 알고리즘 및 장차 개발될 알고리즘 중 어느 하나를 채용한다.
도 2 내지 4는 도 1의 일 구현예이다. 다만, 동일한 기능을 발휘하는 블록에는 동일한 참조번호를 부여하고 반복되는 설명은 생략한다.
도 2 및 3을 참조하면, 기능 블록들(2)과 아비터(3)는 링 버스와 물리적으로 별개의 경로로 각각 연결되어 있다. 기능 블록(2)은 전달해야 할 데이터가 있을 경우 아비터(3)로 버스 요구 신호 request를 전송하고, 아비터(3)는 소정 알고리즘에 따라 버스 허여 신호 grant를 대응 기능 블록(2)으로 출력한다.
도 2 및 4를 참조하면, 버스 커넥터(1)에는 링 버스에 각각 연결된 입력단 incoming path 및 출력단 outgoing path이 마련되어 있다. 또한, 대응 기능 블록(2)과 연결되어 대응 기능 블록(2)으로 데이터를 전달하거나 대응 기능 블록(2)으로부터의 데이터를 입력받는다. 나아가, 버스 커넥터(1)는 링 버스 및 대응 기능 블록(2)으로부터의 데이터 중 어느 하나를 출력하는 멀티플렉서(11)를 구비한다. 멀티플렉서(11)는 아비터(3)로부터 버스 허여 신호 grant가 입력되면 대응 기능 블록(1)으로부터 입력된 데이터를 출력단 outgoing path으로 출력한다. 또한 멀티플렉서(11)는 아비터(3)로부터 버스 허여 신호 grant가 입력되지 않은 상태에서 링 버스에 연결된 입력단 incoming path으로부터 데이터가 입력되면 이를출력단 outgoing path으로 통과시킨다.
도 5 내지 7은 본 발명의 제2 실시예에 따른 버스 시스템의 블록도이다. 다만, 도 1의 그것과 동일한 기능을 발휘하는 블록에는 동일한 참조번호를 부여하고 반복되는 설명은 생략한다.
도 5를 참조하면, 버스 시스템에는 공통 버스로서 단방향으로 데이터를 전송하는 원형 구조의 링 버스가 마련되어 있다. 링 버스에는 복수개의 기능 블록들(2)이 물리적으로 연결되어 있다. 또한, 링 버스와 물리적으로 별개로 형성되며 어느 하나의 기능 블록(2)이 연결된 노드로부터 시작되어 다른 하나의 기능 블록(2)이 연결된 노드에서 종료되는 숏-컷 버스가 존재한다. 숏-컷 버스는 연속적으로 배치되어 있는 기능 블록들(2)으로 인한 셀 지연에 따른 성능 저하를 보상하기위한 것으로 시스템 설계자가 적절한 노드를 결정하여 숏-컷 버스를 배치한다. 숏-컷 버스는 기능 블록들(2)을 모두 칩 상에 배치한 후 데이터 전송에 소요되는 시간을 시뮬레이션한 다음 이를 토대로 결정한다. 이하의 실시예에서의 숏-컷 버스 또한 마찬가지 방식으로 배치 위치가 결정된다.
기능 블록들(2)은 숏-컷 버스 및/또는 링 버스를 통해 데이터를 전송한다. 각 기능 블록(2)이 버스를 공유하는 방식은 다양하게 선택할 수 있다. 도 1의 경우와 같이 아비터를 통한 중재 방식, 버스 사용권을 표시하는 토큰(token)을 순서대로 사용하는 방식, 이더넷(ethernet) 방식 등 다양한 방식이 채용될 수 있다.
도 6을 참조하면, 버스 시스템에는 공통 버스로서 단방향으로 데이터를 전송하는 원형 구조의 링 버스가 마련되어 있다. 링 버스에는 복수개의 기능블록들(2)이 물리적으로 연결되어 있다. 또한, 링 버스와 물리적으로 별개로 형성되며 서로 다른 기능 블록(2)이 연결된 노드로부터 시작되어 서로 다른 기능 블록(2)이 연결된 노드에서 종료되는 숏-컷 버스 1 및 2가 존재한다. 기능 블록(2)은 숏-컷 버스 1, 숏-컷 버스 2, 및 링 버스 중 적어도 하나를 통해 데이터를 전송한다. 전술한 바와 같이, 각 기능 블록(2)이 버스를 사용하는 방식은 다양하게 선택될 수 있다.
도 7을 참조하면, 버스 시스템에는 공통 버스로서 단방향으로 데이터를 전송하는 원형 구조의 링 버스가 마련되어 있다. 링 버스에는 복수개의 기능 블록들(2)이 물리적으로 연결되어 있다. 또한, 서로 다른 기능 블록(2)이 연결된 노드로부터 시작되어 서로 다른 기능 블록(2)이 연결된 노드에서 종료되는 숏-컷 버스 1 및 2가 존재한다. 본 실시예에서 숏-컷 버스 1 및 숏-컷 버스 2는 상호 교차된 것으로 보이지만 다층구조를 갖는 시스템-온-칩으로 구현할 경우 숏-컷 버스1 및 2는 서로 다른 층에 형성되므로 전기적으로 절연된다. 기능 블록(2)은 숏-컷 버스 1, 숏-컷 버스 2, 및 링 버스 중 적어도 하나를 통해 데이터를 전송한다. 마찬가지로, 각 기능 블록(2)이 버스를 사용하는 방식은 다양하게 선택될 수 있다.
도 8은 도 5의 일 구현예이다. 도 5와 동일한 기능을 발휘하는 블록에는 동일한 참조번호를 부여하고 반복되는 설명은 생략한다.
도 8을 참조하면, 버스 시스템에는 단방향으로 데이터를 전송하는 원형 구조의 링 버스와 숏-컷 버스가 마련되어 있다. 복수개의 기능 블록들(2)은 세가지 버스 커넥터(1,5,6) 중 어느 하나를 통해 링 버스 및/또는 숏-컷 버스에 물리적으로연결되어 있다. 참조번호 1의 버스 커넥터는 링 버스에 연결된 입력단과 출력단을 가지며 대응 기능 블록(2)을 링 버스에만 연결한다. 참조번호 5는 링 버스에 연결된 입력단과, 숏-컷 버스 및 링 버스에 각각 연결된 두 개의 출력단을 구비한 팬-아웃(fan-out) 커넥터이고, 참조번호 6은 링 버스 및 숏-컷 버스에 각각 연결된 두 개의 입력단과, 링 버스에 연결된 출력단을 구비한 머지(merge) 커넥터이다.
아비터(3)는 각 기능 블록들(2)에 링 버스와 물리적으로 별개의 경로를 통해 연결되어 있으며 기능 블록들(2)로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여한다. 아비터(3)는 복수개의 기능 블록들(2)로 하여금 링 버스를 공유(sharing)할 수 있게 해준다. 아비터(3)는 우선권 중재 방식, FIFS(First-In First-Served) 방식, 데이지-체인(Daisy-Chain) 방식, 라운드-로빈(Round-Robin) 방식 등 종래 사용되고 있는 알고리즘 및 장차 개발될 알고리즘 중 어느 하나를 채용한다. 또한, 아비터(3)는 숏-컷 버스에 연결된 커넥터에 제어 신호를 보내서 소정 데이터를 전송함에 있어 숏-컷 버스를 사용할 것인지 여부를 알려준다.
도 9는 도 8의 일 구현예이다. 마찬가지로, 도 8과 동일한 기능을 발휘하는 블록에는 동일한 참조번호를 부여하고 반복되는 설명은 생략한다.
도 9를 참조하면, 기능 블록들(2)과 아비터(3)는 링 버스와 물리적으로 별개의 경로로 각각 연결되어 있다. 기능 블록(2)은 전달해야 할 데이터가 있을 경우 아비터(3)로 버스 요구 신호 request를 전송하고, 아비터(3)는 소정 알고리즘에 따라 버스 허여 신호 grant를 대응 기능 블록(2) 및 버스 커넥터(1,5,6,11)로 출력한다. 나아가, 아비터(3)는 숏-컷 버스 및 링 버스에 모두 연결된 버스 커넥터, 즉 팬-아웃 커넥터 및 머지 커넥터(5,6)로 숏-컷 버스 및 링 버스 중 어느 하나를 선택하는 선택 신호 select를 출력한다.
참조번호 1은 대응 기능 블록(2)을 링 버스에만 연결하는 버스 커넥터로서 링 버스 및 대응 기능 블록(2)으로부터 입력된 데이터 중 어느 하나를 출력하는 멀티플렉서(11)를 구비한다. 참조번호 5는 대응 기능 블록(2)을 링 버스 및 숏-컷 버스에 모두 연결하는 팬-아웃 커넥터(5)로서 링 버스 및 대응 기능 블록(2)으로부터 입력된 데이터 중 어느 하나를 아비터(3)로부터의 선택 신호 select 및/또는 허여 신호 grant에 기초하여 숏-컷 버스 또는 링 버스 중 어느 하나로 출력하는 멀티플렉서(51)를 구비한다. 참조번호 6은 대응 기능 블록(2)을 링버스 및 숏-컷 버스에 모두 연결하는 머지 커넥터(6)로서 숏-컷 버스 및 대응 기능 블록(2)으로부터 입력된 데이터 중 어느 하나를 아비터(3)로부터 선택 신호 select 및/또는 허여 신호 grant에 기초하여 링 버스로 출력한다.
도 10은 도 9의 팬-아웃 커넥터(5)의 상세 회로도이다.
도 10을 참조하면, 팬-아웃 커넥터(5)는 링 버스와 연결되는 하나의 입력단 incoming path과, 숏-컷 버스 및 링 버스와 각각 연결되는 두 개의 출력단 outgoing path1, 2를 가진 디코더(51)를 구비한다. 두 개의 출력단 중 어느 하나를 선택할 것을 명령하는 선택 신호 select는 아비터(3)로부터 전달된다. 출력단 outgoing path 1,2 중 하나는 링 버스로, 다른 하나는 숏-컷 버스로 연결된다.
도 11은 도 9의 머지 커넥터(6)의 상세 회로도이다.
도 11을 참조하면, 머지 커넥터(6)는 링 버스 및 숏-컷 버스와 각각 연결되는 두 개의 입력단 incoming path 1, 2와, 링 버스와 연결되는 하나의 출력단 outgoing path를 가진 멀티플렉서(61)를 구비한다. 멀티플렉서(61)는 아비터(3)로부터의 선택 신호 select를 기초로 두 개의 입력단 incoming path 1, 2를 통해 입력된 데이터 중 어느 하나를 출력하고, 출력된 데이터 및 대응 기능 블록(2)으로부터 출력된 데이터 중 어느 하나를 허여 신호 grant를 기초로 출력한다. 입력단 incoming path 1,2 중 하나는 링 버스로부터 입력되며 다른 하나는 숏-컷 버스로부터 입력된다.
도 12는 도 9의 아비터(3)를 설명하기 위한 블록도이다.
도 12를 참조하면, 아비터(3)는 링 버스 및 숏-컷 버스와 별개의 경로로 기능 블록들(2)과 각각 연결되어 있다. 기능 블록(2)이 버스 요구 신호 request를 아비터(3)로 전송하면 아비터(3)는 소정 알고리즘을 기초로 버스 허여 신호 grant를 대응 기능 블록(2)으로 수여한다.
도 13은 숏-컷 버스의 운용을 살펴보기 위한 일 구현예이다.
도 13 (a)를 참조하면, 링 버스에 12개의 기능 블록들 F0,F1,‥,F11이 링 버스에 연결되어 있고 숏-컷 버스는 기능 블록 F1으로부터 기능 블록 F7에 연결되어 있다. 링 버스와 숏-컷 버스는 반시계 방향으로 데이터를 전송한다.
도 13 (b)를 참조하면, 각 기능 블록들 F0,F1,‥,F11로부터 기능 블록 F0으로 소정 데이터를 전송한다고 가정할 때 숏-컷 버스를 사용할지 여부가 표시되어 있다. 기능 블록 F7, F8, F9, F10, F11의 경우에는 숏-컷 버스를 통해 데이터를 전송하는 것이 보다 효율적이지만 나머지 기능 블록 F1, F2, F3, F4, F5, F6은 그렇지 않다. 이로부터 숏-컷 버스를 이용할지 여부에 대한 선택이 필요함을 알 수 있다.
본 발명에서는 아비터(3)가 경로 선택을 담당하고 있다. 즉, 전술한 바와 같이 아비터(3)는 팬-아웃 커넥터(5) 및 머지 커넥터(6)로 숏-컷 버스를 이용할지 여부, 즉 숏-컷 버스로 데이터를 내보낼지 여부 및 숏-컷 버스로부터의 데이터를 입력받을지 여부를 결정하는 선택 신호 select를 전달한다. 이를 위해, 아비터(3)는 소정 기능 블록(2)으로부터 다른 기능 블록(2)으로 데이터를 전송하고자 할 때 어떤 경로를 선택할지 여부가 기록된 버스 선택 테이블을 가지고 있으며 이를 참조하여 선택 신호 select를 내보낸다. 실제로, 본 발명에 따른 버스 시스템이 시스템-온-칩으로 구현될 경우 링 버스가 원형을 유지하지 못할 가능성이 많다. 따라서, 이론적으로는 숏-컷 버스를 경유하는 경우에 보다 신속하게 데이터가 전달될 것으로 추정되지만 실제 구현되었을 때는 그 반대일 수 있다. 따라서, 버스 선택 테이블은 칩 상에 실제 구현된 링 버스의 토폴로지(topology)를 기초로 완성되어야 한다.
도 14는 아비터(3)의 버스 선택 테이블을 생성하는 방법을 설명하기 위한 참고도이다.
버스 시스템은 도 14 (a)와 같이 논리적으로 그 구성이 완성된 다음 합성(synthesis) 과정을 거쳐서 (b)로 변경된다. 「합성」은 회로 설계자가 직접또는 각종 소프트웨어 툴을 통해 수행된다. 이를 통해 셀 지연 및 와이어 지연 간에 트래이드-오프(trade-off)가 이루어지고 지연을 보상하기 위한 보상 회로(버퍼 등)가 추가된다. 다음으로, 합성이 완료되면 (c)와 같이 칩 상에 버스 시스템이 배치(lay-out)된다. (c)는 실제 칩 상에 배치된 버스 시스템을 보여주고 있다. 이처럼 실제 버스 시스템이 칩 상에 배치되었을 때 링 버스가 원형을 띠지 않는 경우가 발생된다. 따라서, 숏-컷 버스를 효율적으로 활용하기 위해 버스 선택 테이블은 버스 시스템이 배치된 다음 이를 기초로 실측된 시간 정보에 따라 만들어진다. 다시 말해, 버스 선택 테이블에는 일 기능 블록으로부터 다른 기능 블록으로 데이터를 전송하는 경우 숏-컷 버스를 경유하는 경우와 그렇지 않을 경우에 소요되는 시간을 각각 측정(실측 또는 시뮬레이션을 통해)하여 보다 전송 지연이 작은 경로를 선택하기 위한 정보가 담긴다. 즉, 버스 선택 테이블에는 버스 시스템의 일 기능 블록으로부터 다른 기능 블록으로 데이터를 전송하고자 할 경우 숏-컷 버스를 경유할 것인지 여부에 관한 정보가 기록된다. 완성된 버스 선택 테이블은 아비터(3)에 탑재된다. 이처럼, 버스 선택 테이블은 버스 시스템에 채용된 다른 로직에 영향을 주지 않고 생성되어 아비터(3)에 탑재할 수 있다. 이에, 아비터(3)는 버스 선택 테이블을 참조하여 숏-컷 버스와 링 버스 중 어느 것을 선택할 것인지를 알려주는 선택 신호 select를 팬-아웃 커넥터(5)로 제공한다.
본 발명에 따른 링 버스를 갖는 버스 시스템의 성능이 종래 버스 시스템에 비해 개선되었는지 여부를 알아보기 위해 종래 직선형의 공통 버스에 기능 블록들이 각각 연결된 구조(tri-state 방식)의 버스 시스템의 전송 지연과 본 발명에 따른 버스 시스템의 전송 지연을 이론적으로 계산해보면 다음과 같다. [수학식 1]은 본 발명에 따른 버스 시스템의 전송 지연을 나타내고 [수학식 2]는 기존의 버스 시스템의 전송 지연을 나타낸다.
Delay(proposed) = Kp*{(R0*C0+DC0)+‥+(Rn-1*Cn-1+DCn-1)}
여기서, Kp는 상수, Ri(0≤i≤n-1)는 기능 블록 i(0≤i≤n-1)의 리지스턴스를, Ci(0≤i≤n-1)는 커패시턴스를, DCi(0≤i≤n-1)는 커넥터 내부의 멀티플렉서와 같은 셀의 지연을 의미한다. 단순화를 위해 R0내지 Rn-1, C0내지 Cn-1및 DC0내지 DCn-1은 모두 동일한 것으로 가정한다.
Delay(conventional) = Kc0*1*2*R0*C0+‥+Kn-1*n*(n-1)*Rn-1*Cn-1
여기서, Kci(0≤i≤n-1)는 상수, Ri(0≤i≤n-1)는 기능 블록 i(0≤i≤n-1)의 리지스턴스를, Ci(0≤i≤n-1)는 커패시턴스를, n은 기능 블록의 개수를 의미한다.
[수학식 1] 및 [수학식 2]는 각각 [수학식 3] 및 [수학식 4]과 같이 간략화된다. 본 발명에 따른 방식의 리지스턴스 R 및 커패시턴스 C는 종래 방식의 그것들과 다른 경우가 많으나 분석의 단순화를 위해 유사하다고 가정한다.
Delay(proposed) = Kp*n*(R*C+DC)
Delay(conventional) = Kc*n*(n+1)*R*C
이고, [수학식 4]에서 [수학식 3]을 빼면 다음 [수학식 5]와 같다.
Delay(conventional) - Delay(proposed)
= (Kc-Kp)*n*R*C + {Kc*(n+1)*R*C-Kp*DC}*n
= {Kc*(n+1)*R*C-Kp*DC}*n
여기서, 개선율(Improvement Ratio)을 정의하면 다음 [수학식 6]과 같다.
Improvement Ratio = Kc*(n+1)*R*C/Kp*DC
≒ Ki*(n+1)*(R*C/DC)
따라서 개선율이 1 보다 클 경우, 본 발명에 따른 버스 시스템이 종래 버스 시스템보다 성능이 우수하다고 볼 수 있다. 그런데 최근 미세 공정 기술의 발달로 선폭이 줄어들면서 와이어 지연이 셀 지연에 비견할 정도로 중요해 지고 있기 때문에, 개선율이 커지면 커질수록 본 발명에 따른 버스 시스템의 효율이 높아지게 된다.
다만 기능 블록의 수가 많아질수록 셀 지연이 커지게 되므로 손익 분기점을 넘어서게 되거나 또는 보다 고속 시스템을 구현하고자 하는 경우에는 숏-컷 버스를 배치하여 효율을 높인다.
한편, 전술한 실시예에서는 숏-컷 버스가 1개 또는 2개인 경우에 대해서만 설명하였으나 버스 시스템에 포함된 기능 블록의 수에 따라 숏-컷 버스의 수는 증가할 수 있다. 극단적으로 숏-컷 버스의 수가 증가하면 point-to-point 버스 시스템과 동일한 구조를 갖게 되므로 본 발명의 효과(의도)를 얻기 어렵다.
나아가, 전술한 모든 실시예에 따른 버스 시스템은 시스템-온-칩으로 구현가능하다.
종래 트리스태이트(tristate) 버스 구조는 와이어의 총 길이는 비교적 짧으나 전송 속도가 비교적 느리고 동시 전송이 불가하며 연결된 기능 블록의 수가 늘어날수록 전송 충돌이 발생될 가능성이 급격히 높아지며 완성 후 시스템의 효율을 테스트하는 것이 복잡하다. 한편, 종래 포인트-투-포인트(point-to-point) 버스는 전송 속도가 빠르고 동시 전송이 가능하지만 와이어의 총 길이가 비교적 길고 연결된 기능 블록의 수가 늘어날수록 총 와이어의 길이는 급격히 증가하여 디버깅이 어렵다.
이에 비해, 본 발명에 따르면 종래 트리스태이트 버스와 포인트-투-포인트 버스의 장점을 조합하여 배치가 용이하면서도 효율이 향상된 링 버스 구조를 가진 버스 시스템이 제공된다. 특히 숏-컷 버스를 채용하여 와이어 지연을 개선함으로써 보다 시스템-온-칩에 적합한 버스 시스템을 얻을 수 있다.

Claims (17)

  1. 복수개의 기능 블록들;
    단 방향으로 데이터를 전송하는 링(ring) 버스;
    상기 기능 블록들로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여하는 아비터(arbiter); 및
    상기 아비터로부터의 버스 허락에 따라, 대응 기능 블록으로부터의 데이터를 상기 링 버스로 출력하고, 상기 링 버스로부터의 데이터가 대응 기능 블록으로 입력되도록 대응 기능 블록을 상기 링 버스에 연결시키는 버스 커넥터들을 포함하는 것을 특징으로 하는 버스 시스템.
  2. 제1항에 있어서,
    상기 버스 커넥터는 상기 링 버스로부터의 데이터 및 대응 기능 블록으로부터의 데이터를 입력받아 상기 아비터로부터의 제어 신호를 기초로 어느 하나를 상기 링 버스로 출력하는 멀티플렉서를 포함하는 것을 특징으로 버스 시스템.
  3. 제1항에 있어서,
    상기 아비터는 상기 링 버스와 별개로 형성된 경로를 통해 상기 기능 블록으로부터 버스 요구를 수신하고 해당 기능 블록으로 버스 허락을 수여하는 것을 특징으로 하는 버스 시스템.
  4. 링 버스;
    상기 링 버스에 연결되어 상기 링 버스를 통해 데이터를 전송하고 전송받는 복수개의 기능 블록들; 및
    상기 링 버스와 별개로 형성되어 상기 기능 블록들 중 어느 하나로부터 다른 하나로 데이터를 전송하는 적어도 하나의 숏-컷(Short-Cut) 버스를 포함하는 것을 특징으로 하는 버스 시스템.
  5. 제4항에 있어서,
    상기 링 버스 및 숏-컷 버스는 단 방향으로 데이터를 전송하는 것을 특징으로 하는 버스 시스템.
  6. 제5항에 있어서,
    상기 기능 블록들은
    상기 링 버스에 각각 연결된 입력단과 출력단을 구비한 제1 기능 블록;
    상기 링 버스에 연결된 입력단과 상기 링 버스 및 상기 숏-컷 버스에 각각 연결된 출력단이 마련되어 상기 링 버스로부터의 데이터를 상기 숏-컷 버스 또는 상기 링 버스로 출력하는 제2 기능 블록; 및
    상기 링 버스와 상기 숏-컷 버스에 각각 연결된 입력단과 상기 링 버스에 연결된 출력단을 구비하여 상기 링 버스 또는 숏-컷 버스로부터의 데이터를 상기 링 버스로 출력하는 제3 기능 블록을 포함하는 것을 특징으로 하는 버스 시스템.
  7. 복수개의 기능 블록들;
    복수개의 노드를 갖는 링 버스;
    상기 링 버스의 한 노드와 다른 노드를 직접 연결하는 적어도 하나의 숏-컷 버스;
    대응 기능 블록을 상기 링 버스의 노드에 연결하는 제1 버스 커넥터; 및
    대응 기능 블록을 상기 숏-컷 버스가 연결된 노드에 연결하는 제2 버스 커넥터를 포함하는 것을 특징으로 하는 버스 시스템.
  8. 제7항에 있어서,
    상기 링 버스 및 숏-컷 버스는 단 방향으로 데이터를 전송함을 특징으로 하는 버스 시스템.
  9. 제8항에 있어서,
    상기 기능 블록들로부터의 버스 요구에 응답하여 소정 알고리즘에 기초한 버스 허락을 수여하는 아비터(arbiter)를 더 포함하고,
    상기 제1 버스 커넥터 및 제2 버스 커넥터는 상기 아비터로부터의 버스 허락에 따라, 대응 기능 블록으로부터의 데이터를 상기 링 버스 또는 숏-컷 버스로 출력하는 것을 특징으로 하는 버스 시스템.
  10. 제9항에 있어서,
    상기 제2 버스 커넥터는
    상기 링 버스에 연결된 입력단, 및 상기 링 버스와 숏-컷 버스에 각각 연결된 출력단을 구비하는 팬-아웃(fan-out) 커넥터; 및
    상기 링 버스와 숏-컷 버스에 각각 연결된 입력단, 및 상기 링 버스에 연결된 출력단을 구비하는 머지(merge) 커넥터를 포함하는 것을 특징으로 하는 버스 시스템.
  11. 제10항에 있어서,
    상기 팬-아웃 커넥터는 입력받은 데이터를 상기 아비터로부터의 제어 신호에 기초하여 상기 링 버스 또는 숏-컷 버스 중 어느 하나로 출력하는 것을 특징으로 하는 버스 시스템.
  12. 제11항에 있어서,
    상기 머지 커넥터는 상기 아비터로부터의 제어 신호에 기초하여 상기 링 버스 또는 숏-컷 버스 중 어느 하나로부터 데이터를 입력받아 상기 링 버스로 출력하는 것을 특징으로 하는 버스 시스템.
  13. 제7항에 있어서,
    상기 아비터는 상기 링 버스 및 숏-컷 버스와 별개로 형성된 경로를 통해 상기 기능 블록으로부터 버스 요구를 수신하고 해당 기능 블록으로 버스 허락을 수여하는 것을 특징으로 하는 버스 시스템.
  14. 제1항 내지 제13항 중 어느 한 항의 버스 시스템이 배치된 시스템-온-칩(System On Chip).
  15. 복수개의 기능 블록들과, 복수개의 노드를 갖는 링(ring) 버스와, 상기 링 버스의 한 노드와 다른 노드를 직접 연결하는 적어도 하나의 숏-컷 버스와, 대응 기능 블록을 상기 링 버스의 노드에 연결하는 제1 버스 커넥터, 및 대응 기능 블록을 상기 숏-컷 버스가 연결된 노드에 연결하는 제2 버스 커넥터를 포함하는 버스 시스템에 있어서 일 기능 블록으로부터 다른 기능 블록으로 데이터를 전송하기 위한 경로를 선택하는 방법에 있어서,
    (a) 상기 버스 시스템을 합성(synthesis)하는 단계;
    (b) 상기 버스 시스템을 배치(lay-out)하는 단계;
    (c) 각 기능 블록으로부터 다른 기능 블록으로 데이터를 전달함에 있어 상기 숏-컷 버스를 사용할 경우와 그렇지 않을 경우를 각각 시뮬레이션하고 그 결과를 기초로 어느 하나를 선택하는 단계; 및
    (d) 상기 (c) 단계에서 결정된 버스를 선택하는 버스 선택 테이블을 아비터에 적재하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 링 버스 및 숏-컷 버스는 단 방향으로 데이터를 전송함을 특징으로 하는 버스 시스템.
  17. 제16항에 있어서,
    상기 아비터는 상기 링 버스 및 숏-컷 버스와 별개로 형성된 경로를 통해 상기 기능 블록으로부터 버스 요구를 수신하고 해당 기능 블록으로 버스 허락을 수여하는 것을 특징으로 하는 버스 시스템.
KR10-2002-0002264A 2002-01-15 2002-01-15 버스 시스템 및 그 데이터 전송경로 결정방법 KR100477641B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0002264A KR100477641B1 (ko) 2002-01-15 2002-01-15 버스 시스템 및 그 데이터 전송경로 결정방법
JP2003005048A JP2003218891A (ja) 2002-01-15 2003-01-10 バスシステム及びそのデータ伝送経路の決定方法
EP03250223A EP1327939A3 (en) 2002-01-15 2003-01-14 Ring bus system
US10/342,295 US7051132B2 (en) 2002-01-15 2003-01-15 Bus system and path decision method therefor
CNB031217893A CN1203421C (zh) 2002-01-15 2003-01-15 总线系统及其路径判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0002264A KR100477641B1 (ko) 2002-01-15 2002-01-15 버스 시스템 및 그 데이터 전송경로 결정방법

Publications (2)

Publication Number Publication Date
KR20030061609A true KR20030061609A (ko) 2003-07-22
KR100477641B1 KR100477641B1 (ko) 2005-03-23

Family

ID=19718478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0002264A KR100477641B1 (ko) 2002-01-15 2002-01-15 버스 시스템 및 그 데이터 전송경로 결정방법

Country Status (5)

Country Link
US (1) US7051132B2 (ko)
EP (1) EP1327939A3 (ko)
JP (1) JP2003218891A (ko)
KR (1) KR100477641B1 (ko)
CN (1) CN1203421C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674933B1 (ko) * 2005-01-06 2007-01-26 삼성전자주식회사 온 칩 버스(Ｏｎ Ｃｈｉｐ Ｂｕｓ)에서 최적화된코어-타일-스위치(ｃｏｒｅ－ｔｉｌｅ－ｓｗｉｔｃｈ)맵핑(ｍａｐｐｉｎｇ) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체
KR101041772B1 (ko) * 2011-01-21 2011-06-16 한현희 가로등 점검구 커버 결합구조체
US8051238B2 (en) 2004-10-07 2011-11-01 Samsung Electronics Co., Ltd. On-chip bus architectures with interconnected switch points, semiconductor devices using the same and methods for communicating data in an on-chip bus architecture

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856346B2 (en) * 2002-05-10 2010-12-21 Arm Limited Emulating multiple bus used within a data processing system
US7526350B2 (en) 2003-08-06 2009-04-28 Creative Technology Ltd Method and device to process digital media streams
US20060206657A1 (en) 2005-03-10 2006-09-14 Clark Scott D Single port/multiple ring implementation of a hybrid crossbar partially non-blocking data switch
CN100447769C (zh) * 2005-06-06 2008-12-31 上海奇码数字信息有限公司 总线系统
CN101179337B (zh) * 2007-12-19 2010-09-08 深圳市三旺通信技术有限公司 一种单环结构串口调制解调器信号转发的方法
WO2010086906A1 (ja) * 2009-02-02 2010-08-05 富士通株式会社 調停装置
JP2010263321A (ja) * 2009-04-30 2010-11-18 Fujitsu Semiconductor Ltd データの通信方法及び通信装置
EP2466486A1 (en) * 2010-12-16 2012-06-20 STMicroelectronics (Grenoble 2) SAS An arrangement
KR101373778B1 (ko) 2012-02-13 2014-03-14 한양대학교 산학협력단 시스템 온 칩의 내부 통신을 위한 네트워크 온 칩 및 데이터 전송 방법, 그리고 그 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체
US9826039B2 (en) 2014-02-04 2017-11-21 Honeywell International Inc. Configurable communication systems and methods for communication
US9698589B1 (en) 2014-06-09 2017-07-04 Google Inc. DC power distribution architectures
CN104331133B (zh) * 2014-11-07 2018-02-06 浪潮(北京)电子信息产业有限公司 一种硬盘背板和硬盘存储系统
CN106951391B (zh) * 2017-02-15 2020-02-11 合肥芯荣微电子有限公司 一种芯片内点对点互连总线访问屏蔽系统和方法
JP7059536B2 (ja) * 2017-08-04 2022-04-26 株式会社明電舎 信号伝送回路
CN107633145A (zh) * 2017-09-26 2018-01-26 郑州云海信息技术有限公司 一种数据采集环状电路设计实现方法和结构
CN109684252B (zh) * 2017-10-18 2022-08-09 深圳市中兴微电子技术有限公司 一种终端芯片

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51141559A (en) 1975-05-31 1976-12-06 Toshiba Corp Bus control system
JPS57194647A (en) 1981-05-27 1982-11-30 Canon Inc Optical communication system
US4821174A (en) * 1984-03-20 1989-04-11 Westinghouse Electric Corp. Signal processing system including a bus control module
DE3584489D1 (de) * 1984-08-16 1991-11-28 Sharp Kk Informationsprozessor.
JPS6420753A (en) * 1987-07-16 1989-01-24 Agency Ind Science Techn Ring bus communication system
US5008881A (en) 1990-05-18 1991-04-16 At&T Bell Laboratories Chordal ring network
JPH04156741A (ja) 1990-10-19 1992-05-29 Nec Corp ループ・バス転送方式
DE4041235C1 (en) * 1990-12-19 1992-02-20 Aeg Westinghouse Transport-Systeme Gmbh, 1000 Berlin, De Double ring bus system - has two buses which normally operate in parallel or are cross-coupled for testing to identify failure
US5181202A (en) * 1991-02-06 1993-01-19 Fmc Corporation Ring bus station having dual oscillators
JPH05197604A (ja) * 1991-05-21 1993-08-06 Digital Equip Corp <Dec> マルチプロセッサ・コンピュータ及びその動作方法
US5504899A (en) * 1991-10-17 1996-04-02 Digital Equipment Corporation Guaranteeing global serializability by applying commitment ordering selectively to global transactions
US5701480A (en) * 1991-10-17 1997-12-23 Digital Equipment Corporation Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing
JPH05250302A (ja) 1992-03-05 1993-09-28 Nec Eng Ltd マルチマイクロプロセッサシステム及びシリアルデータ転送回路
US7322011B2 (en) * 1994-01-06 2008-01-22 Microsoft Corporation System and method of adjusting display characteristics of a displayable data file using an ergonomic computer input device
JPH07312616A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd 受信選択方式の通信システムの二重受信防止方法
US5555540A (en) * 1995-02-17 1996-09-10 Sun Microsystems, Inc. ASIC bus structure
US5886992A (en) * 1995-04-14 1999-03-23 Valtion Teknillinen Tutkimuskeskus Frame synchronized ring system and method
WO1996037985A1 (en) * 1995-05-24 1996-11-28 Thomson Consumer Electronics, Inc. A ring bus data transfer system
US6038587A (en) * 1996-09-03 2000-03-14 Insession, Inc. System, method and article of manufacture for universal transaction processing over multiple transaction processing systems
US5933610A (en) * 1996-09-17 1999-08-03 Vlsi Technology, Inc. Predictive arbitration system for PCI bus agents
US6442618B1 (en) * 1996-09-23 2002-08-27 Insession, Inc. System, method and article of manufacture for universal transaction processing
US5884046A (en) * 1996-10-23 1999-03-16 Pluris, Inc. Apparatus and method for sharing data and routing messages between a plurality of workstations in a local area network
KR19990024309A (ko) * 1997-08-22 1999-04-06 전주식 분산된 공유 메모리 구조의 다중 프로세서 장치
GB9718722D0 (en) * 1997-09-04 1997-11-12 Comm & Control Electronics Ltd Local communication system
JP3119618B2 (ja) * 1998-01-12 2000-12-25 日本電気アイシーマイコンシステム株式会社 データ処理装置
GB2338155B (en) * 1998-06-05 2003-02-12 3Com Technologies Ltd Hub system with ring arbitration
US6377582B1 (en) * 1998-08-06 2002-04-23 Intel Corporation Decentralized ring arbitration for multiprocessor computer systems
JP3589058B2 (ja) * 1998-12-25 2004-11-17 富士ゼロックス株式会社 信号通信装置および多重バス制御装置
IT1308343B1 (it) * 1999-02-03 2001-12-11 St Microelectronics Srl Procedimento per arbitrare priorita' di interruzione tra periferichein un sistema basato su microprocessore
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
US6820158B1 (en) * 1999-08-30 2004-11-16 Intel Corporation Method and apparatus for a configuration ring
US6421688B1 (en) * 1999-10-20 2002-07-16 Parallel Computers Technology, Inc. Method and apparatus for database fault tolerance with instant transaction replication using off-the-shelf database servers and low bandwidth networks
US6640322B1 (en) * 2000-03-22 2003-10-28 Sun Microsystems, Inc. Integrated circuit having distributed control and status registers and associated signal routing means
KR100385116B1 (ko) * 2000-09-02 2003-05-22 국방과학연구소 다중 장애 허용망 구조를 이용한 패킷 처리 방법
EP1449055A4 (en) * 2001-11-07 2011-01-19 Vitesse Semiconductor Corp SYSTEM AND METHOD FOR COMMUNICATION BETWEEN SEVERAL ELEMENTS AND METHOD OF CONFIGURING AND TESTING THE SYSTEM
US7165061B2 (en) * 2003-01-31 2007-01-16 Sun Microsystems, Inc. Transaction optimization of read-only data sources
US20040153383A1 (en) * 2003-01-31 2004-08-05 K Venugopal Rao Transaction management with last agent optimization
US20040153349A1 (en) * 2003-01-31 2004-08-05 K. Venugopal Rao Delayed creation of global transactions
US7743083B2 (en) * 2003-04-24 2010-06-22 Oracle America, Inc. Common transaction manager interface for local and global transactions
US7610305B2 (en) * 2003-04-24 2009-10-27 Sun Microsystems, Inc. Simultaneous global transaction and local transaction management in an application server
US7739252B2 (en) * 2003-07-14 2010-06-15 Oracle America, Inc. Read/write lock transaction manager freezing
US7640545B2 (en) * 2003-07-14 2009-12-29 Sun Microsytems, Inc. Transaction manager freezing
US7134008B2 (en) * 2003-09-04 2006-11-07 Sun Microsystems, Inc. Utility for configuring and verifying data sources
US8521875B2 (en) * 2003-09-04 2013-08-27 Oracle America, Inc. Identity for data sources

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8051238B2 (en) 2004-10-07 2011-11-01 Samsung Electronics Co., Ltd. On-chip bus architectures with interconnected switch points, semiconductor devices using the same and methods for communicating data in an on-chip bus architecture
KR100674933B1 (ko) * 2005-01-06 2007-01-26 삼성전자주식회사 온 칩 버스(Ｏｎ Ｃｈｉｐ Ｂｕｓ)에서 최적화된코어-타일-스위치(ｃｏｒｅ－ｔｉｌｅ－ｓｗｉｔｃｈ)맵핑(ｍａｐｐｉｎｇ) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체
KR101041772B1 (ko) * 2011-01-21 2011-06-16 한현희 가로등 점검구 커버 결합구조체

Also Published As

Publication number Publication date
CN1439974A (zh) 2003-09-03
KR100477641B1 (ko) 2005-03-23
US7051132B2 (en) 2006-05-23
EP1327939A2 (en) 2003-07-16
CN1203421C (zh) 2005-05-25
JP2003218891A (ja) 2003-07-31
EP1327939A3 (en) 2007-12-05
US20030158986A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
KR100477641B1 (ko) 버스 시스템 및 그 데이터 전송경로 결정방법
US8255610B2 (en) Crossbar circuitry for applying a pre-selection prior to arbitration between transmission requests and method of operation of such crossbar circuitry
US8719753B1 (en) Stacked die network-on-chip for FPGA
JP4024875B2 (ja) 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置
US6968467B2 (en) Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data
US5963609A (en) Apparatus and method for serial data communication between plurality of chips in a chip set
JP3589058B2 (ja) 信号通信装置および多重バス制御装置
US20040210696A1 (en) Method and apparatus for round robin resource arbitration
US7990983B2 (en) Modular interconnect structure
GB2466821A (en) An FPGA with an embedded bus and dedicated bus interface circuits
US20040156323A1 (en) Bit slice arbiter
GB2395642A (en) Arbitration involving simultaneous granting of more than one request
US7657682B2 (en) Bus interconnect with flow control
Bhuyan Analysis of interconnection networks with different arbiter designs
KR102549085B1 (ko) 버스 제어회로
KR102497801B1 (ko) 시스템-온-칩 자동 설계 장치 및 이의 동작 방법
JP2005038511A (ja) 半導体装置
Lu et al. A high performance bus communication architecture through bus splitting
JPS59148952A (ja) 優先順位回路
JP3968040B2 (ja) 高速シリアルコントローラ
KR100385231B1 (ko) 버스 시스템
US11144457B2 (en) Enhanced page locality in network-on-chip (NoC) architectures
JP3925510B2 (ja) 信号通信装置および多重バス制御装置
Yin Design and Implementation of a Wormhole Router Supporting Multicast for Networks on Chip
George DESIGN AND READ STABILITYANALYSIS OF 8T SCHMITT TRIGGER BASED SRAMDESIGN OF FIVE PORT PRIORITY BASED ROUTER WITH PORT SELECTION LOGIC FOR NoC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee