CN1423312A - 利用减少漏极植入范围而缩小器件尺寸的方法 - Google Patents

Abstract

一种利用减少漏极植入范围而缩小器件尺寸的方法,可应用在存储器件上,例如是硅层/氧化层/氮化层/氧化层/硅层(SONOS)的堆栈层器件或氮化物只读存储器(NROM),其中,在定义基底上的导电层之后,利用已定义的导电层作为罩幕来进行口袋离子植入,接着,在导电层的侧壁形成间隙壁,再进行形成埋入式漏极的离子植入,由于部分的暴露基底已被间壁隙壁所覆盖,因此所形成的埋入式漏极范围缩小,而且被包覆在口袋掺杂区之内。因此,埋入式漏极的离子扩散不至于缩短信道,而有利器件缩小制作过程。

Description

利用减少漏极植入范围而缩小器件尺寸的方法

技术领域

本发明是有关于一种使器件缩小的方法，更特别的是有关于一种利用减少漏极植入范围而缩小器件尺寸的方法。

背景技术

为了得到短、小、轻、薄的器件或应用系统，埋入式结构的形成显得相当重要，例如是埋入式漏极，其形成于各种不同的内存器件中。然而，随着系统或器件一再地缩小，相对地也产生了一些制作工艺上的问题，而导致器件的可靠性降低，最常见的就是有效信道(Channel)的缩短。

图1绘示出利用传统的方法所形成的一埋入式漏极(Buried Drain，BD)，在基底100上，形成并定义一氧化层/氮化层/氧化层(ONO)堆栈102及一导电层104，以暴露出部分的基底100，接着，对暴露的基底100实施一离子植入制作工艺，以形成一埋入式漏极106。由于埋入式漏极106的离子浓度远大于周边的基底100，再加上在离子植入步骤之后，通常会对埋入式漏极106进行回火，以重组埋入式漏极106的晶格排列，如此，更强化了埋入式漏极106内部掺质的向外扩散。而此扩散的作用，使得信道区有效长度变短。

除了形成埋入式漏极的离子植入步骤之外，通常还会实施一口袋掺杂区以防止击穿(Punch-through)，而理想的口袋掺杂区(PocketDoped Region)应该包覆住所有的埋入式漏极区。图2A及图2B绘示出一种传统的口袋掺杂区及一种传统的埋入式漏极。

图2A提供了一基底200，接着，形成并定义一堆栈层202及一导电层204。然后，再利用大角度离子植入208，在基底200中形成一口袋掺杂区210。由于该口袋掺杂区210是利用大角度离子植入所形成的，其轮廓如图2A所示。在形成埋入式漏极206之后，如图2B图所示，此一口袋离子植入区210无法将埋入式漏极206完全包覆，而使其效果不佳，影响器件的可靠性。

发明内容

因此，本发明提供了一种利用减少漏极植入范围而缩小器件尺寸的方法，首先，提供一基底，并在该基底上形成一第一氧化层、一氮化层、以及一第二氧化层的堆栈层，以及位于该第二氧化层上方的一导电层。在导电层的上方形成一光阻层，以微影蚀刻法定义该导电层，并在其中形成开口，以暴露出部分的第二氧化层。其中，暴露的第二氧化层正下方的基底部分，即是欲形成口袋掺杂区的预定部分。

接着，以已定义的导电层为罩幕层，先对暴露的基底进行口袋离子植入，以形成一口袋掺杂区。由于其掺杂浓度不高，因此，不至于过度扩散至第一氧化层的下方以影响栅极下方的信道长度。在形成口袋掺杂区之后，在已定义的导电层的侧壁上形成一间隙壁。此一间隙壁的形成使得开口的宽度减小，也就是减少了暴露的基底部分，接着，再去除暴露的第二氧化层及氮化层，以暴露出部分的第一氧化层，再进行漏极离子植入，以在暴露的第一氧化层下方的基底中形成一漏极。由于间隙壁的形成，被漏极离子植入的基底完全被包覆在口袋掺杂区之内。此外，即使漏极离子会向浓度较低的区域扩散，由于其形成范围缩小，因此，在扩散之后，信道长度仍不至于被缩小，因此，有利于器件尺寸的缩小，以得到产品的高密集度。

接着，利用热氧化法，在暴露的基底上，也就是漏极上方形成一埋入式漏极氧化层，再在基底上形成一字线(Word Line)。

在以上的实施例中，其中暴露的第二氧化层及其下方的氮化层也可以在形成间隙壁之前去除，这样，间隙壁不但覆盖了导电层的侧壁，也覆盖了第二氧化层以及氮化层的侧壁，而不会影响本案所想达成的主要目的。

在本发明的一实施例中，以上的方法可以用来形成一NROM器件，又或者在另一实施中，在形成埋入式漏极区以作为埋入式位线之后，可以该定义的导电层去除，在埋入式位线上形成一位线氧化层，然后，再于基底上形成一字线，以形成一SONOS器件。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明。

附图说明

图1绘示出一种传统埋入式漏极结构的一剖面图。

图2A绘示出一种传统口袋离子植入区结构一剖面图。

图2B绘示出一种传统的埋入式漏极以及口袋离子植入区结构的一剖面图。

图3A至图3D为一部面图，绘示出基于本发明的一较佳实施例中一种埋入式漏极的形成方法以及一种包括此一埋入式漏极的存储器件。

图4为一剖面图，其绘示出基于本发明的另一较佳实施例中，一种埋入式漏极的形成方法，以及一种包括此一埋入式漏极的器件。标号说明：

100、200、300：基底

102、202：氧化层/氮化层/氧化层的堆栈层

104、204、308：导电层         206、106、318：埋入式漏极区

208、210、310：口袋离子植入   212、316：漏极离子植入

302、306：氧化层              304：氮化层

312：口袋掺杂区               314：间隙壁

320：漏极氧化层               322：字线

具体实施方式

图3A-3D绘示出依据本发明的一较佳实施例。请参考图3A，首先，提供一基底300，例如是一个含有P-型或N-型掺杂的硅基底。在基底300形成一氧化层302，一氮化层304以及一氧化层306而成为一所谓的氧化层/氮化层/氧化层堆栈，在此，氧化层302的作用包括介于浮栅及基底之间的栅氧化层，氮化层304因具有载子陷阱(Carrier Trapping)的功能，可以取代传统的导体或复晶硅浮栅，针对其特殊的功能，在此又称为陷阱层(Trapping Layer)，而氧化层306则可用作为控制栅和浮栅之间的氧化层，因此，氧化层302、氮化层304、及氧化层306的厚度必需控制得当以达到其所应用的功能。接着，在氧化层306的上方形成一导电层308，其最好是一复晶硅层，以作为器件的控制栅。

利用微影蚀刻制作工艺，导电层308被定义而暴露出部分的氧化层306，利用被定义的导电层308为罩幕层，对暴露的氧化层306下方的基底300进行一口袋离子植入310，以在相邻的两个导电层308之间的基底300中形成一口袋掺杂区312。

接着，请参考图3B，在被定义导电层308的侧壁上形成一间隙壁314，然后再去除暴露的氧化层306及氮化层304，以暴露出部分的氧化层302。移除暴露的氧化层306及其下方的氮化层304的步骤也可以在形成间隙壁314之前进行，如此，间隙壁314的形成不但覆盖了导电层308的侧壁，也覆盖了氧化层306及氮化层304的侧壁。以上两种形成皆不会影响本案缩小器件且保持器件的可靠性的目的。形成间隙壁314的步骤包括先在该基底300上形成一间隙壁材料，例如是一介电材料，再利用回蚀步骤去除部分的间隙壁材料，以形成该间隙壁314。

接着，如图3C所示，对暴露的氧化层302下方，口袋掺杂区312内的基底300进行漏极离子植入316，以形成埋入式漏极区318。在此，间隙壁314的形成覆盖了暴露的氧化层302的边缘部分，使得漏极离子植入316的范围变小，导致埋入式漏极区318的形成可以局限于口袋离子植入区312的范围之内，即使因其高浓度载子的扩散特性或后续高温而造成漏极区离子的向外扩散，其所扩散的范围也不会影响到信道的长度。此外，间隙壁314的厚度可以调整，以针对不同器件对信道长度的要求控制埋入式漏极区318的范围。

如图3D所示，在形成埋入式漏极区318之后，可利用热氧化法，在埋入式漏极318上方形成一漏极氧化层320。然后，在基底300上形成一导电层322以作为字线。图3A-3D中所示的实施例可应用作为一NROM器件，其中，该埋入式漏极区318即为NROM器件的埋入式位线。

在本发明的另一个实施例中，是在形成被口袋掺杂区312包覆的埋入式漏极区318，以及其上方的漏极氧化层320之后，将导电层308予以去除。接着，如图4所示，先在埋入式漏极区318表面形成一漏极氧化层320，再于基底300上形成一字线322。此一方法可应用作为一SONOS器件的形成方法。其中，埋入式漏极318即为埋入式位线，而其表面的氧化层320则作为位线氧化层。

虽然本发明已以较佳实施例公开如上，然并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定为准。

Claims (20)

1.一种利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：包括：

在一基底上依序形成一第一氧化层、一陷阱层、一第二氧化层、以及一导电层；

定义该导电层，以暴露出部分的该第二氧化层；

以定义的该导电层为罩幕，进行一口袋离子植入步骤，以在该第二氧化层的暴露部分下方的该基底中形成一口袋掺杂区；

在该导电层的侧壁形成一间隙壁，并将暴露的第二氧化层及其下方的该陷阱层去除；

以该间隙壁及已定义的该导电层为罩幕层，进行一漏极离子植入步骤，以在该口袋掺杂区的该基底中形成一埋入式漏极区。

2.如权利要求1所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：又包括在该埋入式漏极区形成一漏极氧化层的步骤。

3.如权利要求2所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该漏极氧化层的步骤包括热氧化法。

4.如权利要求2所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：又包括在该基底上形成一字线，以形成一NROM器件。

5.如权利要求1所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该陷阱层的步骤包括形成一氮化层。

6.如权利要求1所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该导电层的步骤包括形成一复晶硅层。

7.如权利要求1所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该间隙壁的步骤又包括：

在该基底上形成一间隙壁材料层；

对该间隙壁材料层进行回蚀以形成该间隙壁。

8.如权利要求7所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中该间隙壁材料层包括一介电层。

9.一种SONOS器件的制造方法，其特征在于：包括：

在一基底上形成一第一氧化层，一氮化层及一第二氧化层；

在该第二氧化层上形成一导体图素；

利用该导体图素为罩幕，进行一口袋离子植入步骤，以在基底中形成一口袋掺杂区；

在该导体图素的侧壁上形成一间隙壁，并去除未被该导体图素覆盖的该第二氧化层及该陷阱层；

以该间隙壁及该导体图素为罩幕，进行一漏极离子植入步骤，以在该基底中形成一埋入式位线；

去除该导体图素；

以剩余的该陷阱层为罩幕，利用热氧化法在该埋入式位线表面形成一位线氧化层；

在该基底上形成一字线。

10.如权利要求9所述的SONOS器件的制造方法，其特征在于：其中形成该导电层的步骤包括形成一复晶硅层。

11.如权利要求9所述的SONOS器件的制造方法，其特征在于：其中形成该间隙壁的步骤又包括：

在该基底上形成一间隙壁材料层；

对该间隙壁材料层进行回蚀以形成该间隙壁。

12.如权利要求11所述的SONOS器件的制造方法，其特征在于：其中该间隙壁材料层包括一介电层。

13.一种利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：包括：

在一基底上依序形成一第一氧化层，一陷阱层，一第二氧化层，以及一导电层；

定义该导电层，以暴露出部分的该第二氧化层；

以定义的该导电层为罩幕，进行一口袋离子植入步骤，以在该第二氧化层的暴露部分下方的该基底中形成一口袋掺杂区；

以定义的该导电层为罩幕，除去暴露的该第二氧化层及其下方的该陷阱层；

在该导电层的侧壁形成一间隙壁；

以该间隙壁及已定义的该导电层为罩幕层，进行一漏极离子植入步骤，以在该口袋掺杂区的该基底中形成一埋入式漏极区。

14.如权利要求13所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于；又包括在该埋入式漏极区形成一漏极氧化层的步骤。

15.如权利要求14所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该漏极氧化层的步骤包括热氧化法。

16.如权利要求14所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：又包括在该基底上形成一字线，以形成一NROM器件。

17.如权利要求13所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该陷阱层的步骤包括形成一氮化层。

18.如权利要求13所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该导电层的步骤包括形成一复晶硅层。

19.如权利要求13所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中形成该间隙壁的步骤又包括：

在该基底上形成一间隙壁材料层；

对该间隙壁材料层进行回蚀以形成该间隙壁。

20.如权利要求19所述的利用减少漏极植入范围而缩小器件尺寸的方法，其特征在于：其中该间隙壁材料层包括一介电层。

Images