CN1225795C - 储存多重位元信息的罩幕式只读存储器 - Google Patents
储存多重位元信息的罩幕式只读存储器 Download PDFInfo
- Publication number
- CN1225795C CN1225795C CN 02120451 CN02120451A CN1225795C CN 1225795 C CN1225795 C CN 1225795C CN 02120451 CN02120451 CN 02120451 CN 02120451 A CN02120451 A CN 02120451A CN 1225795 C CN1225795 C CN 1225795C
- Authority
- CN
- China
- Prior art keywords
- ditches
- irrigation canals
- doped region
- order information
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明揭示了一种储存多重位元信息的罩幕式只读存储器，它包含一底材，具有第一与第二沟渠于其内，其中第一沟渠深度较第二沟渠深；一共形(conformal)介电层位于第一与第二沟渠之侧壁与底部上；一传导层充满第一与第二沟渠内；一第一掺杂区位于第一沟渠之下；一第二掺杂区位于第二沟渠之下；以及一第三掺杂区位于底材之表面内与介于第一与第二沟渠之间。
Description
(1)技术领域
本发明系有关于一种存储器元件，特别是有关一种储存多重位元信息的罩幕式只读存储器。
(2)背景技术
现今的应用上有许多种为人所知的只读存储器；其中的一种是平坦式只读存储器。为了满足较佳的存储器单元效率的需求，存储器胞的间距(pitch)与区块高度(bank height)便成为设计时重要的考虑因素。当存储器单元的设计尺寸逐渐缩小时，接触窗的大小与金属间距也成为限制的因素之一；另一方面，使用区域氧化(LOCOS)形式的金属氧化物半导体作为存储器阵列的区块选择晶体管也会导致布局面积的缩小不易。
一般而言，只读存储器是用来储存数据讯息在一永久性的、非挥发性记忆体形式。半导体只读存储器大部分应用于数位电子设备，例如电脑、事务机与游戏机等等，且可永久储存数据信息在此设备中。这样永久数据信息包含微小程式控制、电子游戏与列印源等等。而随着持续不断数位电子的发展与相对需要大量数据信息，需要发展便宜与高容量的只读存储器。
通常半导体只读存储器储存数据信息于存储器胞阵列，其中每一存储胞为单一晶体管。经由永久储存存储器胞晶体管控制数据位元于存储器胞晶体管个别的物理或电气特性。例如，于典型的只读存储器中，其中存储器胞为金属氧化半导体场效晶体管(MOSFETs)，存储器晶体管具有第一启始电压储存数据位元为″0″，及具有第二启始电压不同于第一启始电压储存数据位元为″1″。
经由将多数位元线与字符线交错以形成半导体只读存储器，且位元线扩散至半导体底材上及字符线平卧于底材上。字符线利用薄闸极氧化层与位元线以及底材完全地分离，使得存储器胞金氧场效晶体管的阵列形成。在此阵列中，字符线当作闸极，位元线当作源极与汲极的扩散区域。然后，适当地调节单独存储器胞晶体管的通道区域的掺杂浓度，与程控存储器胞晶体管以表现启始电压相对于它们所储存数据位元。在罩幕式程控只读存储器的例子中，数据位元密码执行于存储器胞晶体管之上，且藉由离子植入至适合存储器胞晶体管的通道区域，以此调节其启始电压。
图1为罩幕式只读存储器晶胞的俯视图。俯视图中分别表示多晶硅层100，源极区域102，汲极区域104以及晶体管106，其中形成晶体管106介于源极102与汲极104之间，是做为罩幕式只读存储器晶胞，可适用于关″0″或开″1″两种型式。而传统罩幕式只读存储器的制程空间小，且通道长度相同，如加不同电压，只有关″0″与开″1″两种型式，储存数据空间小。
而基于上述的这些原因，极欲寻求一种储存多重位元信息的罩幕式只读存储器。
(3)发明内容
本发明的目的是提供一种储存多重位元信息的罩幕式只读存储器，它于底材下形成以使晶体管表面平坦而可以增加制程空间，具体说：
本发明的主要目的是提供一种储存多重位元信息的罩幕式只读存储器，用以减小晶体管表面面积以增加存储器阵列的存储容量。
本发明的另一目的是提供一种储存多重位元信息的罩幕式只读存储器，藉以使用不同沟渠深度以形成不同通道长度。
本发明的又一目的是提供一种储存多重位元信息的罩幕式只读存储器，藉以使用不同通道长度可储存数据型式多于关″0″与开″1″之两种型式。
根据本发明一方面的一种储存多重位元信息的罩幕式只读存储器，它包含一底材，具有第一与第二沟渠于其内，其中第一沟渠深度较第二沟渠深；一共形(conformal)介电层位于第一与第二沟渠的侧壁与底部以及底材上；一传导层充满第一与第二沟渠内；一第一掺杂区位于第一沟渠之下；一第二掺杂区位于第二沟渠之下；以及一第三掺杂区位于底材的表面内与介于第一与第二沟渠之间。
根据本发明另一方面的一种储存多重位元信息的罩幕式只读存储器，其特点是包含：一底材，具有一第一与一第二沟渠于其内，该第一沟渠深度较该第二沟渠深；一共形介电层当作闸极介电层位于该第一与该第二沟渠的侧壁与底部以及底材上；一第一传导层当作闸极电极充满该第一与该第二沟渠内；一第一掺杂区位于该第一沟渠之下；一第二掺杂区位于该第二沟渠之下；一第三掺杂区位于该底材的表面内与介于该第一与该第二沟渠之间；以及一第二传导层位于该第一传导层上。
本发明是利用两次光罩步骤产生不同的沟渠深度，即会有不同的通道长度，举例来说，有通道长度A与通道长度B，当加入电压大或小时皆可开或关，即有不同的四个组合，也可说可单独使用通道长度A或通道长度B，也可两个同时使用，使得晶体管面积和传统一样，但储存数据可为传统的两倍，且本结构是于底材下形成，使得底材表面平坦，而使制程空间佳。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1为传统罩幕式只读存储器晶胞的部分底材的俯视图；
图2A-图2D显示的是依据本发明的最佳实施例，关于一种储存多重位元信息的罩幕式只读存储器的截面剖视图；以及
图3为本发明的罩幕式只读存储器晶胞的部分底材的俯视图。
(5)具体实施方式
本发明可广泛地应用到许多半导体装置中，并且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明结构时，习知此领域的人士应有的认知是许多的步骤与材料可以替换，这些一般的替换无疑地亦不脱离本发明的精神及范围。
其次，本发明用示意图详细描述如下，在详述本发明实施例时，表示半导体结构的剖面图在半导体制程中会不依一般比例作局部放大以利说明，然不应以此作为有限定的认知。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明提供一种储存多重位元信息的罩幕式只读存储器。本结构包含一底材，具有第一与第二沟渠于其内，其中第一沟渠深度较第二沟渠深；一共形(conformal)介电层位于第一与第二沟渠的侧壁与底部上；一传导层充满第一与第二沟渠内；一第一掺杂区位于第一沟渠之下；一第二掺杂区位于第二沟渠之下；以及一第三掺杂区位于底材之表面内与介于第一与第二沟渠之间。
然而，本发明是利用两次光罩步骤产生不同的沟渠深度，即会有不同的通道长度，举例来说，有通道长度A与通道长度B，当加入电压大或小时皆可开或关，即有不同的四个组合，也可说可单独使用一通道长度A或通道长度B，也可两个同时使用，使得晶体管面积和传统一样，但储存数据可为传统的两倍，且本结构是于底材下形成，使得底材表面平坦，使得制程空间佳。
图2A-图2D图显示的是依据本发明的最佳实施例，关于一种储存多重位元信息的罩幕式只读存储器的截面剖视图。
图3为本发明罩幕式只读存储器晶胞时的部分底材的俯视图。
本发明揭示底材具有不同深度的两个沟渠。形成共形介电层于两个沟渠的侧壁与底部以及底材上。然后，充满传导层于两个沟渠内。一第一掺杂区位于第一沟渠之下；一第二掺杂区位于第二沟渠之下；以及一第三掺杂区位于底材之表面内与介于第一与第二沟渠之间。利用介电层作为闸极介电层与利用传导层作为闸极电极。利用第一与第二掺杂区为源极区域与利用第三掺杂区为汲极区域。使用不同深度的两沟渠为不同通道长度。
参照图2A所示，提供一底材200。接着，形成垫氧化层202于底材200上。之后，形成介电层204于垫氧化层202上。此介电层层204包含氮化硅。藉由化学气相沉积法、低压化学气相沉积法、或等离子体增益化学气相沉积法沉积此介电层204。另外，形成一图案化第一光阻层205覆盖于介电层204上当作第一光罩，再经由蚀刻方式在底材200内形成沟渠207。沟渠207的深度介于2000埃与6000埃之间。在本实施例中，较佳的沟渠深度为3500埃。
参照图2B所示，移除第一光阻层205。接着，形成一图案化第二光阻层209覆盖于介电层204上作为第二光罩，再经由蚀刻方式在底材200内形成沟渠211。沟渠211的深度介于3000埃与8000埃之间。在本实施例中，沟渠211的深度最好为5000埃。沟渠211之深度较沟渠207深度大。
参照图2C所示，分别移除第二光阻层209，介电层204与垫氧化层202。然后，形成共形介电层212于沟渠207与21 1的侧壁与底部以及底材200上。接着，植入离子至底材内200以分别形成源极区域214s于沟渠207及沟渠211之下，以及汲极区域214d于底材200表面与沟渠207及沟渠211之间。
参照图2D所示，移除共形介电层212。然后，再形成一新共形介电层以形成闸极氧化层216于沟渠207与211的侧壁与底部以及底材200上。接着，沉积闸极多晶硅层218于闸极氧化层216上。另外，形成硅化金属层220于闸极多晶硅层218上。此硅化金属层220包含硅化钨(WSiX)。
图3为本发明罩幕式只读存储器晶胞时的部分底材的俯视图。俯视图中分别表示多晶硅层300，汲极区域302，源极区域304，以及第一晶体管306A与第二晶体管306B，其中分别形成第一晶体管306A与第二晶体管306B介于源极304与汲极302之间。第一晶体管306A与第二晶体管306B是藉由利用两次光罩步骤产生不同的沟渠深度，即会有不同的通道长度。举例来说，有通道长度A与通道长度B，当加入电压大或小时皆可开或关，即有不同的四个组合(0，0)、(0，1)、(1，0)及(1，1)，也可说可单独使用一通道长度A或通道长度B，也可两个同时使用，使得晶体管面积和传统一样，但储存数据可为传统的两倍，且本发明结构乃于底材下形成，使得底材表面平坦，使得制程空间佳。
根据本发明所提供一种储存多重位元信息的罩幕式只读存储器，此结构于底材下形成，使得晶体管表面平坦化以增加制程空间，再加上使用不同沟渠深度以形成不同通道长度、以及使用不同通道长度以储存数据型式多于关″0″与开″1″之两种型式的优点。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
Claims (8)
1.一种储存多重位元信息的罩幕式只读存储器，其特征在于，包含：
一底材，具有一第一与一第二沟渠于其内，其中该第一沟渠深度较该第二沟渠深；
一共形介电层位于该第一与该第二沟渠的侧壁与底部以及底材上；
一传导层充满该第一与该第二沟渠内；
一第一掺杂区位于该第一沟渠之下；
一第二掺杂区位于该第二沟渠之下；以及
一第三掺杂区位于该底材的表面内与介于该第一与该第二沟渠之间。
2.如权利要求1所述的储存多重位元信息的罩幕式只读存储器，其特征在于，所述的共形介电层是闸极介电层，而传导层是闸极电极。
3.如权利要求1所述的储存多重位元信息的罩幕式只读存储器，其特征在于，所述的第一掺杂区、第二掺杂区为源极区域。
4.如权利要求1所述的储存多重位元信息的罩幕式只读存储器，其特征在于，所述的第三掺杂区为汲极区域。
5.一种储存多重位元信息的罩幕式只读存储器，其特征在于，包含：
一底材，具有一第一与一第二沟渠于其内，该第一沟渠深度较该第二沟渠深；
一共形介电层当作闸极介电层位于该第一与该第二沟渠的侧壁与底部以及底材上；
一第一传导层当作闸极电极充满该第一与该第二沟渠内；
一第一掺杂区位于该第一沟渠之下；
一第二掺杂区位于该第二沟渠之下；
一第三掺杂区位于该底材的表面内与介于该第一与该第二沟渠之间；以及
一第二传导层位于该第一传导层上。
6.如权利要求5所述的储存多重位元信息的罩幕式只读存储器，其特征在于，所述的第一掺杂区、第二掺杂区为源极区域。
7.如权利要求5所述的储存多重位元信息的罩幕式只读存储器，其特征在于，所述的第三掺杂区为汲极区域。
8.如权利要求5所述的储存多重位元信息的罩幕式只读存储器，其特征在于：
所述的第一掺杂区为一第一源极区，位于该第一沟渠下；
所述的第二掺杂区为一第二源极区，位于该第二沟渠下；以及
所述的第三掺杂区为一汲极，位于该底材的表面内与介于该第一与该第二沟渠之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02120451 CN1225795C (zh) | 2002-05-23 | 2002-05-23 | 储存多重位元信息的罩幕式只读存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02120451 CN1225795C (zh) | 2002-05-23 | 2002-05-23 | 储存多重位元信息的罩幕式只读存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1459867A CN1459867A (zh) | 2003-12-03 |
| CN1225795C true CN1225795C (zh) | 2005-11-02 |
Family
ID=29427040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02120451 Expired - Lifetime CN1225795C (zh) | 2002-05-23 | 2002-05-23 | 储存多重位元信息的罩幕式只读存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1225795C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072803B2 (en) * | 2009-05-26 | 2011-12-06 | Macronix International Co., Ltd. | Memory device and methods for fabricating and operating the same |
-
2002
- 2002-05-23 CN CN 02120451 patent/CN1225795C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1459867A (zh) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415973B1 (ko) | Dram셀장치및그제조방법 | |
| US5350937A (en) | Non-volatile memory device having a floating gate | |
| US5702965A (en) | Flash memory cell and method of making the same | |
| US9455352B2 (en) | HTO offset for long leffective, better device performance | |
| JPH11135654A (ja) | スプリット・ゲート型フラッシュ・メモリー セルの構造 | |
| US7445995B2 (en) | Flash memory structure and fabrication method thereof | |
| US6608347B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20050033314A (ko) | 플래시 메모리 장치 및 그 제조 방법 | |
| CN1225795C (zh) | 储存多重位元信息的罩幕式只读存储器 | |
| TWI353672B (en) | Non-volatile memory and fabricating method thereof | |
| US6638822B2 (en) | Method for forming the self-aligned buried N+ type to diffusion process in ETOX flash cell | |
| US5936273A (en) | High-capacitance dynamic random access memory cell having a storage capacitor on a continuous irregular surface | |
| US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
| JP2004104009A (ja) | 半導体装置及びその製造方法 | |
| US6391716B1 (en) | Method for forming poly spacer electron tunnel oxide flash with electric-field enhancing corners for poly to poly erase | |
| KR100199370B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| US7859041B2 (en) | Gate structure of semiconductor device | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| KR100536799B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20020086650A (ko) | 비휘발성 메모리 디바이스들을 위한 이중 스페이서 공정 | |
| CN1192419C (zh) | 利用减少漏极植入范围而缩小器件尺寸的方法 | |
| CN101009327B (zh) | 半导体元件及其制造方法 | |
| KR101079875B1 (ko) | 복합 반도체 소자 및 그 제조 방법 | |
| KR950011030B1 (ko) | 반도체 장치의 이이피롬 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051102 |
|
| CX01 | Expiry of patent term |