CN1423198A - 用于有效地补偿故障信号线的数据总线装置和控制方法 - Google Patents

用于有效地补偿故障信号线的数据总线装置和控制方法 Download PDF

Info

Publication number
CN1423198A
CN1423198A CN02152422A CN02152422A CN1423198A CN 1423198 A CN1423198 A CN 1423198A CN 02152422 A CN02152422 A CN 02152422A CN 02152422 A CN02152422 A CN 02152422A CN 1423198 A CN1423198 A CN 1423198A
Authority
CN
China
Prior art keywords
bus
data
signal line
module
inoperable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02152422A
Other languages
English (en)
Other versions
CN1331054C (zh
Inventor
曹永洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1423198A publication Critical patent/CN1423198A/zh
Application granted granted Critical
Publication of CN1331054C publication Critical patent/CN1331054C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开一种与各个模块连接并在模块之间传送数据的数据总线。数据总线包括基本信号线和附加信号线。具有总线监视器和微处理器的主模块检测故障信号线并用附加信号线代替出故障的基本信号线,以使总线继续执行与之连接的模块之间的数据传送。总线上的信号线的状态通过总线上的特别的信号线通知给所有其它的模块,所以各个模块得知代替的状况。

Description

用于有效地补偿故障信号线的数据总线装置和控制方法
优先权要求
本发明请求2001年11月29日向韩国知识产权局申请、分配的申请号为2001-75072且名称为“数据总线系统和控制方法”的我的专利申请的优先权。这里将结合该其内容作为参考。
技术领域
本发明涉及一种数据总线系统，更特别地，本发明涉及一种仅具有单一总线的数据总线，该单一总线具有用于补偿有故障的、出错的信号线的附加信号线。
技术背景
在使用具有多个信号线的单一数据总线的数据总线系统中，当多个信号线中的一个或多个信号线出故障时，数据总线通常不能够正常工作。
Olarig的申请号为2002/0099980A1的美国专利申请为寻求克服这一问题而使用了64位总线。在Olarig的美国专利申请2002/0099980中，64位总线由32位低位总线和32位高位总线组成。如果没有出故障的信号线，则全部64位总线用于传输数据。如果在高位32位总线上至少一条信号线有奇偶错，则仅通过低位32位总线传输数据。如果在低位32位总线上至少一条信号线有奇偶错，则仅通过高位32位总线传输数据。
然而，Olarig的美国专利申请2002/0099980系统的主要缺点是：如果在组成64位总线的高位和低位32位总线上都有单一的故障信号线，整条64位数据总线就不能用于传输数据。因此，在Olarig的2002/0099980的64位总线上仅存在两条出错误的信号线就可以致使Olarig的2002/0099980中的整条64位总线不能够被使用。Olarig的2002/0099980系统的另一个缺点是：在Olarig的2002/0099980中的单一故障信号线使32条信号线无效，迫使要传输的数据在32位总线上传输，而不是在64位总线上传输。这样太没有效率。
我还没有见到这样的数据总线方法或装置：可以仅使单一故障信号线无效，且额外附加的信号线可以代替故障信号线，以使数据在具有一个或多个故障信号线的数据总线上传输。因此，需要一种更有效的数据总线装置，可以有效地补偿故障信号线，而不会消耗巨大的资源。
发明内容
因此本发明的目的是提供一种用于补偿数据总线上的出错和故障信号线的改进的方法和装置。
本发明的一个目的是提供一种用于补偿数据总线上的故障和出错的信号线的更为有效的方法和装置，所以不用将巨大的、无需的资源分配给这种数据总线。
本发明的另一个目的是提供一种方法和装置，用于检测数据总线上的个别故障信号线和用个别功能的附加信号线代替数据总线上的故障信号线，所以数据可以继续通过数据总线传输，而不用管故障信号线的存在。
本发明的另一个目的是数据总线上有一条维护信号线，用于识别哪些信号线出了故障和用哪些信号线代替故障信号线，并通知与数据总线连接的各模块。
本发明的另一个目的是提供多个模块，每个模块具有与新的数据总线连接的总线接口单元(BIU)，以向新的数据总线发送数据和从新的数据总线接收数据。
本发明的另一个目的是让多个模块的其中之一为主模块，余下的模块为从属模块，主模块通过使用维护信号线，与传送数据的信号线和故障信号线进行通信。
本发明的另一个目的是提供新的数据总线和异步传输模式(ATM)单元的模块部分。
通过提供一种包括多个基本信号线和多个附加信号线与维持信号线的单一数据总线的数据总线系统，可以获得上述的这些和其它目的。当没有故障信号线时，仅由基本信号线用于传输数据。当在基本信号线中检测到一个或多个故障信号线时，故障信号线就不再用于传输数据。相反，用附加信号线代替故障信号线，所以通过使用同一条数据总线和使用同样数量的信号线，数据总线继续传输。例如，如果检测到基本信号线中有三条有故障，就选择出三条附加信号线以代替这三条出故障的基本信号线，以及余下的运行中的基本信号线和选出的三条附加信号线一起用来传输数据。这三条出故障的信号线和没有选出的附加信号线仍然是空闲的。维护信号线传送关于哪些基本信号线有故障和选出哪些附加信号线替代出故障的基本信号线以传输数据的信息。
上述总线装置可以用于ATM单元。在这种情况下，多个模块与数据总线连接。仅有一个模块是主模块，其它的模块指定为从属模块。每个模块具有BIU。主模块有总线信号监视器，用于测试和检测何时总线上的信号线出故障，以识别故障信号线和通知出故障的该信号线的主模块的微处理器。微处理器然后从多个附加信号线中选出一条用于代替故障信号线的信号线。然后，微处理器通知出错误的信号线的和选出的附加信号线的各模块。在各模块中，总线信号选择器与对应的用于传输或传送数据的信号线连接。在每个模块中的总线信号发射机直接与总线信号选择器连接，以用于向总线传输数据。总线信号监视器不断地监视总线，和当信号线出故障时，一组工作着的信号线被正常地更新。
附图说明
参考下列详细的说明并结合附图，将会更完整地理解本发明和许多附带的益处，同样本发明会变得更清晰和易于理解，其中附图中相同的参考数字表示相同或相似的元件，其中：
图1是在异步传输模式ATM单元中使用双数据总线的数据总线系统的示意图；
图2是根据本发明的原理在ATM单元中的数据总线系统的示意图；
图3是描述根据本发明的原理与数据总线连接的主模块的图；和
图4是描述根据本发明的原理在ATM单元中的数据总线系统的操作的流程图。
具体实施方式
克服可能发生的故障信号线这一问题的一个解决方法是提供两条传送数据的总线。每条总线包括多条信号线。图1描述了这种在异步传输模式ATM单元中存在两条总线的装置。与总线10和20两者都连接的是m个模块，每个模块有BIU。数据总线10被称为主数据总线和数据总线20被称为替代数据总线。当没有故障信号线时，数据总线10仅用于传送数据而替代总线20空闲。当在主数据总线10中检测到故障信号线时，则替代总线20用于传送数据而主要总线保持空闲。
为了使这种装置能够在ATM单元中工作，m个模块30-1到30-m中的每一个模块必须具有两个BIU，第一个BIU 40与主要总线10连接，第二个BIU 50与替代总线20连接。因此，当主要总线10在传送数据时，使用模块30-1到30-m中的各个BIU 40，而模块30-1到30-m中的各个BIU 50空闲。当在主要总线10中检测到故障信号线且替代总线20用于传送数据时，模块30-1到30-m中的各个BIU 40保持空闲，而使用模块30-1到30-m中的各个BIU 50，以用于数据传输处理。
参考Olarig的2002/0099980，图1中的方案存在下列缺点。图1需要大量的冗余电路。结果是，在任意所给的时刻，m个BIU和一整条总线是空闲的。这一额外的电路增加了制造成本，因此不是用于补偿故障信号线的非常理想的方法。
更糟的是，在图1的设置中，如果故障信号线存在于主要总线10和替代总线20两者中，就不能够再传输数据。因此，需要有一种用于ATM交换机的装置，即能够很便宜地用更少的冗余部件制造，又能够在多个信号线出故障时进行补偿而具有更好的复原力。
参考图2，描述了根据本发明的原则的ATM单元的数据总线系统。不像图1，图2仅有一条总线100。此外，虽然图2中有m个模块200-1到200-m，每个模块仅有一个BIU 300，因为仅存在一个总线100。因此，不像图1的设置，图2不需要第二条总线、第二组BIU和从第二组BIU连接到第二条总线的第二组的电连接线。图2获得补偿总线上故障信号线的目的，而无需使用增加了相当多的制造成本的所有的冗余电路。
在图2，模块200-1到200-m中仅有一个模块是主模块，余下的模块是从属模块。图3是图2的详细的方框图。在图3中，假设模块200-1是主模块，模块200-2到200-m是从属模块。图3详细地描述主模块200-1的所有电路元件和总线100的详细结构。
转向图3，总线100包括多个(n个)基本信号线110(S1到Sn)，多个(y个)附加(或额外的)的信号线120(Sn+1到Sn+y)和维护信号线140。当没有故障信号线时，基本信号线110仅在总线100上传送数据，及所有附加信号线120是空闲的。当检测到一个或多个基本信号线出故障时，选择出对应数量的附加信号线120用于代替出故障的基本信号线。因此，出故障的基本信号线和未选出的附加信号线是空闲的，而使用没有故障的基本信号线和选出的附加信号线传送数据。要理解维护信号线140仅用做通知其它的模块使用总线100上的哪些根信号线进行数据传送、总线100上哪些根信号线是有故障的和总线上哪些根信号线当前是空闲的。
现在将确切解释图3的元件是如何取得上述结果的。在图3，主模块200-1包括总线接口单元(BIU)300。BIU 300包括总线信号监视器350和总线信号选择器310。在主模块200-1中的总线信号选择器310直接与除了维护信号线140之外的总线10上的所有信号线连接。总线信号监视器350用于测试差错、故障和出错的信号线。当总线信号监视器350检测到故障信号线时，总线信号监视器350通知模块200-1中的微处理器210已经发现出故障的信号线了，并为微处理器210识别哪些条信号线有故障。然后，微处理器210选择出用来替代故障信号线的附加信号线Sn+1到Sn+y的其中之一。在微处理器210作出选择之后，微处理器210将关于哪些条信号线有故障，哪些条信号线传送数据和哪些条信号线是空闲的信息置于总线100的维护信号线140上，以通知其它模块200-2到200-m。此外，微处理器210通知总线信号选择器310哪些条信号线有故障，哪些条信号线正在传送数据和哪些条信号线是空闲的。总线信号选择器310将正在传送数据的信号线与总线信号发射机330连接，以通过总线100发送和接收数据。参考数字240是用于将微处理器210与ROM220和RAM230连接的处理总线。参考数字320是总线发射机330的信号线。
BIU 300还包括ATM单元处理器340，对来自总线信号发射机330的数据执行ATM单元数据流的信号处理，并向总线信号发射机330转发数据。主模块200-1还包括用于存储初始状态和主模块的操作所必需的程序的只读存储器ROM 220，和用于操作主模块的暂时数据存储的随机存储器RAM 230。
除了下列例外，从属模块200-2到200-m的构成与主模块200-1相似。通常，从属模块没有ROM220、RAM 230和微处理器210。此外，从属模块200-2到200-m中的总线信号选择器310可以与维护信号线140连接。这使得主模块200-1的微处理器210可以通知从属模块200-2到200-m中的各个模块的每个总线信号选择器310关于总线100上的哪些条信号线在积极地传送数据，哪些条信号线出故障了和哪些条信号线是空闲的信息。要理解本发明的范围不限于从属模块200-2到200-m的特殊的设计，因为，例如，从属模块200-2到200-m的构成可以变化为包括微处理器和存储器。
将参考图4的流程图对图2和3中描述的新的总线100和ATM单元的操作进行说明。首先，在步骤S10，在主模块200-1的BIU 300内的总线信号监视器350测试数据总线100内的每条信号线的功能性。然后，在步骤S20，主模块200-1的BIU 300内的总线信号监视器350向主模块200-1的微处理器210传送测试结果，以使微处理器210分析测试结果，及如果需要的话，进行进一步的操作。在步骤S30，如果测试结果表明总线100上的一个或多个前面的功能信号线已经开始出故障了，则控制进行到步骤S40，主模块200-1的微处理器210需要进行进一步的操作。如果测试结果表示由于最近测试过总线100中的信号线，该信号线的功能状态没有改变，则在步骤S30中的控制进行到步骤S60，且此时，不需要由主模块200-1的微处理器210进行进一步的处理。
在步骤S40，主模块200-1的微处理器210选择并用附加信号线代替相应的最近发现的故障信号线。例如，当判断出第n条信号线(Sn)已经出故障时，微处理器210选择附加信号线120的其中之一，例如传送数据的信号线Sn+y以代替步骤S40的故障信号线Sn。
在步骤S50，在选择出代替最近发现的出故障的基本信号线的附加信号线之后，主模块200-1的微处理器210将关于哪些条基本线现在有故障、哪些条替代的信号线正在传送数据和哪些条替代的信号线是空闲的信息置于总线100上的维护信号线140上。在从属模块200-2到200-m包括微处理器的情况下，通过总线100上的维护信号线140通知从属模块的微处理器哪些条信号线传送数据、哪些条信号线有故障和哪些条信号线空闲。然后，每个从属模块的微处理器通知从属模块的总线信号选择器310哪些条信号线在传送数据，以使从属模块中的总线信号发射机330通过总线100发送和接收数据。在步骤S50，在从属模块不包括微处理器的情况下，关于哪些条信号线传送数据、哪些条信号线有故障和哪些条信号线空闲的信息直接从维护信号线140馈送到从属模块的每一个模块的总线信号选择器310。在步骤S60，在每个模块200-2到200-m中的总线信号选择器310仅将总线100上正在传送数据的信号线与总线信号发射机330连接，以使该模块通过总线100发送和接收数据，尽管可能总线100上有一个或多个信号线出故障。
上述描述的操作可以在数据总线系统初始化过程中产生，也可以在数据总线系统的操作过程中产生。根据本发明的原理的数据总线系统使得模块可以相互发送数据，尽管数据总线上可能有一个或多个信号线不能工作。这可以使用最少的额外电路来实现，由此降低复杂度、减少制造成本和冗余电路。此外，本发明使数据通过总线传输，即使存在不能工作的信号线，也可以使上述的设计和处理具有复原性。
应该理解本发明不限于仅替代出故障的基本信号线。要明白本发明也可以用于补偿出故障的附加信号线。且，本发明可以适用于其它系统，例如个人计算机的主板等等。
本发明的ATM单元的数据总线系统仅包括单一数据总线。然而，单一的数据总线对于数据总线系统进行正常的操作来说已经足够了，当发现总线上的单一线有故障时，将故障信号线用附加信号线代替。从而，可以改进数据总线的效率。且，可以小型化本发明的数据总线系统，花费较少的产品开销，提高其可靠性。
虽然参考优选实施例已经特别地示出和描述了本发明，但是本领域的普通技术人员应该明白本发明的上述和其它内容可能会有形式和细节上的修改，而不偏离本发明的精神和范围。

Claims (22)

1.一种装置，包括：
数据总线，其中数据总线包括：
多个基本信号线，在没有出现不能工作的信号线时，专门地用于与所述总线连接的模块之间传输数据；
额外附加信号线，在没有出现不能工作的基本信号线时，保持空闲；和
维护信号线，用于通知所述多个模块中的各个模块不能工作的基本信号线的存在或不存在和替代信号线传送数据的实现，所述多个模块其中之一包括：
测试所述总线上不能工作的基本信号线的总线信号监视器；
微处理器，通过所述维护信号线向所述多个模块的各个模块通知所述测试结果和所述附加信号线是否已经工作以传送数据，各模块包括将总线信号发射机与能够工作的、激活的信号线连接的总线信号选择器，该能够工作的、激活的信号线根据从所述维护信号线接收的信号传送数据，即使存在不能工作的基本信号线也能使正常数据通过所述总线在所述多个模块之间传输。
2.如权利要求1所述的装置，其特征在于所述装置仅有一条与所述多个模块中的各个模块连接的数据总线。
3.如权利要求1所述的装置，其特征在于所述总线包括用于替代相应的多个不能工作的基本信号线的多个额外附加的信号线，以使正常数据通过所述总线传输。
4.一种装置，包括仅有一条与多个模块连接的数据总线，所述数据总线包括多个基本信号线和多个附加信号线，所述附加信号线仅在存在不能工作的基本信号线时，用做替代不能工作的基本信号线的替代信号线，以在数据总线上传送数据。
5.如权利要求4所述的装置，其特征在于所述多个模块之一具有测试和检测不能工作的基本信号线存在与否的总线监视器。
6.如权利要求5所述的装置，其特征在于所述多个模块中的一个所述的模块还包括与所述总线监视器连接的微处理器，所述微处理器如果检测到不能工作的基本信号线，则识别不能工作的基本信号线，和当检测到不能工作的基本信号线时，确认所述的附加信号线用于替代所述不能工作的基本信号线，以在所述总线上传送数据。
7.如权利要求6所述的装置，其特征在于所述总线还包括当检测到不能工作的基本信号线时通知所述替代的所述多个模块的各个模块的维护信号线。
8.如权利要求7所述的装置，其特征在于所述多个模块中的各个模块还包括总线信号线选择器，根据从所述维护信号线接收的信息，有选择地仅与当前用于传送数据的可操作的信号线连接。
9.如权利要求8所述的装置，其特征在于所述多个模块中仅有一个模块包括微处理器。
10.一种用于补偿与多个模块连接的数据总线上不能工作的信号线的方法，所述方法包括：
在所述数据总线上测试各条信号线，以判断是否存在不能工作的信号线；
根据所述测试步骤检测不能工作的信号线的存在或不存在；
当检测到所述不能工作的信号线时，从总线上的一组附加信号线上选择信号线，用做代替不能工作的信号线的替代信号线，以传送数据；
通知所述多个模块的各个模块所述不能工作的信号线的特征和所述选出的附加信号线的特征；和
通过使用所述选出的附加信号线重新开始通过所述总线在所述多个模块的各个模块之间进行正常的数据通信。
11.如权利要求10所述的方法，其特征在于所述通信步骤包括将包含所述不能工作的信号线的特征和所述选出的附加信号线的特征的信息置于所述总线的维护信号线上，以通知用于传送数据的替代的信号线的各个模块。
12.如权利要求10所述的方法，其特征在于所述的测试步骤在初始化所述总线和所述多个模块时发生。
13.如权利要求10所述的方法，其特征在于所述的测试步骤在所述总线和所述多个模块的操作过程中的规则的时间间隔内发生。
14.如权利要求10所述的方法，其特征在于所述总线和所述多个模块是ATM单元的一部分。
15.一种装置，包括：
数据总线，具有一组传送数据的基本信号线和一组在没有故障信号线时保持空闲的附加信号线；
多个与所述数据总线连接的模块，通过数据总线在多个模块之间发送和接收数据；
检测所述总线上故障信号线的存在的总线监视器；
微处理器，当检测到出故障的基本信号线的存在时，从所述附加组的信号线中选出用于传送数据的替代信号线；和
通信线，通知所述存在故障信号线和选择的替代信号线的多个模块的各个模块，其中各个模块包括与所述通信线连接的信号选择器，所述信号选择器仅将当前用于传送数据的信号线与用于通过所述总线发送和接收数据的总线信号发射机连接。
16.如权利要求15所述的装置，其特征在于所述的通信线是所述总线上的特别维护信号线。
17.如权利要求15所述的装置，其特征在于所述总线监视器和所述微处理器设置在与所述总线连接的所述多个模块中的一个模块内。
18.如权利要求1所述的装置，其特征在于在所述多个模块之间传输数据的所述总线上的信号线的数量在不存在不能工作的信号线时与存在不能工作的信号线时在所述多个模块之间传输数据的所述总线上的信号线的数量相同。
19.如权利要求4所述的装置，其特征在于在所述多个模块之间传输数据的所述总线上的信号线的数量在不存在不能工作的信号线时与在存在不能工作的信号线时在所述多个模块之间传输数据的所述总线上的信号线的数量相同。
20.如权利要求10所述的方法，其特征在于在所述多个模块之间传输数据的所述总线上的信号线的数量在不存在不能工作的信号线时与存在不能工作的信号线时在所述多个模块之间传输数据的所述总线上的信号线的数量相同。
21.如权利要求10所述的方法，其特征在于所述的数据总线包括：多个传送数据的基本信号线；在一个或多个基本信号线出现故障时传送数据的多个附加信号线；和通知所述多个模块的各个模块哪些条基本信号线有故障和哪些条附加信号线代替所述基本信号线以用于传送数据的维护信号线；所述多个模块的各个模块包括在所述总线上选择出当前用于传送数据的信号线的信号选择器，向所述数据总线传输数据并从所述数据总线接收数据的总线信号发射机，所述多个模块其中的一个模块包括测试和检测所述总线上故障信号线的总线监视器和微处理器，其中微处理器在检测到一个或多个基本信号线有故障且不能传送数据的情况时，在所述总线上选择出附加信号线以传送数据，该微处理器与维护信号线连接并将关于检测和替代信号线的信息提供给维护信号线以通知其它模块中的信号选择器。
22.如权利要求15所述的方法，其特征在于所述数据总线包括：多个传送数据的基本信号线；在一个或多个基本信号线出现故障时传送数据的多个附加信号线；和通知所述多个模块的各个模块哪些条基本信号线有故障和哪些条附加信号线代替所述出故障的基本信号线以用于传送数据的维护信号线；所述多个模块的各个模块包括在所述总线上选择出当前用于传送数据的信号线的信号选择器，向所述数据总线传输数据并从所述数据总线接收数据的总线信号发射机，所述多个模块其中的一个模块包括测试和检测所述总线上故障信号线的总线监视器和微处理器，其中微处理器在检测到一个或多个基本信号线有故障且不能传送数据的情况时，在所述总线上选择出附加信号线以传送数据，该微处理器与维护信号线连接，并将关于检测和替代信号线的信息提供给维护信号线以通知其它模块中的信号选择器。
CNB02152422XA 2001-11-29 2002-11-27 用于有效地补偿故障信号线的数据总线装置和控制方法 Expired - Fee Related CN1331054C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0075072A KR100448709B1 (ko) 2001-11-29 2001-11-29 데이터 버스 시스템 및 그 제어방법
KR200175072 2001-11-29

Publications (2)

Publication Number Publication Date
CN1423198A true CN1423198A (zh) 2003-06-11
CN1331054C CN1331054C (zh) 2007-08-08

Family

ID=19716454

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02152422XA Expired - Fee Related CN1331054C (zh) 2001-11-29 2002-11-27 用于有效地补偿故障信号线的数据总线装置和控制方法

Country Status (3)

Country Link
US (1) US7073088B2 (zh)
KR (1) KR100448709B1 (zh)
CN (1) CN1331054C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419701C (zh) * 2003-09-11 2008-09-17 国际商业机器公司 针对故障状态的自主总线重新配置的方法和装置
CN101989242A (zh) * 2010-11-12 2011-03-23 深圳国微技术有限公司 一种提高soc系统安全的总线监视器及其实现方法
CN102047317A (zh) * 2008-05-30 2011-05-04 先进微装置公司 冗余方法以及着色器列修复的装置
US8502832B2 (en) 2008-05-30 2013-08-06 Advanced Micro Devices, Inc. Floating point texture filtering using unsigned linear interpolators and block normalizations
CN103546356A (zh) * 2013-10-10 2014-01-29 上海发电设备成套设计研究院 一种控制通讯补偿方法
US9093040B2 (en) 2008-05-30 2015-07-28 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386768B2 (en) 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US7739545B2 (en) * 2006-09-13 2010-06-15 International Business Machines Corporation System and method to support use of bus spare wires in connection modules
US8234540B2 (en) 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US20100005335A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Microprocessor interface with dynamic segment sparing and repair
KR101005932B1 (ko) * 2008-10-07 2011-01-06 삼성중공업 주식회사 네트워크 복원 장치 및 방법
KR20140113175A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 버스 프로토콜 검사기, 이를 포함하는 시스템 온 칩 및 버스 프로토콜 검사 방법
US9244799B2 (en) * 2014-01-06 2016-01-26 International Business Machines Corporation Bus interface optimization by selecting bit-lanes having best performance margins
US9501222B2 (en) 2014-05-09 2016-11-22 Micron Technology, Inc. Protection zones in virtualized physical addresses for reconfigurable memory systems using a memory abstraction

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208137A (ja) * 1985-03-12 1986-09-16 Fujitsu Ltd 自動障害復旧バス制御方式
JPH04134552A (ja) * 1990-09-26 1992-05-08 Nec Corp システムバス制御方式
JPH04359342A (ja) * 1991-06-05 1992-12-11 Mitsubishi Heavy Ind Ltd 多重データバスコントローラ
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
JP3329986B2 (ja) * 1995-04-28 2002-09-30 富士通株式会社 マルチプロセッサシステム
WO1996042159A1 (de) * 1995-06-08 1996-12-27 Philips Electronics N.V. System zum fehlersicheren übertragen von daten über einen differentiellen bus
KR100252250B1 (ko) * 1996-06-28 2000-04-15 윤종용 시스템복구장치
US6298376B1 (en) * 1997-03-07 2001-10-02 General Electric Company Fault tolerant communication monitor for a master/slave system
US6557121B1 (en) 1997-03-31 2003-04-29 International Business Machines Corporation Method and system for fault isolation for PCI bus errors
US6012116A (en) * 1997-12-31 2000-01-04 Sun Microsystems, Inc. Apparatus and method for controlling data, address, and enable buses within a microprocessor
US6182248B1 (en) * 1998-04-07 2001-01-30 International Business Machines Corporation Method and tool for computer bus fault isolation and recovery design verification
JPH11316744A (ja) * 1998-05-01 1999-11-16 Sony Corp 並列プロセッサおよび演算処理方法
JP2000020461A (ja) * 1998-07-01 2000-01-21 Nec Kofu Ltd バスアクセス制御回路
JP3663569B2 (ja) * 1998-08-14 2005-06-22 富士通株式会社 二重化システム
US6311296B1 (en) * 1998-12-29 2001-10-30 Intel Corporation Bus management card for use in a system for bus monitoring
JP2000222294A (ja) * 1999-01-29 2000-08-11 Toshiba Corp 計算機システム及びバス障害回復方法
US6449729B1 (en) * 1999-02-12 2002-09-10 Compaq Information Technologies Group, L.P. Computer system for dynamically scaling busses during operation
US6434703B1 (en) * 1999-06-08 2002-08-13 Cisco Technology, Inc. Event initiation bus and associated fault protection for a telecommunications device
JP3924107B2 (ja) * 2000-03-09 2007-06-06 富士通株式会社 半導体集積回路
US6633996B1 (en) * 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
CN2423617Y (zh) * 2000-05-18 2001-03-14 中国船舶重工集团公司第七研究院第七一一研究所 船用双现场总线接口卡
US6898740B2 (en) * 2001-01-25 2005-05-24 Hewlett-Packard Development Company, L.P. Computer system having configurable core logic chipset for connection to a fault-tolerant accelerated graphics port bus and peripheral component interconnect bus
US6871294B2 (en) * 2001-09-25 2005-03-22 Sun Microsystems, Inc. Dynamically reconfigurable interconnection
US7362697B2 (en) * 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419701C (zh) * 2003-09-11 2008-09-17 国际商业机器公司 针对故障状态的自主总线重新配置的方法和装置
CN102047317A (zh) * 2008-05-30 2011-05-04 先进微装置公司 冗余方法以及着色器列修复的装置
US8502832B2 (en) 2008-05-30 2013-08-06 Advanced Micro Devices, Inc. Floating point texture filtering using unsigned linear interpolators and block normalizations
US9093040B2 (en) 2008-05-30 2015-07-28 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN102047317B (zh) * 2008-05-30 2015-09-16 先进微装置公司 冗余方法以及着色器列修复的装置
US9367891B2 (en) 2008-05-30 2016-06-14 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
US10861122B2 (en) 2008-05-30 2020-12-08 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
US11386520B2 (en) 2008-05-30 2022-07-12 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
US11948223B2 (en) 2008-05-30 2024-04-02 Advanced Micro Devices, Inc. Redundancy method and apparatus for shader column repair
CN101989242A (zh) * 2010-11-12 2011-03-23 深圳国微技术有限公司 一种提高soc系统安全的总线监视器及其实现方法
CN101989242B (zh) * 2010-11-12 2013-06-12 深圳国微技术有限公司 一种提高soc系统安全的总线监视器及其实现方法
CN103546356A (zh) * 2013-10-10 2014-01-29 上海发电设备成套设计研究院 一种控制通讯补偿方法

Also Published As

Publication number Publication date
US7073088B2 (en) 2006-07-04
US20030101384A1 (en) 2003-05-29
KR20030044354A (ko) 2003-06-09
CN1331054C (zh) 2007-08-08
KR100448709B1 (ko) 2004-09-13

Similar Documents

Publication Publication Date Title
CN1331054C (zh) 用于有效地补偿故障信号线的数据总线装置和控制方法
CN1909559B (zh) 基于快速外围组件互连的接口板及其切换主控板的方法
CN100336345C (zh) 双主控网络设备及其主备切换方法
US6859889B2 (en) Backup system and method for distributed systems
CN101447923B (zh) 互联网协议地址解析的方法和交换机栈的地址管理系统
JPS62253231A (ja) 現用予備切換システム
CN112653734B (zh) 服务器集群实时主从控制和数据同步系统及方法
CN102687122B (zh) 自动化系统和自动化系统的操作方法
CN1198406C (zh) 通讯系统备份方法和设备
CN1300392A (zh) 控制具有多个系统主机的总线
CN101079747A (zh) 多机热备的系统及其容错方法
US20010030942A1 (en) Cross-bar switch system with redundancy
EP1296246A2 (en) System and method for the dynamic reconfiguration of interconnects
CN101069332A (zh) 管理电源系统内的故障的系统和方法
CN100351806C (zh) 具有专用系统管理总线的计算机系统
CN101126994B (zh) 数据处理装置及其模式管理装置以及模式管理方法
JP2008181240A (ja) 冗長化分散制御システム
CN105553735A (zh) 一种堆叠系统故障处理方法、设备及堆叠系统
CN115408240A (zh) 一种冗余系统主备方法、装置、设备及储存介质
US7225328B2 (en) Maintenance terminal of disk array device
CN112650168A (zh) 分布式控制系统及其动态调度资源的方法
JP2003242048A (ja) バスシステム
CN113193997B (zh) 一种冗余设备配置方法、装置，冗余系统及冗余设备
CN112346905B (zh) 数据备援系统
CN111190799B (zh) 可实现故障板卡识别的计算机系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20141127

EXPY Termination of patent right or utility model