CN1391704A - 表面安装ic堆积法与器件 - Google Patents

Abstract

对含匹配顶触点与底触点的已封装表面安装(SMT)芯片进行堆积。选择芯片特征以在芯片层之间提供期望的连接性，更便于制造。在一实施例中，在层间选择地设置附加的间隔与布线层。在另一实施例中，通过任选地提供不同的导体和/或非易失单元结构来区分芯片。在再一个实施例中，将少量基板触点配置成对准间隔层或基板的介电区，在堆积芯片之间形成极小电容的信号通路。

Description

表面安装IC堆积法与器件

                          相关申请

本发明要求1999年5月7日提交的美国临时申请No.60/133,019的利益。

                          发明领域

本发明一般涉及提高放置在印刷电路板(PCB)等基板上集成电路(IC)密度的方法和器件，尤其涉及堆积含表面安装技术(SWT)芯片封装件的芯片的方法与器件。

                          发明背景

若干年来，电子与机电系统制造者知道，IC堆积法与堆积器件有时能让更多元件装在基板指定区内，如美国专利5,612,570(Eide等在1995年4月13日提出)教授了一种将一块芯片堆入若干框架的每个框架中，然后再堆积这些框架的结构，用通过框架布设的轨迹提供芯片引线与框架之间的信号通路。

虽然许多已知的堆积方法能提供期望的PCB总装密度，但是至今未获解决的第一个问题是，垂直对准组里相同(或极相似)的芯片要求含通路的界面(即水平偏置的垂直导体)至少像芯片层那样多。芯片层与界面结构间的每一交替，都会增大堆积设备的成本。

美国专利4,956,694(Eide等在1988年11月4日提出)提出的一种结构，是把稍微不同的LCC芯片堆积到小基板上，然后将该小基板装在大基板的侧向。这种堆积器件依赖于起作用的诸印模之间的这些小差异，因为完全平行连接的完全相同的IC印模不能独自起到逻辑功能。本领域迄今未妥善解决的第二个问题是，这类堆积器件结构要求用不同的掩模制造印模，并且然后要保持在不同的库存里，这样就要求用同样制造的印模作堆积器件，再在后道制造步骤中制成不同的芯片。

本领域存在的第三个问题是通过设置在不同印模上诸内部电路单元之间极长的大电容导线管。虽然有些原有的堆积结构偶尔可减小这类导线管的长度与电容(与包含基板内轨迹的电气通路相比较)，但是所有已知的结构不是制造困难，就是性能较差。

                           发明内容

这里示出的方法与器件能解决一个或几个这样的问题。本发明适用于堆积封装的表面安装(SMT)芯片，这种芯片的特征在于导体延伸到封装件的外面，各导体是一种相对于装有堆积器件的基板具有顶触点与底触点的类型。各芯片在顶层中的顶触点最好全部不连接，而各芯片在底层中的底触点最好配置成与一平面基板表面耦接。通过使最后必须不同的诸芯片基本上保持同样长的制造过程，本发明的较佳方法与器件简化了制造。

本发明的第一实施例提供的堆积方法与器件，其特征在于，通过在堆中各芯片之间夹持任何偏置导体或水平选通布线，使得界面数量少于芯片层数，从而简化了组装。这样就提供了一种各个信号耦合的机理，从而可容纳甚至完全相同的芯片。图4～12示出了详细的实例，包括用于测试、散热器、单个化(singulation)和界面结构的特定配置。

本发明第二实施例提供的一种堆积方法与器件，其特征在于，诸芯片被配置成在堆中垂直对准，通过提供不同的导体和/或非易失单元结构予以区分。这样至少在安装导体之前，可以保持所有印模与封装件之间的共性。图12～20示出了详细的实例，包括用于控制基板连接性，容纳不同的芯片，容纳相同的芯片，在堆积前后区分相同的器件，以及应用电气、机构或光学装置修正芯片的诸特定配置。

本发明第三实施例提供一种堆积方法与器件，其特征在于，将少量芯片的触点配置成对准间隔层或基板的介电区域，这样能以十分容易制造的结构使极短的低电容的信号通路位于堆积芯片之间。图5、12、15和17示出了详细的实例，包括在基板表面上组装有限水平选通布线和芯片内选通布线的特定结构。

                           附图简介

图1示出原有技术的已封装存储器芯片与布线层。

图2示出含图1芯片的已知堆积器件。

图3示出原有技术的机电系统，具有一般类型受本发明得益的密集控制器板。

图4示出本发明密集控制器板，它修改成对图3的板换用本发明的堆积器件。

图5示出在制造各阶段中本发明堆积器件的剖视图。

图6进一步详细示出本发明与图5兼容的一种方法。

图7以拓展图示出本发明的堆积器件，它向上倾斜以露出芯片下侧，该器件是具有鸥翼型引线与散热器的封装件。

图8示出图7堆积器件的剖视图。

图9示出本发明引线上相迭引线堆积器件的剖视图。

图10示出每层多于一块芯片的堆积结构，还具有单块布线层包含加宽部分以接通到芯片脚印外面的特征。

图11示出包含3块芯片与两个界面的一种创新堆积器件的部分拓展图。

图12示出斜开的堆积LCC的详细实例，展示其内部(表示创新特征)和芯片之间的界面(一般表示)。

图13是一Venn视图，用于对指定一组待堆积芯片确定合适的封装件尺寸，尤其适合不同的芯片。

图14是与图13一样的Venn视图，适合耦合2层以上。

图15示出与图12的相类似的本发明的堆积器件，表明用于区分大体上相同芯片的其它特征。

图16示出封装内导线管与未连接触点的一种创新结构，用于各个信号耦合到2层堆积器件中每块芯片。

图17示出未连接触点的另一种创新结构，用于区分堆积器件中基本上与图15一致的芯片。

图18示出适合图17的本发明方法的流程图。

图19示出适合图15、16与20的本发明的另一张流程图。

图20示出在3层堆积中适合图19的本发明一结构中的若干未连接触点。

                          详细描述

虽然下面许多实例的每一个都详细得让本领域的技术人员能实施本发明，但是有本发明的主题比下面任一实例更宽广。然而，本发明的范围在文件最后的权利要求中有明确的限定。本文件中使用的许多术语，其定义都符合本领域的常规用法，有些则更特殊些。

本发明的堆积器件配置成与基板耦接。这里使用的“顶部”、“底部”、“上部”等，描述成指位于该堆积器件“下面”的基板，或者指任意选择的在侧向安装堆积件的堆积器件的“底部”。

“导体”是一种电导率约等于金属电导率的连续结构或材料。“触点”是导体某一表面，被构成接触另一导体的一部分而同时形成物理与电气耦合。这里使用的IC印模的“触点”指印模外面的这些触点。

IC印模上的“内电路”包括印模上的电阻器与有源元件，但不包括一般信号轨迹与连接得极靠近印模触点的可熔链线。

“直接耦合的”指在物理上接触的物体。两物件若均直接耦合至第三物件或某种粘合剂，则称为在物理上“间接地”耦合。除了物理耦合外，两导体若在其间有一条连续的导电通路，就是“电气耦合”。两导体若均在某一物体(如IC封装件)内延伸，并且在该物体内在它们之间有一条连续的导电通路，就称为“内部”电气耦合。

这里使用的IC“封装件”是一种表面安装技术(SWT)封装件，其介电体的腔体大得足以容纳预期制成该封装件的印模。介电体内还具有与印模电气耦合的触点和外接到与内部触点电气耦合的介电体的触点。在本发明中使用的封装件，各具有若干导体，而各导体匹配的“上部”与“下部”外触点均有利于芯片堆积。封装线引线两面的“匹配”对的触点相互不接触。

本发明的IC封装件包括与IC印模联用的普通陶瓷或塑料封装件。这里使用的术语“封装件”不包括一般加到某封装件里面的元件(如裸印模、涂环氧树脂印模、TAB元件等带基印模载体和接合线)，但包括封装盖和若干通路导体。每个导体一般包括一构成与IC印模电气耦合的内触点和一个或多个构成与插座、PCB焊接区、跳线或某种其它导体作电气耦合的外触点。例如，外触点可以包括鸥翼形或扁平块状引线的一部分顶部与一部分底部。

每个普通IC封装件包括一个介电体，其腔体大得足以容纳预期制成该封装件的印模。它还具有在介电体里面与印模电气耦合的触点和介电体电气耦合到内触点的外触点。本发明中使用的表面安装IC封装件具有匹配的非重迭的“上部”和“下部”外触点，以便于芯片堆积。普通封装件一般为单体形，如矩形实体，外面的引线可以突出。两个IC封装件如果封装件单一形状里面的部分相同，就称为“内部相同”，不管外突的引线是否一样。

这里使用的“内部可连接”指配置成便于连接以提供内部电气耦合的导体与导电触点。这里使用的“未连接”指被配置成可与目标导体(即IC印模和/或封装件的导体)作内部连接但用介质与该目标分开的物件。“不连接”是另一个已知技术的术语，表示某些双叉导体及其触点。除了前一句以外，本文本在任何地方使用的“导体”都表示一种邻接的导体。

这里使用的“芯片”指包含至少一个印模的封装件，该封装件的外触点与至少一个印模的至少某些电气操作的触点电气耦合。

术语“脚印”指某元件在指定平面的二维平面、布设或投影区，如芯片的安装布局。

“同类”印模包括同样制造的印模和基本上具有其所有公共电气操作触点的印模，大多数触点相对于各电路处于完全相同的顺序和相同的标称位置。“几乎全部”表示至少约90％。这样，能容纳一复杂印模的封装件差不多总是能容纳“同类”但更简单的印模。“不同类”指不符合该定义的印模或指含不同类印模的芯片。

“基本上相同”指某种印模的所有电气操作触点像其它印模一样相对于其内电路处于同一标称位置。用同样的数据文件产生的掩模制作的或在同一标称结构中具有全部同样结构的那些印模为“基本上相同”。甚至有一二个触点不同的印模，如果一个触点可作另一个触点预定的应用，仍可称为“基本上相同”，这些差别不必改变指定制造商所规定的产生编号。在IC业界，与单个产品有关的多种修正编号很少见。

这里使用的“相同”指同样地配置其所有电气操作触点的印模。制造差异，如工艺变化造成的差异或同样制造的掩模之间的差异，并不妨碍两印模相同，只要其中一块能起到另一块的功能。“不同”指不符合“相同”这一定义的印模(如电气特性修正过的印模，即便它们仍“基本上相同”)。

两个封装件若其中一个能起到另一个的预定作用，就似乎“相同”。两个封装件如果除了从封装体伸出的引线形状外都相同，就是“内部”相同。封装件即使腔体的内容物相互不一，也可以是内部相同。两封装件如果其一二个触点不同，可以是“基本上”相同，如果它们的电气操作触点在其预定应用中基本上全都具有同样的总体结构，则称为“同类”。

这里使用的封装件“内部”指封装件件本体和封装件腔体内容物，这类内容物一般包括经“导线管结构”耦合在印模触点的内触点。“导线管结构”指装在封装件里的导线管数量，其选用的印模与封装件内部触点均由导线管作电气耦合，还提这些触点相对于印模或封装件内部的近似位置。因此，包含丝接合机要求的印模与封装件专用信息的“接合图”，就是一例充分完整的“导线管结构”，即使它缺少有关环高度的专用信息。

这里使用的“界面”指两实体的每个实体上指定的一组触点连同耦接至这些触点的导体以及在两实体外面包含这些导体的结构件。因此，这里讨论的印模界面都包括至少两个IC封装件。芯片界面可以只是一种焊接接合图形。

图1示出原有技术的封装好的存储器芯片616和布线层606。芯片616有18根鸥翼型引线699，每根引线的底触点691在布线层606上置成相对于对应的内触点696。布线层606使内触点696相互隔离，并对若干外触点697提供内部导电通路。每个外触点697还在布线层606下侧电气耦合到底触点698，大多数外触点697经“普通”垂直导体693耦合，而少数外触点经“偏置”垂直导体694耦合。

图2示出如美国专利5,612,570教授的那样装到基板605的已知堆积器件600。器件640由若干相同的布线层606、607、608组成，每个布线层保持有对应的封装芯片616、617、618。底布线层606的每个外触点697在第二布线层607下侧直接耦接至对应的底触点698。同样地，底布线层606下侧的底触点698直接耦合在基板605上的触点(未示出)。

利用组合了带偏置导体694的垂直导体693的一种已知表面安装堆积界面方案，每块封装芯片616、617、618都有“独立信号耦合”，即在堆积器件600中具有至少一条与其它封装芯片电气隔离的信号通路，因而即便使用了相同的封装芯片，也能单独地寻找出每块封装芯片606、607、608。

图3以拓展形式示出在布线前出售的Seagate’s Chectah 18LP盘驱动器。如下所述，这种机电系统要求堆积IC器件符号其形状因子规范。简言之，盘驱动器10包括外壳基板42和顶盖490，后者与密封垫495接合形成的密封机壳在盘驱动器10内部保持洁净的环境。安装的多块盘片46在主轴电机轮体44上旋转，多个换触头60装到驱动器本体56，驱动体56在音圈电机(VCM)控制下作枢轴运动，而VCM包括音圈54与磁铁50，将头60沿一弧形路径62可控地移到期望的轨迹58。用于控制VCM与头60的信号经弯曲线路64与连接器68传到控制板500上的电子电路。如图所示，控制板500包括光纤信道接口550、串行口连接器560和主轴连接器570。实际上，板500极拥挤。

图4示出图3的板500经修改后的控制板501，它换用了本发明的堆积器件580、581。一个堆积器件580的所有上部外触点完全暴露于空气，使外部引线与间隔层段584在引线下面看得见。另一堆积器件581的所有上部触点完全涂有淀积环氧一类的保护(实心)介质585。图示的所有芯片最好用单一的倒流焊操作耦接至极501。

图5示出本发明的堆积器件在各制造阶段的剖视图。印刷电路板等间隔层880在其相对两面的触点891、892上设置了焊膏。该层制备后，在工作面83放置至少一块芯片270，包含间隔层880的组装元件与各芯片270的引线接触。设置了至少一层以上的芯片170，用焊料87将其某些触点直接耦合到间隔层880上的触点892。电气探针86用于测试哪些堆积器件580、581在起作用。夹持表面88用于紧固该器件，同时用路由器等切具29将它们分成各个单元(单数)，将单数器件从组装架83、88上取下，然后将它们耦合到带内部导体568的基板503，如焊接到触点592。在一实施例中，堆积器件至少有一个底部触点只耦合到基板的介质区域，堆件中顶部芯片270的所有顶部触点都涂上介质585。或者，基板触点592中耦合到堆积器件580的至少一个触点与基板的内部导体568电气隔离。

图6进一步示出与图5相容的本发明方法的细节。像本领域已知的那样，印刷电路板检查(1220)后作制备(1225)，丝网印刷焊膏(1230)。先将芯片放到倒流焊架上(1240)，然后把附加的板与芯片放到倒流焊架上(1245、1250)。放好倒流焊架的顶盖(1255)，作倒流焊接(1265)。对该器件作电气测试(1270)。在一较佳实施例中，步骤120。具体包括修正堆件中各垂直对准芯片或至少其中之一的电气特性的步骤。然后使这些步骤成单数(1280)并作检查(1285)，在装到基板这前，作任何必要的修正(1290)。

图7示出本发明堆积器件582的拓展图，该图向上倾斜，露出堆件中有引线芯片180、280的下侧171、271。底部芯片180是一封装的器件，其18根导体101～118具有向下向外伸出的鸥翼型引线。如图所示，各导体101～118的上部触点192与两件间隔层880直接接触，下部触点191可与主PCB(未示出)直接接触。

设置的散热器780的形状像字母I，两个窄段用垂直段连接。或者，它直接与底部芯片180接触，并用高温硅酮粘合剂固定在那里。虽然散热器一般只用于较大的芯片，但是作为示例，对小芯片180、280也示出了散热器780。界面199包括图示的间隔层880和偏置导体布线980。根据本发明一较佳实施例，有L个芯片层的堆件只要用(L-1)个这样的界面作正常信号布线。在组装芯片180、280之前，最好将间隔层880与布线层980相互固定在一起。这些层880、980的大部分导体801～818、901～918具有与另一层某触点直接耦合的触点，所以很容易作这一固定。

如图所示，布线层980底部971的轨迹168将导体901耦合到导体913，从而耦合4根封装件导体101、113、201、213。若堆件中芯片180、280相同，该轨迹就不让各个信号耦合到这些封装件导件101、113、201、213。然而，含有适于在堆积IC封装件180两侧或多侧耦合至导体的导体的布线层上，单单用一条轨迹就能在两件间隔层880或图1框架606上提供崭新的纬线。即，图示的布线层980并不相显地加到堆积器件582的脚印里，即使省略了散热器780。

如图所示，布线板980还具有提供各个信号耦合的特征。与包含布线层980触点的其它导体901～911、913～918不同，图吉的导体912只在其表面971、972之一上含有触点991、992。本发明一较佳实施例的特征在于，可在用本领域技术人员已知的方法构成的至少一根偏置导体169处有一布线层。在本发明一较佳实施例中，导体114与214不连接(即封装件导体包含不内部连接到芯片内电路的触点)，芯片180、280相同。这样，如图所示，导体112电气耦合到只是一块芯片180，导体104电气耦合到只是一块芯片280，便于实施各自的信号耦合。

与图7还有关的是，散热器780上表面最好涂上一层介质涂层，以免在芯片160、260之间的布线层980上与导体168电气耦合。在本领域中，适用于散热器780的材料是众所周知的，但大多数是导电的。或者，可将厚得足以在布线层980(图示)下面允许间隙的间隔层880与远离布线层980固定的散热器780一起使用。

图8示出图7堆积器件582的剖视图。布线板980下侧的导体168用板980与该散热器之间的介质195与散热器780在电气上分开。若将散热器固定于底部芯片180，介质195可以是一气隙。否则，介质195可以包括散热器或板980表面上的涂层。在一具有图示外部相同封装器件的平面结构中，间隔段584的厚度881最好大于一块芯片180加上一个散热器780的厚度。如图7与8所示，缺少水平轨布线的每个间隔段584的厚度881至少像其宽度882一样大。

在像图8所示一样的另一实施例中，下面芯片180的本体低于引线179的底部延伸。主板通过设置大得足以允许下面芯片本体的凹部，可以容纳此类芯片，例如具有容纳编平封装引线的优点(见图11)。

图9示出含上部芯片280的堆积器件583的剖视图，上部芯片280的封装引线279比下部芯片180的引线179更长。上部封装件280的导体包括的引线279都有上侧面268与下侧面267。如图所示，各引线引侧面部分为低外触点191、291。在本领域内，外引线结构的变化是众所周知的。代替图9结构中的布线或间隔层，细长引线279的下面外触点291直接耦合到下面封装件180导体的上部外触点192。为了容纳更大的大电流芯片(和/或四边的引线)，示出了较大的散热器780。对内部相同的封装件选用不同的引线结构有利于图5-8与12-20所示的诸实施例。

图10示出的堆积器件在三个重要方面不同于图7的结构。首先，界面199包括的单片布线层980还在各下导体101～118与各自上导体201～218之间提供了间隔。布线层的至少一个凹部994内突入至少一块芯片180。对于在四边有端子的芯片180，凹部994可以为浴缸形。其次，芯片180、280的各层包括多块芯片，这是一种不同于某些芯片堆积系统的有价值的空间节省。第三，图示的布线层980包括加宽部分996，它宽得足以允许轨迹968在任一堆积芯片180、280脚印外面延迟，堆积器件脚印尺寸至多略有增大(即不到约5％)。如图所示，该加宽部分996允许至少一条轨迹969再定位于层980的外部(即最近芯片的脚印的外面)。这样又允许用上表面轨迹968代替图7中的各下表面轨迹168，不必在布线层980与散热器780之间设置绝缘体。至多略作修改，一般技术人员都能利用任何这三种特点应用于图5～7或10～13中所示的诸实施例。

图11示出堆积器件的部分拓展图，它有3块芯片180、280、380和两个界面199、299，各界面的框形间隔层880完全填充了垂向导体(未示出)。上界面的间隔层880包括有锥形端889的组装接片888。间隔层最好以片制造，这种片包括许多独立的接合在其锥形端的层880，并具有在堆装前丝网印到各触点的倒流焊膏。可以用自动组装设备将许多底部芯片180排列成格栅状，每块芯片在一工作表面的凹部82，像倒流焊架81。在倒流焊期间，堆件最好在紧固后用凸缘冲头85等施加的冲下力压紧。倒流焊之后，通过在锥形端折断间隔层，使堆积器件成单数(singulated)。

图12详细示出一例按本发明装在主板502上的堆积器件。本例中，IC印模封装在“无引线”芯片载体(LCC)封装件160、260中，这样取名是因为其导体101-158、182、191、192未明显地伸在封装体基本形状的外面。图12中，底部LCC封装件160下倾，可看见其顶面172。更高的堆积LCC封装件1160上倾，可见其底面1171，如58根外接线198的一半(封装件的“外接”线，示意地不出其一半)。

图12中，界面199简单地包括导体101与1101之间和两只下面封装件各其它57个匹配对之间的焊料。或者，包括间隔层和/或散热器，如图7所示。或者，本发明包括一与下面封装件160、1160相同的在其顶面2172具有58个敞开触点的第二堆积封装件2160。底部LCC封装件160包含的印模，其内电路100经若干内部线路197耦合到封装件上表面172上的各上部触点192和封装件下表面171上的各下触点191。除了封装件的两个外触点191、192外，这些内部线路197各包括第一印模的外触点181和封装件的内触点182。至少有一半下部外触点191都直接耦合到主板502上的对应触点592。但如下所述，底部LCC的少量下部外触点191选择性地未连接，如以物理方式耦合至主板502上的介质590。下面示出导体130、146、150的实例。如图所示，在本发明的导体146与1146处，本发明的堆积结构的特征在于，在带板小容性负载的芯片导体之间，通过与装上堆积器件的板502的内部电气隔离而实现一个或多个耦合。

较佳地，在封装件内部印模内电路100、1100外面，各封装件160、1160都包含至少一个未连接的触点189、1189。一般情况下，如对封装件1160明确显示的那样，封装件导体1134或内电路线路1186将电气耦合到各未连接触点1189的一侧。未连接的触点189、1189可能是一部分印模(如未附着接合线的接合片)或一部分封装件(如未附着接合线的接合指)。如下所述，合理使用未连接触点可提高性能并便于以前无法实现的制造。

应该理解，图12未示出封装件160里面的许多触点181、182、189，也未示出可将未连接触点189电气耦合到外触点191、192或内电路100的导体。在本领域中，把未连接触点189、1189和附着这些触点的导体统称为“不连接”。

尽管有些印模触点181可能是未连接触点189、289，但是各封装件160中的大多数外印模触点181(即在印模外表面上)通常电气耦合到对应的内电路100和对应的封装件触点182。有时有一根或多根内部线路1185是有利的，它们都电气耦合到2个或多个封装触点1116、1117。

图13的Venn图用于对要堆积的一组指定芯片确定合适的封装尺寸，尤其适用于不大相似的芯片。圆圈160、1160各代表一封装件，圆内各x代表在相应封装件向延伸的导体，因而区域21包含伸入封装件160、1160的导体。想到14个内接封装导体(101、108、111、114、117、118、119、125、130、133、138、146、150、152)都耦合到图12中对应的内接封装导体，将这14种耦合都在相交区21中示作x。同样地，把另外13根耦合到芯片160而不耦合到芯片1160的导体都示作区11里的x。仔细观察图12或13将发现，共计有27根芯片160的封装导体作内部连接(接到芯片160里的内电路100)。如上所述，本发明的某些方面针对芯片160、1160各自的信号耦合——改变连接性，这些芯片原来具有“专用”区11和22空白。

图14的Venn图与图13相似，用于耦合的层多于2层。如图所示，图14表明如何以图12一致的基本上不平行的结构来配置3块不同芯片160、1160、2160的堆件。如图所示，第三个圆圈2000代表顶部芯片2160。区44中的10根导体为全部3块芯片共用，而仅被下部芯片160、1160(不包括第三芯片2160)共用的区域21只有4根“组合”导体。一般而言，各圆圈160、1160、2000代有一印模或具有基板502等选择性设置的共面触点的另一层。

图15示出的本发明的堆积器件有点类似于图12的器件，表示一种芯片区分法。用于检测这里所述的任何后道制造成的芯片差异的技术是众所周知的。借助于这些内容，对普通技术人员而言，为了根据任何这些差异而提供合适的内电路，仅是设计选择而已。IC印模100包括一种存储单元190，它可以是本领域已知的任何一种非易失性存储器件，如激光修正单元。更佳地，单元190根据EEPROM或其它只读存储器单元或可熔链线，也可以是在与一透明IC封装盖一起使用的IC印模上的一个或多个光敏元件。

如图所示，印模1100与封装件1160分别基本上与印模100和160相同。在一实施例中，图示的堆积器件能起作用，因为存储单元190、1190的配置不同。在另一例中，在一块芯片中出现的未连接触点189、1189在堆件中的彼此芯片里没有。

图16示出的创新的未连接触点189、289的结构，用于耦合到2层堆积器件(即有两层的芯片)各芯片的各个信号。它与上述图15基本上一致，但画出了置于封装件160、260两侧163背面的外触点191、192。含内电路100的集成电路印模170装在底部IC封装件160里面。在底部封装件160内，内部线路197各自包括外触点191、192与封装件160内触点182之间的耦合件、接合线183、印模170上的触点181和一部分引向内电路100的信号轨迹。在图16中可看出，底部封装件160内的未连触点189电气耦合至内电路100，否则就用大的介电隙与任何外触点191、192分开。

基本上相同的集成电路印模270同样装在基本上相同的堆积IC封装件260里面，但是用不同的接合线结构连接。具体而言，上印模270上的未连接触点289不直接位于相同的下印模未连接触点189的上方。较佳地，这两个印模170270相同并且组装在相同的堆积封装件160、260中，一个印模的第一与第二连续触点191对应于另一印模上相同的连续触点281，一个封装件160的导体142的内触点耦合至第一印模的第一触点，另一封装件260对应的导体242的内触点耦合至第二印模的第二触点。换言之，相同的印模170、270最好都具有与另一芯片的未连接触点289、189偏置的(即不对应于)未连接触点189、289。在一更佳实施例中，在各印模的内电路中，两个相同印模170、270连续的触点181、281经倒相器541、542耦合在一起。

图17示出另一种用于区分堆积器件芯片的未连接触点189、289的创新结构，它基本上与上述图15相一致。图17中，芯片界面199包括让空气流通的间隔层880和/或封装件160、260之间的散热结构。图示的间隔层880包括将上触点892都耦合至下触点891的垂直导体893。上部封装件260的至少某些下触点291直接耦合至间隔层880的上触点892。至少一个未连接，只是直接耦合至间隔层880的介电区890。如图所示，至少某些封装导体110、112的下触点191同样配置成与主板502直耦。

图17还出了熔断的可熔链线186、187、286、287，因而各印模170、270有不同的熔断链线结构。在本发明一较佳方法中，在熔断链线前，全部同样制造的IC印模都同样地封装和电气耦合，这样减少必须保存在库存内的各种元件，延缓上下封装器件间产生差异的时间，能有利于生产。如果使用了全有或全无的链线，就能在任何四种结构熔断图示的两根链线。各印模具有至少一种结构导体，如图17的可熔链线186、286。至少使用了log₂L根结构导体，其中L是堆件的层数。在图17中，可以认为，对于2层堆件而言，某些封装端子112、212具有与之耦合的额外链线187、287，在各印模上仅用log₂2＝1根可熔链线186、286就可实现各个信号耦合。因此，本发明一实施例在各印模上省略了额外的链线187、287。然而，拥有这类额外链线是有利的，因为在准备组装堆积器件之前，可以封装同样的印模170、270存放在库内，不必判定它们是否被应用于2层、3层或者4层的堆件里。

图18示出本发明与图17相配的方法的流程图。待堆积的芯片装有一非易失的结构元件(1820)，这可能是以上参照图15讨论的单元190，参照图17说明的可熔链线186，或本领域已知的同类物件。较佳地，选择的单元是一种硬于修正而不必作接合、焊接或切割等机械操作的类型。如已经讨论过的，相应于固态编程方法的许多非易失单元均有售。

如上所述，在1830修正内部芯片特性，在1840组装该堆积器件。在一实施例中，在3层以上基本上相同芯片的堆件中，封装导体有一侧面触点(图7～12中画出的那种)。

再参照图17，它示出了各封装件160、260的编程导体111、211。本发明一较佳实施例对编程导体设置于侧面触点(此类侧面触点的结构在本领域中是众所周知的)。侧面触点可用来代替底部触点，以便仅在一个封装件上一次进入编程线路，或者带有具有如图17那样介电区890的间隔层。对于若干层基本上相同芯片的堆件，图18的修正步骤1830最好包括在应用这类编程导体的各垂直对准组件中区分诸芯片。

在另一实施例中，用与图17完成一致的间隔层(第二间隔层与第三堆积芯片未示出)堆积3块相同的芯片。该例的堆积器件最好在修正内部芯片特性(1830)之前堆积(组装)(1840)。有利的是，这样就不必跟踪哪一块芯片在组装于堆件之后的芯片。通过在导体110与111之间提供大电流而熔断链线186，可将底部印模170与其它印模270、370区分开来。熔断耦合至封装导体312的链线，可将顶部印模370与其它印模170、270区分开来。在至少部分芯片区分(1830)和组装(1840)之后，就准备将该堆积器件安装到基板上(1850)。

图19示出本发明与图15、16、20相一致的另一个流程图。将诸印模装入封装件(1920)，不必予以区分，这样就利用了通用性原理的部分优点。第一导线管结构用于将导线管装入第一封装件(1930)，以便耦合必要的第一印模的触点。为了将导线管装入第二封装件(1940)，使用了不同于第一导线管结构的第二层线管结构，从而区分了诸芯片。安装后，堆积诸IC芯片(1950)。

图20示出在如上述图19相容的本发明3层堆件结构中的若干未连接触点189、289389。各集成电路封装件160、260、360内部封装了集成电路印模170、270、370。最上面芯片380的上部外触点392全都用介电空隙396相互在物理上分开，空气或淀积涂层585等整个介电盖395像图4与5所示一样。下面芯片180、280的上部外触点192、292同样用介电空隙196、296分开，不过具有置换至少部分任一对应介电盖的外接线路198、298。

本领域一般技术人员应当理解上述全部步骤与结构，且能实施本发明而无需过多试验。应当明白，虽然上述描述提供了本发明各实施例的许多特性与优点，还提出了本发明各实施例的详细结构与功能，但是这一揭示仅为示例。在细节上可作更改，尤其在部件的结构与配置方面都在本发明原理内，满足所附权利要求表述的广泛含义的术语指出的完整内容。例如，在基本上保持同样功能性的情况下，可根据目前系统的具体应用改变具体元件，这并不背离本发明的范围与精神。此外，虽然这里描述的诸较佳实施例不都针对提高PCB的表面密度和简化堆积器件诸元件的制造，但是本领域的技术人员显然明白，本发明内容可用来提高其它性能方面而不背离本发明的范围与精神。

为归纳本发明的一种方法，将芯片280、380的一层直接放在组装架台面81、82、83上，将间隔和/或布线层584、880直接放在芯片触点291、292上，并将芯片180、280附加层直接放在层584、880上。在例如用倒流焊接合这些层(1265)之后，在从架上取下之前，有选择地测试用该法制作的堆积器件580(1270)。

另一方法包括把印模170、270(可以是同类或相同)装入封装件160、260(也可以是同类或相同)。通过将不同结构的导线管(如接合线183和不连接189)装入各芯片(1940)，或通过修正其电气特性(如熔断链线186或对单元190编程)(1830)，可以区分用该法制作的芯片180、280。通过简单地拥有一个与另一不连接289水平偏置的不连接189，可以使安装步骤1930、1940不一样。

在另一方法中，制作的基板503有许多导电触点592和许多内部轨迹568。堆积器件580、582组装有若干基本上其面的导电触点191，有些触点191以物理方式耦合至基板上的触点592，但至少一个触点191与所有内部轨迹568电气隔离，如通过设置与基板触点592其面且与至少一个触点191对准的介电区590。

用每种此类方法制造或具有这种列举结构的器件也都是本发明的实施例。一种这样的器件包括顶部与底部矩形封装件160、260，各封装件都具有从至少两侧向外向下伸出的鸥翼形引线。以上提供了用于物理耦合引线的器件，可选择地包括顶部与底部封装诸引线之间的两个细长的印刷电路板(PCB)段584。还描述了电气耦合诸引线的器件，可选择地包括PCB段584内一条或多条水平电路轨迹。

权利要求书(按照条约第19条的修改)

1.一种通过将至少两个芯片层定位于含一底面的组装架而堆积芯片的方法，每一层包含至少一个芯片，其特征在于，所述方法包括步骤：

(a)将第一芯片层直接定位在底面上；

(b)将第一间隔层定位在第一芯片层上；

(c)在间隔层上面定位至少一个附加芯片层；

(d)将各层耦合起来；和

(e)从组装架上取下已耦合的诸层，已耦合层包含至少一个堆积器件。

2.用权利要求1所述的方法制造的一种堆积器件。

3.一种堆积相似的已封装第一与第二印模的方法，其特征在于包括步骤：

(a)将至少一个第一印模装入第一封装件；

(b)以第一导线管结构将若干电气导线管装入第一封装件；

(c)将至少一个第二印模装入第二封装件；

(d)以不同于第一导线管结构的第二导线管结构将若干电气导线管装入第二封装件，使安装步骤(c)先于步骤(d)完成；和

(e)将第一封装件电气耦合至第二封装件而形成堆积器件。

                    根据第19(1)条的声明

权利要求3的步骤(d)已修改，加了一句“使安装(c)先于步骤(d)完成”。其它步骤和其它权利要求不变。具体地说，这一修改影响图16与图19及其相关的描述。

有原有技术的堆积器件中，直到区分了封装件的导线管结构之后诸印模才安装。例如，美国专利5,723,901中的图2A与4A示出两种不同的内部布线单元12和32的结构，因而能单独访问堆积芯片17与37。这样，制作许多这类相同的堆积器件要求至少两种库存的封装件。

像原有技术的方法一样，权利要求3提出的堆积方法区分了封装件的导线管结构。然而，如修改后的权利要求3所述，这一区分直到完成了安装步骤(c)之后才完成。这是一种好得多的制造方法，因为它减少了构建堆积器件所必需的封装件库存量。

Claims (10)

1.一种通过将至少两个芯片层定位到含一底面的组装架中而堆积芯片的方法，每一层包含至少一个芯片，其特征在于，所述方法包括步骤：

(a)将第一芯片层直接定位在底面上；

(b)将第一间隔层定位在第一芯片层上；

(c)在间隔层上面定位至少一个附加芯片层；

(d)将各层耦合起来；和

(e)从组装架上取下诸已耦合的层，已耦合层包含至少一个堆积器件。

2.用权利要求1所述的方法制造的一种堆积器件。

3.一种堆积类似的已封装第一与第二印模的方法，其特征在于包括步骤：

(a)将至少一个第一印模装入第一封装件；

(b)以第一导线管结构将若干电气导线管装入第一封装件；

(c)将至少一个第二印模装入第二封装件；

(d)以不同于第一导线管结构的第二导线管结构将若干电气导线管装入第二封装件；和

(e)将第一封装件电气耦合至第二封装件而形成一堆积器件。

4.如权利要求3所述的方法，其中只有一个第一印模与只有一个第二印模堆积，第一与第二印模基本上相同，每个印模具有内电路和一组相对于该电路的标称触点位置，第一组标称位置包含第二组标称位置；其中每个封装件有一内部，每个内部和每个印模包括若干触点；其中每个导线管是一条将一个印模触点耦合至一个内面触点的接合线；其中安装步骤(b)和(d)各包括一个步骤：将若干接合线各直接耦合到印模触点之一和内部触点之一；其中安装步骤(b)导致第一组限定第一层线管结构的电气耦合的触点；而安装步骤(d)导致第二组限定第二导线管结构的电气耦合的触点。

5.用权利要求3所述方法制造的一种堆积器件。

6.一种制造含至少第一集成电路(IC)印模和第二IC印模的堆积器件的方法，其特征在于包括步骤：

(a)在第一封装件中建造含第一印模的第一IC芯片；

(b)在第二封装件中建造含第二印模的第二IC芯片，第二印模与第一印模相同，第二封装件与第一封装件是内部相同的；

(c)密封这些封装件；

(d)修正至少一个芯片的电气特性；和

(e)将第一芯片电气耦合至第二芯片以形成堆积器件。

7.如权利要求6所述的方法，其中修正步骤(d)包括熔断留在至少一个印模上的至少一根可熔链线。

8.一种耦合到基板的表面安装集成电路器件，其特征在于该器件组合有：

各自包含一IC印模并具有含若干伸出引线的外部结构的一顶部封装件与一底部封装件，每个引线有一顶部和一底部，顶部封装件的每个引线的顶部被一绝缘体覆盖，底部封装件的某些引线的底部被构成与基板耦合；以及一界面，用于将顶部封装件的若干引线的底部耦合到底部封装件的若干引线的顶部。

9.一种耦合到基板的堆积器件，其特征在于包括：

至少两个包含表面安装封装件的集成电路(IC)芯片；和

以机械与电气方式将IC芯片耦合在一起的堆积手段。

10.一种包括权利要求9的电气系统的盘驱动器，其中堆积手段是一组焊料触点，其中至少一个表面安装封装件有一组基本上共面的封装件触点，进一步包括一个具有诸触点和一介电区的基板，一些封装件触点被耦合至一些基板触点，至少一个封装件触点接触介电区。

Images