CN1389038A - 通信装置和通信方法 - Google Patents

通信装置和通信方法 Download PDF

Info

Publication number
CN1389038A
CN1389038A CN01802617.6A CN01802617A CN1389038A CN 1389038 A CN1389038 A CN 1389038A CN 01802617 A CN01802617 A CN 01802617A CN 1389038 A CN1389038 A CN 1389038A
Authority
CN
China
Prior art keywords
path
mentioned
tone
turbo
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01802617.6A
Other languages
English (en)
Inventor
松本涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1389038A publication Critical patent/CN1389038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/04—Arrangements for detecting or preventing errors in the information received by diversity reception using frequency diversity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

发送部件一方面将高速数据缓冲器路径的处理和交错数据缓冲器路径的处理分离成单音(Tone)单位,例如,用高速数据缓冲器确保可通话程度的传送率,不编码该通话数据而进行输出,另一方面,用交错数据缓冲器确保剩余的单音,将该单音上的位turbo编码并输出;接收部件将傅里叶变换处理后的频率数据以单音单位分别分配给高速数据缓冲器路径和交错数据缓冲器路径,在此状态下,硬判定高速数据缓冲器路径中分配的单音上的位,另一方面,turbo解码交错数据缓冲器路径中分配的单音上的位。

Description

通信装置和通信方法
技术领域
本发明涉及采用多载波调制解调方式的通信装置，特别涉及通过DMT(Discrete Multi Tone)调制解调方式和OFDM(OrthogonalFrequency Division Multiplex)调制解调方式等，可实现使用现有通信线路的数据通信的通信装置及通信方法。但是，本发明不限于采用DMT调制解调方式进行数据通信的通信装置，也可以适用于通过一般的通信线路，采用多载波调制解调方式及单载波调制解调方式进行有线通信和无线通信的所有通信装置。
现有技术
以下，说明现有的通信装置。例如：在采用SS(Spread Spectrum)方式的宽带CDMA(W-CDMA：Code Division Multiple Access)中，作为大大超过卷积编码性能的错误校正码，建议采用turbo码。此turbo编码是将信息位序列中实施了交错的序列和已知的编码序列进行并行编码，称为能得到接近香农临界值的特性，是现在最引人注目的错误校正码之一。在上述W-CDMA中，错误校正码的性能很大程度的影响着声音传送和数据传送的传送特性，所以，采用turbo码可以使传送特性大幅提高。
在此，具体说明采用上述turbo编码的现有的通信装置的发送部件和接收部件的动作。图31表示在发送部件中使用的turbo编码器的结构图。在图31(a)中，101是将信息位序列卷积编码后，输出冗余位的第1递归制卷积编码器，102是交错器，103是将交错器102替换后的信息位序列进行卷积编码后输出冗余位的第2递归制卷积编码器。图31(b)是表示第1递归制卷积编码器101和第2递归制卷积编码器103的内部结构图，两个递归制卷积编码器是用于输出各种冗余位的编码器。而且，在使用了上述turbo编码器的交错器102中，进行信息位序列的随机替换处理。
如上述结构的turbo编码器中，同时输出：信息位序列：x1、和通过第1递归制卷积编码器101的处理将信息位序列：x1编码后的冗余位序列：x2、和通过第2递归制卷积编码器103的处理将交错处理后的信息位序列编码后的冗余位序列：x3。
图32是在接收部件中使用的turbo解码器的结构图。在图32中，111是从接收信号：y1和接收信号：y2计算出对数似然比的第1解码器；112及116是加法器；113及114是交错器；115是从接收信号：y1和接收信号：y3计算出对数似然比的第2解码器；117是解交错器；118是判定第2解码器115的输出，并输出原始信息位序列估算值的判定器。其中，接收信号y1，y2，y3是分别赋予信息位序列：x1，冗余位序列：x2，x3的传送电路的噪声和衰减影响的信号。
在上述结构的turbo解码器中，首先，第1解码器111计算出从接收信号：y1k和接收信号：y2k估算出的估算信息位：x1k’的对数似然比L(x1k’)(k表示时刻)。在此，对信息位：x1k为0的概率求信息位：x1k为1的概率。其中，图示的Le(x1k)表示外部信息，La(x1k)表示前一个外部信息的事前信息。
其次，在加法器112中，从前述计算结果的对数似然比中，对第2解码器115计算出外部信息。其中，在第1次的解码中，由于没有得到事前信息，La(x1k)＝0。
其次，在交错器113及114中，为对准接收信号：y3，将接收信号：y1k与外部信息：Le(x1k)进行信号的排列替换。其后，在第2解码器115中，和第1解码器111相同，基于接收信号：y1和接收信号：y3及之前算出的外部信息：Le(x1k)，计算出对数似然比：L(x1k’)。然后，在加法器116中，算出外部信息：Le(x1k)。此时，在解交错器117中排列替换的外部信息，作为事前信息：La(x1k)反馈到前述的第1解码器111中。
最后，在这个turbo解码器中，经过所规定的次数反复执行上述处理，算出更高精度的对数似然比，然后，判定器118根据此对数似然比进行判定，估算原信息位序列。具体而言，例如，若对数似然比“L(x1k’)＞0”时，判定估算信息位：x1k’为1，若对数似然比“L(x1k’)≤0”时，判定估算信息位：x1k’为0。
另外，图33、图34及图35表示使用上述turbo解码器的交错器102的处理图。在此，说明通过交错器102随机替换信息位序列的处理。
例如，在W-CDMA中，作为交错器一般采用复数交错器(以下称为PIL)。此PIL有以下3个特征。
①在N(纵轴：自然数)×M(横轴：自然数)缓冲器中进行行和列的替换。
②在行内的位替换中，使用采用了素数的模拟随机模式。
③通过行的替换回避临界模式。
在此，说明现有的交错器PIL的动作。例如，交错器长：Lturbo＝512bit，N＝10，M＝P＝53(Lturbo/N≤P+1)，原始根：g0＝2时，映射模式：c(i)如下式(1)。
c(i)＝(g0×c(i-1))modP    …(1)
在此，i＝1，2，…，(P-2)，c(0)＝1。
根据上述(1)，则映射模式c(i)为{1，2，4，8，16，32，11，22，44，35，17，34，15，30，7，14，28，3，6，12，24，48，43，33，13，26，52，51，49，45，37，21，42，31，9，18，36，19，38，23，46，39，25，50，47，41，29，5，10，20，40，27}。
另外，在PIL中按跳读模式：PPIP(j)跳读上述映射模式C(i)，进行位的替换，生成j行的映射模式：Cj(i)。首先，在此，为得到{PPIP(j)}，以下式(2)，(3)，(4)的条件决定{qj(j＝0～N-1)}。
q0＝1                                           …(2)
g.c.d {qj，P-1}＝1(在此，g，c，d为最大公约数)    …(3)
qj＞6，qj＞qj-1(在此，j＝1～N-1)               …(4)
因此，{qj}为{1，7，11，13，17，19，23，29，31，37}，{pPIP (j)}为{37，31，29，23，19，17，13，11，7，1}(在此，PIP＝N-1～0)。
图33是表示基于跳读模式：pPIP(j)分别跳读映射模式C(i)的结果，即表示用各跳读模式排列替换各行的结果的图。
而且，图34是表示在上述排列替换后的映射模式中，在已变换的交错器长度：Lturbo＝512bit的数据的情况下数据排列图。在此，分别向第1行映射数据{0～52}，向第2行映射数据{53～105}，向第3行映射数据{106～158}，向第4行映射数据{159～211}，向第5行映射数据{212～264}，向第6行映射数据{265～317}，向第7行映射数据{318～370}，向第8行映射数据{371～423}，向第9行映射数据{424～476}，向第10行映射数据{477～529}。
最后，图35是表示最终的排列替换模式图。在此，按照规定的规则，进行如图35的数据排列所示的行间的插入替换，生成最终的排列替换模式(在此，将各行的顺序逆转)。而且，在PIL中，将生成的排列替换模式按列单位即纵向读出。
由于使用交错的PIL，在广泛范围的交错长度(例如，Lturbo＝257～8192bit)内，可以提供，生成良好权分布的编码语句的turbo编码。
图36是表示包括上述PIL的现有的turbo编码器及使用turbo解码器的情况下的BER(位误码率)特性图。如图所示，随着SNR升高BER特性提高。
以上，在现有的通信装置中，作为错误校正码，通过使用turbo码，即使在对应于调制方式的多值化，信号点之间的距离很近的情况之下，也可以大幅度的提高声音传送和数据传送的传送特性，得到比现有的卷积编码更为优良的特性。
另外，在现有的通信装置中，对所有的输入信息序列(在多个信息位序列的情况下，对所有的序列)实施turbo编码，进而，在接收方实施对编码的所有信号的turbo解码，然后进行软判定。具体而言，例如，若16QAM，则对4位的所有的数据(0000～1111：4位群集Constellation)，若256QAM则对8位所有的数据进行判定。
其次，在现有的用DMT调制解调方式进行数据通信的通信装置中没有采用turbo码，所以下面简单说明采用格式码的现有的通信装置的动作。图37是现有的通信装置中使用了格式码的构成图。在图37中，201是现有的格式编码器，例如，在格式编码器201中，针对2位的信息位的输入，输出2位的信息位和1位的冗余位。
例如，用电话线路等现有的传送线路，通过DMT调制解调方式进行数据通信时，发送方基于单音排序部件处理，即传送线路的S/N比(signal-to-noise ratio：信对噪比率)，对事先设定频带的多个单音(多载波)，分别进行可传送位数的传送数据的分配处理(由此处理，决定传送率)。
具体而言，例如图38(a)所示，在各频率的tone0～tone5中，分配对应各S/N比的位数的传送数据。在此，传送数据分配在tone0和tone5中2位，tone1和tone4中3位，tone2中4位，tone3中5位，由这19位(信息位：16位，冗余位：3位)形成1帧。其中，和图示的数据帧缓冲器相比较，各单音中分配的位数增多，起因是错误校正时必要的冗余位增加。
单音排序处理后的传送数据的1帧，如图38(b)所示的结构。具体而言，按分配位数少的单音顺序，即tone0(b0’)，tone5(b1’)，tone1(b2’)，tone4(b3’)，tone2(b4’)，tone3(b5’)的顺序排列，tone0和tone5，tone1和tone4，tone2和tone3分别作为1个单音组所构成。
而且，如上述图37所处理的帧的编码，在每1单音组中进行。首先，若最初的单音组(tone0，tone5)的数据d0和d1和d2向格式编码器201的端口u1，u2和端口u3输入，则2位的信息位(u1，u2)和1位的冗余位(u0)，即3位的格式码和其他的1位(u3)的数据被输出。增多的1位相当于这个冗余位。
其次，若第2单音组(tone4，tone1)的数据d3，d4，d5，d6，d7向格式编码器201的端口u1，u2和端口u3，u4，…输入，则2位的信息位(u1，u2)和1位的冗余位(u0)，即3位的格式码和其他的3位(u3，u4，…)的数据被输出。增多的1位相当于这个冗余位。
最后，若第3单音组(tone3，tone2)的数据d0，d1，d2，d3，d4，d5，d6，d7向格式编码器201的端口u1，u2和端口u4，u5，…输入，则2位的信息位(u1，u2)和1位的冗余位(u0)，即3位的格式码和其他的7位(u3，u4，…)的数据被输出。增多的1位相当于这个冗余位。
如上所述，通过基于S/N比进行的单音排序处理及编码处理，在每1帧中传送数据被多路化。进而，在发送方，对被多路化的传送数据进行高速逆傅里叶变换(IFFT)，其后，通过D/A转换器将数字波形变换成模拟波形，最后用低通滤波器将最终的传送数据发送到电话线路上。
但是，在上述采用图31(b)所示的turbo编码器的现有的通信装置中存在如下问题，如编码器(相当于递归制卷积编码器)及交错器有改善的余地，采用这种现有的编码器及交错器的turbo编码，不能说得到了接近于香农界限的最佳传送特性，即最佳BER特性。
上述图31(b)所示的turbo编码器，用于SS方式的宽带CDMA，另外图37说明了关于DMT调制解调方式，并且在此描述了使用格式码进行数据通信的通信装置。这里存在以下问题，例如用电话线路等现有的传送线路的数据通信中，采用DMT调制解调方式的现有通信装置中，没有对错误校正采用turbo码。
因此，本发明的目的是提供可适用于采用了多载波调制解调方式及单载波调制解调方式的所有的通信，进而，通过在错误校正控制中采用turbo码，与现有技术相比较大幅度提高BER特性及传送效率的通信装置及其通信方法。
发明内容
本发明的通信装置，包括延迟小的第1路径(相当于后文所述的本实施方式的高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于后文所述的本实施方式的交错数据缓冲器路径)，其特征在于：包括发送部，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出；接收部，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括发送部，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音；接收部，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨上述2个缓冲器的单音，在双方的路径分别处理。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括发送部，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出；接收部，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
其次，发明的通信装置，其特征在于：采用一种turbo编码器，该turbo编码器包括第1递归制卷积编码器，卷积编码1系统的信息位序列并输出第1冗余数据；第2递归制卷积编码器，卷积编码交错处理后的上述信息位序列并输出第2冗余数据；穿孔(Puncturing)电路，以规定的时间间取各冗余数据输出1个冗余位，其特征还在于：在假定约束长度为“5”且存储器数为“4”或者约束长度为“4”且存储器数为“3”的递归制卷积编码器的情况下，检索构成该编码器的所有的连接模式，而且，作为上述第1及第2的递归制卷积编码器，具备在某特定域长中，自终止模式的2个位‘1’的间隔最大，且在上述最大间隔的模式内权重的合计最大的满足最佳条件的编码器。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括发送部，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括接收部，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括发送部，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括接收部，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨2个缓冲器的单音，在双方的路径分别处理。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括发送部，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出。
其次，发明的通信装置，包括延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包括接收部，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
其次，发明的通信装置，采用延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包含发送步骤，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出；接收步骤，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
其次，发明的通信装置，采用延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包含发送步骤，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音；接收步骤，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨上述2个缓冲器的单音，在双方的路径分别处理。
其次，发明的通信装置，采用延迟小的第1路径(相当于高速数据缓冲器路径)；比上述第1路径产生更大延迟的第2路径(相当于交错数据缓冲器路径)，其特征在于：包含发送步骤，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出；接收步骤，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
附图说明
图1是表示本发明的通信装置实施方式1的结构图；图2是表示本发明的通信装置发送系统的结构图；图3是表示本发明的通信装置接收系统的结构图；图4是表示在本发明的通信装置中使用的编码器及解码器的结构图；图5是表示各种数字调制的信号点配置图；图6是表示turbo编码器的结构图；图7是表示用本发明的turbo编码器解码发送数据的情况下的BER特性，及用现有的turbo编码器解码发送数据的情况下的BER特性的图；图8是表示假设约束长度：5，存储器数：4的情况下，递归制卷积编码器的连接例图；图9表示由规定的检索方法求出的最佳递归制卷积编码器图；图10表示由规定的检索方法求出的最佳递归制卷积编码器图；图11是表示在图9的递归制卷积编码器中自终止模式的位‘1’的间隔：de和总权重：total weight的图；图12是表示在图10的递归制卷积编码器中自终止模式的位‘1’的间隔：de和总权重：total weight的图。图13是表示用图6所示的turbo编码器解码发送数据情况下的BER特性，和用图9及图10所示的采用了递归制卷积编码器的turbo编码器解码发送数据情况下的BER特性的图；图14是表示假设约束长度：4、存储器数：3的情况下，递归制卷积编码器的连接例图；图15是表示由规定的检索方法求出的最佳递归制卷积编码器的图；图16是表示由规定的检索方法求出的最佳递归制卷积编码器的图；图17是表示由规定的检索方法求出的最佳递归制卷积编码器的图；图18是表示由规定的检索方法求出的最佳递归制卷积编码器的图；图19是表示在图15的递归制卷积编码器中自终止模式的位‘1’的间隔：de和总权重：total weight的图；图20是表示在图16的递归制卷积编码器中自终止模式的位‘1’的间隔：de和总权重：total weight的图；图21是表示在图17的递归制卷积编码器自终止模式的位‘1’的间隔：de和总权重：total weight的图；图22是表示在图18的递归制卷积编码器自终止模式的位‘1’的间隔：de和总权重：total weight的图；图23是表示单音排序处理的例图；图24是表示实施方式1的单音排序处理的图；图25是表示实施方式2的单音排序处理的图；图26是表示实施方式3的单音排序处理的图；图27是表示实施方式4的turbo编码器的结构图；图28是表示假设约束长度：4、存储器数：3的情况下，递归制卷积编码器的表示方法的图；图29是表示由实施方式4的检索方法求出的最佳递归制卷积编码器的结构图；图30是表示由实施方式4的检索方法求出的最佳递归制卷积编码器的结构图；图31是表示在发送系统中所使用的现有turbo编码器的结构图；图32是表示在接收系统中所使用的现有turbo解码器的结构图；图33是表示在现有的turbo编码器采用的交错器的处理图；图34是表示在现有的turbo编码器采用的交错器的处理图；图35是表示在现有的turbo编码器采用的交错器的处理图；图36是表示使用现有的turbo编码器及turbo解码器的情况下的BER特性图；图37是表示在现有的通信装置使用的格式编码器的结构图；图38是表示现有的单音排序处理图。
实施方式
以下，基于附图详细说明本发明通信装置的实施方式。然而，此实施方式并不限定该发明。
实施方式1
图1是表示本发明通信装置的实施方式1的结构图，详细地说，图1(a)是表示本实施方式发送方的结构图，图1(b)是表示本实施方式接收方的结构图。
在本实施方式的通信装置中，具备上述发送方及接收方的双方的结构，还具有通过turbo编码器及turbo解码器所带来的高精度的数据错误校正能力，从而获得在数据通信及声音通信方面优良的传送特性。而且，在本实施方式中为了说明的方便，虽具备上述双方的结构，但是也可以假定仅具备发送方结构的发送机，另一方面，也可以假定仅具备接收方结构的接收机。
例如，在图1(a)的发送方中，1是单音排序部件，2是群集(constellation)编码器/增益计数部件，3是逆高速傅里叶变换部件(IFFT)，4是高速数据缓冲器路径用的第1映像，5是交错数据缓冲器路径用的第2映像，6是多路复用器。
另一方面，在图1(b)的接收方中，11是高速傅里叶变换部件(FFT)，12是频域均衡器(FEQ)，13是群集解码器/增益计数部件，14是单音排序部件，15是多路信号分解器，16是高速数据缓冲器路径用的第1解映像，17是交错数据缓冲器路径用的第2解映像，18是高速数据缓冲器路径用的第1单音排序处理部件，19是交错数据缓冲器路径用的第2单音排序处理部件。
这里，在说明上述作为本发明特征的发送方的动作及接收方的动作之前，基于附图简单说明本发明通信装置的基本动作。例如，作为用DMT(Discrete Multi Tone)调制解调方式进行数据通信的有线系统数字通信方式，具有使用现有敷设的电话线路进行数兆位/秒的高速数字通信的ADSL(Asymmetric Digital Subscriber Line)通信方式，及HDSL(high-bit-rate Digital Subscriber Line)通信方式等的xDSL通信方式。而且，此方式在ANSI的T1.413等被标准化。以下，关于本实施方式的说明，以可适用于上述ADSL的通信装置为例。
图2表示本发明通信装置的发送系统整体结构图。在图2中，发送系统在多路复用器/同步控制(相当于图示的MUX/SYNC CONTROL)41中多路化发送数据，对多路化的发送数据在循环冗余校验(相当于CRC：Cyclic redundancy check)42、43中附加错误检验用码，进而在前向错误校正(相当于SCRAM&FEC)44、45中进行FEC用码的附加及加扰(Scramble)处理。
而且，从多路复用器/同步控制41到单音排序处理49有2条路径，一条是包含交错(INTERLEAVE)46的交错数据缓冲器(InterleavedData Buffer)路径，另一条是不包含交错的高速数据缓冲器(Fast DataBuffer)路径，在此，进行交错处理的交错数据缓冲器路径的一方延迟较大。
其后，发送数据，用速率转换器(相当于RATE-CONVERTOR)47、48进行速率转换处理，用单音排序(相当于TONE ORDERING，对应上述图1所示的单音排序处理部件1)49进行单音排序处理。而且，基于单音排序处理后的发送数据，用群集编码器/增益计数部件(相当于CONSTELLATION AND GAIN SCALLNG，对应上述图1所示的群集编码器/增益计数部件2)50制成群集数据，用逆高速傅里叶变换部件(相当于IFFT：Inverse Fast Fourier transform，对应于上述图1所示的逆高速傅里叶变换部件3)51进行逆高速傅里叶变换。
最后，用输入并行/串行缓冲器(相当于INPUT PARALLEL/SERIALBUFFER)52将傅里叶变换后的并行数据变为串行数据，用模拟处理/数字模拟转换器(相当于ANALOG PROCESSING AND DAC)53将数字波形变为模拟波形，进行滤波处理后，将发送数据发送到电话线路上。
图3表示本发明通信装置的接收系统整体结构图。在图3中，接收系统对于接收数据(上述的发送数据)，在模拟处理/模拟数字转换器(相当于图示的ANALOG PROCESSING AND ADC)141中进行滤波处理后，将模拟波形转换为数字波形，在时域均衡器(相当于TEQ)142中进行时域的适应等化处理。
执行时域的适应等化处理后的数据，在输入串行/并行缓冲器(相当于INPUT SERIAL/PARALLEL BUFFER)143中从串行数据变为并行数据，对此并行数据在高速傅里叶变换部件(相当于FFT：Fast Fouriertransform，对应于上述图1所示的高速傅里叶变换部件11)144中进行高速傅里叶变换，其后，在频域均衡器(相当于FEQ，对应于上述图1所示的频域均衡器12)145中进行频域的适应等化处理。
执行频域的适应等化处理后的数据，通过在群集解码器/增益计数部件(相当于CONSTELLATION DECODER AND GAIN SCALLNG，对应于上述图1所示的群集解码器/增益计数部件13)146及单音排序处理(相当于TONE ORDERING，对应于上述图1所示的单音排序部件14)147中进行的解码处理(最大似然性解码法)及单音排序处理，变换成串行数据。其后，通过速率转换器(相当于RATE-CONVERTOR)148，149进行速率转换处理，通过解交错(相当于DEINTERLEAVE)150进行解交错处理，通过前向错误校正(相当于DESCRAM&FEC)151，152进行FEC处理及解扰处理，及通过循环冗余校验(相当于cyclicredundancy check)153，154进行循环冗余校验等的处理，最终从多路复用器/同步控制(相当于MUX/SYNC CONTROL)155再生接收数据。
在上述所示的通信装置中，接收系统和发送系统分别具备2个路径，通过分别使用此2个路径或者此2个路径同时动作，可实现低传送延迟及高速率的数据通信。
以下，通过附图详细说明本实施方式的编码器(发送系统)及解码器(接收系统)的动作。图4表示在本发明通信装置中使用的编码器(turbo编码器)及解码器(turbo解码器、硬判定器和R/S(里德-索络蒙码：Reed-Solomon code)解码器的组合)的结构图，详细而言，图4(a)是表示本实施方式的编码器的结构图，图4(b)是表示本实施方式的解码器的结构图。
例如，在图4(a)的编码器中，21是通过作为错误校正码采用turbo码可得到接近香农界限的性能的turbo编码器，例如，在turbo编码器21中，对2位的信息位的输入，输出2位的信息位和2位的冗余位。进而在此使接收方对各信息位的校正能力达到平均，生成各冗余位。
另一方面，在图4(b)的解码器中，22是从接收信号：Lcy(相当于后述的接收信号：y2，y1，ya)中算出对数似然性比的第1解码器，23及27是加法器，24及25是交错器，26是从接收信号：Lcy(相当于后述的接收信号：y2，y1，yb)中算出对数似然性比的第2解码器，28是解交错器，29是判定第1解码器22的输出，并输出原来的信息位序列的估算值的第1判定器，30是解码里德-索络蒙码并输出更高精度的信息位序列的第1R/S解码器，31是判定第2解码器26的输出并输出原来的信息位序列的估算值的第2判定器，32是解码里德-索络蒙码，进而输出更高精度的信息位序列的第2R/S解码器，33是硬判定Lcy(相当于后述的接收信号：y3，y4…)并输出原来的信息位序列的估算值的第3判定器。
首先，说明图4(a)所示的编码器的动作。其中，在本实施方式中，作为多值正交振幅调制(QAM：Quadrature AmplitudeModulation)例如采用16QAM方式。而且，在本实施方式的编码器中，与对所有的输入数据(4位)进行turbo编码的现有技术的不同之处，是仅对后2位的输入数据实施turbo编码，对其他的前面的位以其原有的状态输出其输入数据。
在此，说明仅对后2位的输入数据实行turbo编码的理由。图5是表示各种数字调制的信号点配置图，详细而言，图5(a)是4相PSK(Phase Shift Keying)方式的信号点配置，(b)是16QAM方式的信号点配置，(c)是64QAM方式的信号点配置。
例如，在上述所有的调制方式的信号点配置中，当接收信号点为a或者b位置的情况下，通常，在接收方，通过软判定估算出作为信息位序列(发送数据)最确切的数据。即，判定与接收信号点的距离最近的信号点作为发送信号。但是，此时，若以图5的接收信号点a及b为目标，在任何情况下(相当于图5(a)(b)(c))，可知距离接收信号点最近的4点的后2位为(0，0)(0，1)(1，0)(1，1)。因此，在本实施方式中，对有可能特性劣化的4个信号点(即信号点间距离最近的4点)的后2位，实施具有优良的错误校正能力的turbo编码，在接收方进行软判定。另一方面，关于特性劣化可能性很低的其他的前面的位，以其原有状态输出，在接收方进行硬判定。
由此，在本实施方式中，可提高伴随着多值化具有劣化可能性的特性，而且，由于仅对发送信号的后2位实施turbo编码，所以与对所有的位进行turbo编码为对象的现有技术(参照图31)相比较，可以大幅度削减运算量。
下面，说明对输入的后2位的发送数据：u1，u2实施turbo编码的图4所示的turbo编码器21的动作例。例如，图6是表示turbo编码器21的结构图，详细而言，图6(a)是表示turbo编码器21的块结构的图，图6(b)是表示递归制卷积编码器的电路结构例图。另外，在此作为递归制卷积编码器采用了图6(b)的结构，不仅限于此，例如，也可以采用与现在相同的递归制卷积编码器和其他已知的递归制卷积编码器。
在图6(a)中，35是卷积编码相当于信息位序列的发送数据：u1，u2并输出冗余数据：ua的第1递归制卷积编码器，36及37是交错器，38是卷积编码交错处理后的数据：u1t，u2t并输出冗余数据：ub的第2递归制卷积编码器。在turbo编码器21中，同时输出发送数据：u1，u2；通过第1递归制卷积编码器35的处理编码发送数据：u1，u2后的冗余数据：ua和通过第2递归制卷积编码器38的处理编码交错处理后的数据：u1t，u2t后的(与其它数据时刻不同的)冗余数据：ub。
另外，在图6(b)所示的递归制卷积编码器中，61，62，63，64是延迟器，65，66，67，68，69是加法器。在此递归制卷积编码器中，第1段的加法器65将输入的发送数据：u2(或者是数据：u1t)和反馈的冗余数据：ua(或者是冗余数据：ub)相加输出；第2段的加法器66将输入的发送数据：u1(或者是数据：u2t)和延迟器61的输出相加输出；第3段的加法器67将输入的发送数据：u1(或者是数据：u2t)和发送数据：u2(或者是数据：u1t)和延迟器62的输出相加输出；第4段的加法器68将输入的发送数据：u1(或者是数据：u2t)和发送数据：u2(或者是数据：u1t)和延迟器63的输出和反馈的冗余数据：ua(或者是冗余数据：ub)相加输出；最后段的加法器69将输入的发送数据：u2(或者是数据：u1t)和延迟器64的输出相加，最终输出冗余数据：ua(冗余数据：ub)。
而且，在turbo编码器21中，为确保采用了冗余数据：ua，ub的接收方的发送数据：u1和u2的估算精度均一，避免发生各冗余位的权重偏离。即，为使发送数据：u1和u2的估算精度均一，例如，将发送数据：u2输入到第1递归制卷积编码器35中的加法器65，67，68，69(参照图6(b))，将交错实施后的数据：u2t输入到第2递归制卷积编码器38的加法器66～68中，另一方面，将发送数据：u1输入到第1递归制卷积编码器35的加法器66～68中，将交错实施后的数据：u1t输入到第2递归制卷积编码器38的加法器65，67，68，69中，在发送数据：u1的序列和发送数据：u2的序列间，在输出之前通过的延迟器的数目是同一的。
如此，在采用图4(a)所示编码器的情况下，作为交错的效果，对成组的数据错误可提高错误校正能力，进而，通过将发送数据：u1的序列输入和发送数据：u2的序列输入在第1递归制卷积编码器35和第2递归制卷积编码器38间进行替换，可以使接收方的发送数据：u1和u2的估算精度均一化。
其次，说明图4(b)所示解码器的动作。在本实施方式中，说明作为多值正交振幅调制(QAM)，例如采用16QAM方式的情况。而且，在本实施方式的解码器中，对接收数据的后2位实施turbo解码，通过软判定估算原来的发送数据，关于其他前面的位用第3判定器33硬判定接收数据，来估算原来的发送数据。但是，接收信号Lcy：y4，y3，y2，y1，ya，yb是分别对上述发送方的输出：u4，u3，u2，u1，ua，ub产生传送路径的噪声和衰减影响的信号。
首先，在接收到接收信号Lcy：y2，y1，ya，yb的turbo解码器中，第1解码器22抽出接收信号Lcy：y2，y1，ya，再从这些接收信号中算出估算的信息位(相当于原始的发送数据：u1k，u2k)：u1k’，u2k’的对数似然性比：L(u1k’)，L(u2k’)(k表示时刻)。即，在此求出针对u2k为0的概率的u2k为1的概率，和针对u1k为0的概率的u1k为1的概率。另外，以下的说明中，简称u1k，u2k为uk，简称u1k’，u2k’为uk’。
在图4(b)中，Le(uk)表示外部信息，La(uk)表示前一个的外部信息的事先信息。另外，作为算出对数似然比的解码器，例如，多采用已知的最大事后概率解码器(MAP算法：Maximum A-Posteriori)，例如，可采用已知的维特比解码器。
其次，在加法器23中，从上述算出结果的对数似然比，算出对第2解码器26的外部信息：Le(uk)。但是，在第1次的解码中，由于事先信息未求出，所以La(uk)＝0。
其次，在交错器24和25中，对接收信号Lcy和外部信息：Le(uk)进行信号的排列替换。而且，在第2解码器26中，与第1解码器22相同，基于接收信号Lcy及之前算出的事先信息：La(uk)，算出对数似然比：L(uk’)。
其后，在加法器27中，与加法器23相同，算出外部信息：Le(uk)。此时，以解交错器28排列替换的外部信息作为事先信息：La(uk)，反馈到上述第1解码器22中。
而且，在上述turbo解码器中，通过规定次数(迭代次数)反复进行上述处理，算出精度更高的对数似然比，而且，第1判定器29及第2判定器31基于此对数似然比进行信号的判定，估算原发送数据。具体而言，例如，若对数似然比为“L(uk’)＞0”，则将估算信息位：uk’判定为1，若对数似然比为“L(uk’)≤0”，则将估算信息位：uk’判定为0。另外，关于同时接收的接收信号Lcy：y3，y4…，用第3判定器33硬判定。
最后，在第1R/S解码器30及第2R/S解码器32中，以所规定的方法，进行采用了里德-索络蒙码的错误检验，在判断估算精度超过了某特定的标准的阶段终止上述重复处理。而且，用里德-索络蒙码，在各判定器中进行上述估算的原发送数据的错误校正，输出更高估算精度的发送数据。
在此，以具体例子说明通过第1R/S解码器30及第2R/S解码器32的原始发送数据的估算方法。在此，以具体例子列举3种方法。第1种方法是，每当以第1判定器29或者第2判定器31进行原发送数据估算时，对应的第1R/S解码器30或者第2R/S解码器32交互地进行错误检验，任一方的R/S解码器在判断为“无误”的阶段，均结束由turbo编码器进行的上述重复处理，而且，用里德-索络蒙码，进行上述估算的原发送数据的错误校正，输出更高估算精度的发送数据。
第2种方法是，每当以第1判定器29或者第2判定器31进行原发送数据估算时，对应的第1R/S解码器30或者第2R/S解码器32交互地进行错误检验，双方的R/S解码器在判断为“无误”的阶段，结束由turbo编码器进行的上述重复处理，而且，用里德-索络蒙码，进行上述估算的原发送数据的错误校正，输出更高估算精度的发送数据。
第3个方法，用于改善因上述第1及第2方法错误地判断为“无误”，重复处理未实施的情况下，进行了错误校正的问题，例如，实施事先确定的规定次数的反复处理，在某种程度上减低位错误率，然后用里德-索络蒙码，进行上述估算的原发送数据的错误校正，输出更高估算精度的发送数据。
如此，在采用图4(b)所示的解码器的情况下，即使在伴随调制方式的多值化，群集增大的情况下，因具备：针对具有特性劣化可能的接收信号的后2位实施软判定处理及通过里德-索络蒙码的错误校正的turbo解码器；对接收信号的其它位进行硬判定的判定器，从而可实现削减计算量过多的软判定处理和良好的传送特性。
通过采用第1R/S解码器30及第2R/S解码器32估算发送数据，可减低迭代次数，进而削减计算量过多的软判定处理及其处理时间。其中，在随机错误和信息组错误同时存在的传送路径中，一般都知道通过进行以符号为单位的错误校正的R-S码(里德-索络蒙)和其他已知的错误校正码的并用可以获得更加优良的传送特性。
其次，比较采用上述图6所示的turbo编码器解码了发送数据的情况下的BER(位误码率)特性和采用图31所示的现有的turbo编码器解码了发送数据的情况下的BER特性。图7表示两者的BER特性图。例如，用BER判断turbo编码的性能的情况下，在高Eb/N0区域，即错误底部区域中，图6所示的turbo编码器的方面，比现有的编码器位错误率低。可以说，从图7的比较研究结果看来，错误底部区域的BER特性低的图6所示的turbo编码器的性能比图31所示的现有技术明显优良。
另外，在以上的说明中，通信装置是以采用图6所示的
g＝[h0，h1，h2]
 ＝[10011，01110，10111]    …(5)的turbo编码器的情况为前提(关于(5)的表现下文表述)，例如，输入此turbo编码器的2个信息位序列，采用将至少其中一方的序列输入最终段的加法器的结构，因此，使接收方的解调特性提高。在以后的说明中，使用和上述结构不同的递归制卷积编码器的turbo编码器，使BER特性进一步提高。
在此，说明本实施方式的最佳递归制卷积编码器的检索方法。作为递归制卷积编码器的一例，假设约束长度：5(加法器的个数)，存储器数：4的编码器。首先，检索最佳递归制卷积编码器的情况下，检索在输入了信息位：u1，u2时所有可得到的递归制卷积编码器的连接模式，检索出满足下述最佳条件的递归制卷积编码器。
图8是表示在假设约束长度：5，存储器数：4的情况下，递归制卷积编码器的表现方法的图，例如，当将信息位：u1，u2输入所有的加法器，并将冗余位：ua(或者ub)反馈到最终段以外的各加法器的情况下，可如式(6)所示。
g＝[h0，h1，h2]
 ＝[11111，11111，11111]    …(6)
而且，递归制卷积编码器检索的最佳条件，可如下表示。
(1)域长：L，输入权重：2，自终止(延迟器61，62，63，64为全0状态。)的模式的2个位‘1’的间隔：de为最大的模式(例如：间隔de＝10)。
具体而言，
自终止模式的发生数：K＝L/de(在此，小数点以后省略)…(7)
为最小时。
(2)而且，权重的合计(total weight)在上述模式内为最大的模式(例：total weight＝8)。
图9及图10是按照本实施方式的检索方法求得的最佳递归制卷积编码器。在假设约束长度：5，存储器数：4的情况下，图9及图10所示的间隔de＝10及total weight＝8(参照后述的图11及图12)的递归制卷积编码器满足上述最佳条件。
具体而言，图9是
g＝[h0，h1，h2]
 ＝[10011，11101，10001]    …(8)的递归制卷积编码器，图10是
g＝[h0，h1，h2]
＝[11001，10001，10111]    …(9)的递归制卷积编码器。另外，图11及图12表示满足上述最佳条件的图9及图10的递归制卷积编码器的自终止模式和总权重：totalweight的图。
图13是表示采用上述图6所示的turbo编码器解码了发送数据情况下的BER特性，和使用采用了图9及图10所示的递归制卷积编码器的turbo编码器解码了发送数据情况下的BER特性的图。例如，用BER判断turbo码性能的情况下，在高Eb/N0区域中，采用了图9及图10所示的递归制卷积编码器的turbo编码器比图6的turbo编码器位错误率低。即，从图13的比较研究结果来看，可以说高Eb/N0的BER特性较低的本实施方式的turbo编码器，比图6所示的turbo编码器性能优良。
如此，假设约束长度：5，存储器数：4的递归制卷积编码器的情况下，在域长：L，输入权重：2时，自终止的模式位‘1’的间隔：de为最大，而且，在上述间隔de为最大的模式内使权重的合计(totalweight)为最大，来决定最佳递归制卷积编码器。
另外，在turbo编码器中采用上述图9及图10所示的递归制卷积编码器的情况下，尾位进行如下处理。
例如：图9的递归制卷积编码器是
u1 (1)＝S0(0)+S3(0)
u2 (1)＝S0(0)+S2(0)
u1 (2)＝S3(0)
u2 (2)＝S0(0)+S1(0)    …(10)
图10的递归制卷积编码器是
u1 (1)＝S0(0)+S1(0)+S3(0)
u2 (1)＝S2(0)
u1 (2)＝1(0)+S2(0)+S3(0)
u2 (2)＝S1(0)+S2(0)    …(11)
在此，此处的‘+’表示按位加。
一方面，在本实施方式中，从提供廉价的通信装置的观点出发，可以采用约束长度：4、存储器数：3的递归制卷积编码器的turbo编码器。此情况也与上述相同，检索输入了信息位：u1，u2的情况下的所有可得到的递归制卷积编码器的连接模式，检索出满足上述最佳条件的递归制卷积编码器。
另外，图14是表示假设约束长度：4、存储器数：3的情况下的递归制卷积编码器的表示方法的图，例如，将信息位：u1，u2输入到所有的加法器中，而且将冗余位：ua(或者ub)反馈到最终段以外的各加法器的情况下，可如式(14)表示。
g＝[h0，h1，h2]
 ＝[1111，1111，1111]    …(14)
图15、图16、图17及图18是通过上述检索方法(1)(2)求得的最佳递归制卷积编码器。在假设约束长度：4、存储器数：3的情况下，图15～图18所示的间隔de＝5及total weight＝5(参照后述的图19～图22)的递归制卷积编码器满足上述最佳条件。
具体而言，图15是
g＝[h0，h1，h2]
 ＝[1011，1101，0101]    …(15)的递归制卷积编码器，图16是
g＝[h0，h1，h2]
 ＝[1011，1110，1001]    …(16)的递归制卷积编码器，图17是
g＝[h0，h1，h2]
 ＝[1011，1001，0111]    …(17)的递归制卷积编码器，图18是
g＝[h0，h1，h2]
 ＝[1101，1010，1011]    …(18)的递归制卷积编码器。另外，图19、图20、图21及图22是表示满足上述最佳条件的图15～图18的递归制卷积编码器的自终止模式和总权重：total weight的图。
如此，假设约束长度：4、存储器数：3的递归制卷积编码器的情况下，与上述相同，在域长：L，输入权重：2时，自终止的模式的位‘1’的间隔：de为最大，而且在上述间隔de为最大的模式内使权重的合计(total weight)为最大，来决定最佳递归制卷积编码器。
其中，在turbo编码器中采用上述图15～图18所示的递归制卷积编码器的情况下，尾位进行如下处理。
例如：图15的递归制卷积编码器是
u1 (1)+u2 (1)+u2 (2)＝S1(0)+S2(0)
u2 (1)+u1 (2)+u2 (2)＝S2(0)
u1 (2)+u2 (2)＝S0(0)+S1(0)+S2(0)          …(19)
图16的递归制卷积编码器是
u1 (1)+u2 (1)+u1 (2)＝S1(0)+S2(0)
u1 (1)+u1 (2)＝S2(0)
u2 (1)+u1 (2)+u2 (2)＝S0(0)+S1(0)+S2(0)    …(20)
图17的递归制卷积编码器是
u2 (1)+u2 (2)＝S1(0)
u1 (2)＝S1(0)+S2(0)
u1 (1)+u2 (2)＝S0(0)+S2(0)                …(21)
图18的递归制卷积编码器是
u1 (1)+u2 (1)+u1 (2)＝S1(0)
u2 (1)+u2 (2)＝S1(0)+S2(0)
u2 (1)+u1 (2)+u2 (2)＝S0(0)+S2(0)          …(22)
此处的‘+’表示按位加。
以上，在上面的说明中，说明了在错误校正控制中采用了turbo码的情况下，通信装置内编码器和解码器的构成及动作。在以下的说明中，详细说明成为本发明特征的发送方的动作(包括解码器的动作)、及接收方的动作(包括解码器的动作)。另外，关于编码器和解码器的结构，采用先前说明的图4的结构。而且，关于turbo编码器的结构，采用图6(a)的结构，进而，关于递归制卷积编码器的结构，采用图6(b)，图9，图10，图15～图18中的任何一个。
例如，在用电话线路等已有的传送路径通过DMT调制解调方式进行数据通信的情况下，在发送方，基于单音排序处理，即传送路径的S/N比(signal-to-noise ratio：信对噪比)，对预先设定的频带的多个单音(多载波)，进行分别可传送位数的传送数据的分配处理(由此处理决定传送率)。
具体而言，如图23(a)所示，对各频率的tone0～tone9，分别分配对应S/N比的位数的传送数据。在此，tone9中0位，tone0和tone1和tone7和tone8中1位，tone6中2位，tone2中3位，tone5中4位，tone3中5位，tone4中6位的传送数据被分配，由这24位(信息位：16位，冗余位：8位)形成1帧。其中，与图示的缓冲器(第1数据缓冲器+交错数据缓冲器)相比较，各单音分配的位数增多，起因是错误校正必要的冗余位增加。
而且，单音排序处理过的传送数据的1帧，如图23(b)所示构成。具体而言，按分配的位数少的单音顺序，即tone9(b0’)，tone0(b1’)，tone1(b2’)，tone7(b3’)，tone8(b4’)，tone6(b5’)，tone2(b6’)，tone5(b7’)，tone3(b8’)，tone4(b9’)的顺序排列，tone9和tone0和tone1和tone7，tone8和tone6，tone2和tone5及tone3和tone4分别作为1单音组构成。
如此，在此按单音排序处理分配后的位数少的单音顺序且2个或者4个单音形成单音组。然后，将至少以3位(3位是信息位为1序列的情况)构成的上述turbo码分配给各单音组。
此后，如图23所示结构的缓冲器内的数据以每1单音组被编码。首先，若将最初的单音组(tone9，tone0，tone1，tone7)的数据d0，虚拟数据d_dummy(信息位为1序列)输入到turbo编码器21的端口u1，u2，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即输出4位的turbo码。增多的2位相当于这个冗余位。其中，由于信息位u2是虚拟数据，所以实际被编码的是u1，ua，ub3位。
其次，若第2单音组(tone8，tone6)的数据d1，虚拟数据d_dummy输入到turbo编码器21的端口u1，u2，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo码。增多的2位相当于这个冗余位。其中，由于信息位u2是虚拟数据，所以与上述相同，实际被编码的是u1，ua，ub3位。
其次，若第3单音组(tone2，tone5)的数据d2，d3，d4，d5，d6，输入到turbo编码器21的端口u1，u2和端口u4，u5，…，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo码和其他3位的数据(u3，u4，…)。增多的2位相当于这个冗余位。
最后，若第4单音组(tone3，tone4)的数据d7，d0，d1，d2，d3，d4，d5，d6，d7输入到turbo编码器21的端口u1，u2和端口u4，u5…，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo码和其他7位的数据(u3，u4…)。增多的2位相当于这个冗余位。
而且，如上所述，通过进行基于S/N比的单音排序处理及编码处理，每1帧中传送数据被多路化，进而，在发送方，对多路化的传送数据进行高速逆傅里叶变换(IFFT)，其后，通过D/A转换器将数字波形变换成模拟波形，最后，用低通滤波器将最终的传送数据发送到电话线路上。
在使用turbo码的通信装置中，按单音排序处理所分配的位数少的单音顺序且2个或4个的单音，形成单音组，进而，通过将至少3位构成的turbo码分配给各单音组，得到没有浪费的良好的传送效率。
但是，从下述的观点来说，即“采用交错数据缓冲器路径实现高速率/高可靠性的数据通信，采用高速数据缓冲器实现低传送延迟”，在对所有的单音组实施turbo编码的上述通信方法中，存在无法实现低传送延迟的问题。具体而言，在turbo编码器21内部的交错器(参照图6(a))中，由于有必要在缓冲器内积蓄某程度的域长(例如，8DMT符号)的数据，所以，会发生此积蓄所要时间的延迟。
于是，在本实施方式中，如图1所示，在群集编码器/增益计数部件2中，由于在高速数据缓冲器路径和交错数据缓冲器路径中，将处理按单音单位划分，即在高速数据缓冲器路径未实施turbo编码，所以在高速数据缓冲器路径中实现了低传送延迟。
以下，用图1及图24详细说明本实施方式的发送方及接收方的动作。例如，在用电话线路等已有的传送路径通过DMT调制解调方式进行数据通信的情况下，在发送方，单音排序处理部件1进行单音排序处理，即基于传送路径的S/N比，在预先设定的频带的多个单音中，进行分别可传送位数的传送数据的分配处理(由此处理决定传送率)。
例如，如图24(a)所示，对各频率tone0～tone9，分别分配对应S/N比的位数的传送数据。在本实施方式中，以高速数据缓冲器确保可通话程度的传送率，即使用2线可用64kbps的传送率通话的线路情况下，以高速数据缓冲器确保能实现128kbps传送率的位数，另一方面，以交错数据缓冲器确保剩余的位。
具体而言，作为高速数据缓冲器用的数据，在tone9中分配0位，在tone1和tone2和tone8和tone9中分配1位，tone3和tone4和tone7中分配2位，作为交错数据缓冲器用的数据，在tone5和tone6中分配4位，由这18位(信息位：16位，冗余位：2位)形成1帧。其中，与图示的缓冲器(高速数据缓冲器+交错数据缓冲器)相比较，各单音中分配的位数增多，起因是对turbo编码所要的冗余位(2位)增加。
另外，单音排序处理过的传送数据的1帧，例如图24(b)所示构成。具体而言，按分配的位数少的单音顺序，即，tone0(b0’)，tone1(b1’)，tone2(b2’)，tone8(b3’)，tone9(b4’)，tone3(b5’)，tone4(b6’)，tone7(b7’)，tone5(b8’)，tone6(b9’)的顺序排列，tone0和tone1，tone2和tone8，tone9和tone3，tone4和tone7及tone5和tone6分别作为1单音组构成。
其后，如图24构成的缓冲器内的数据，在高速数据缓冲器路径，以原状态输出，在交错数据缓冲器路径，编码每1单音组。首先，一旦将高速数据缓冲器中分配的单音组(tone0，tone1，tone2，tone8，tone9，tone3，tone4，tone7)的数据d0～d9输入到第1映像4中，则10位的信息位以原状态输出。
其次，一旦将交错数据缓冲器分配的单音组(tone5，tone6)的数据d0，d1，d2，d3，d4，d5输入到第2映像5内的turbo编码器21的端口u1，u2和端口u4，u5…，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo码和其他的4位的数据(u3，u4…)被输出。增多的2位相当于该冗余位。
然后，在多路复用器6中，按照接收来自第1映像4的信息位及来自第2映像5的编码数据的顺序，分成上述各单音(tone0～tone9)，进而生成群集数据。以下的说明，与图2的发送系统的动作相同，因此省略其说明。
一方面，在接收方，首先群集解码器/增益计数部件13内的多路信号分解器15，基于训练(training)得到的各缓冲器和单音的对应关系，进行将傅里叶变换处理后的频率数据分配给高速数据缓冲器路径的单音和交错数据缓冲器路径的单音的处理。
然后，在第1解映像16中，硬判定所分配的高速数据缓冲器路径的单音上的位后，输出其硬判定数据。另外，在第2解映像17中，turbo解码(参照图4(b)的turbo解码器)所分配的交错数据缓冲器路径的单音上的后2位，硬判定(参照图4(b)的第3判定器33)剩余的前面的位，并输出这些判定值。
最后，在第1单音排序处理部件18及第2单音排序处理部件19中，接收上述各输出，在高速数据缓冲器路径和交错数据缓冲器路径上分别实施单音排序处理。以下的说明，与图3的发送系统的动作相同，因此省略其说明。
如此，在本实施方式中采用的结构是在发送方及接收方，将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位，进而，在高速数据缓冲器路径不实施turbo编码，而在交错数据缓冲器路径实施turbo编码。由此，在采用了交错数据缓冲器路径的情况下，可实现高速率/高可靠性的数据通信，进而，采用了高速数据缓冲器路径的情况下，可削减交错处理所要的时间，从而可实现低传送延迟。
实施方式2
在上述实施方式1中，在发送方及接收方，将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位，实现了高速数据缓冲器路径的低传送延迟。
在本实施方式中，预先决定高速数据缓冲器和交错数据缓冲器分配的位数(在本实施方式中以8位为单位)，例如，在单音组横跨2个缓冲器的情况下，其单音组由双方路径处理，硬判定对应高速数据缓冲器的位，turbo解码对应交错数据缓冲器的位，由此，实现高速数据缓冲器路径的低传送延迟。其中，本实施方式的结构和上述实施方式1相同，所以赋予同样的符号并省略其说明。
以下，以图1及图25详细说明本实施方式的发送方及接收方的动作。例如，用电话线路等现有的传送路径进行由DMT调制解调方式的数据通信的情况下，在发送方，单音排序处理部件1，进行单音排序处理，即基于传送路径的S/N比，在预先设定频带的多个单音中，分别进行可传送位数的传送数据的分配处理(由此处理决定传送率)。
例如图25(a)所示，对各频率tone0～tone9，分别分配对应S/N比的位数的传送数据。其中，在本实施方式中，预先决定高速数据缓冲器及交错数据缓冲器的大小(位数)。
具体而言，作为高速数据缓冲用的数据，分配在tone0中的0位，tone1和tone2中和tone8和tone9中的1位，tone3和tone4和tone7中的2位，作为交错数据缓冲器用的数据，分配在tone4和tone7中的2位，tone5和tone6中的4位，由这18位(信息位：16位，冗余位：2位)形成1帧。其中，和图示的缓冲器(高速数据缓冲器+交错数据缓冲器)相比较，各单音中分配的位数增多，起因是对turbo编码必要的冗余位(2位)增加。
而且，单音排序处理的传送数据的1帧，例如图25(b)所示构成。具体而言，按分配位数少的单音顺序，即，tone0(b0’)，tone1(b1’)，tone2(b2’)，tone8(b3’)，tone9(b4’)，tone3(b5’)，tone4(b6’)，tone7(b7’)，tone5(b8’)，tone6(b9’)的顺序排列，tone0和tone1，tone2和tone8，tone9和tone3，tone4和tone7及tone5和tone6分别作为1单音组构成。
其后，如图25构成的缓冲器内的数据，在高速数据缓冲器路径，以原状态输出，在交错数据缓冲器路径，按每1单音组编码。首先，将高速数据缓冲器分配的单音组(tone0，tone1，tone2，tone8，tone9，tone3，tone4，tone7)的数据d0～d7输入到第1映像4中，以原状态输出8位的信息位。
其次，将交错数据缓冲器中分配的单音组(tone4，tone7)的数据d6，d7，d0，d1输入到第2映像5内的turbo编码器21的端口u1，u2和端口ua，ub，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码和其他的2位(u3，u4)的数据。增多的2位相当于这个冗余位。
最后，将交错数据缓冲器分配的单音组(tone5，tone6)的数据d2，d3，d4，d5，d6，d7输入到第2映像5内的turbo编码器21的端口u1，u2和端口u4，u5，…，则输出2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码和其他2位(u3，u4，…)的数据。增多的2位分相当于这个冗余位。
而且，在多路复用器6中，按接收的第1映像4的信息位及第2映像5的编码数据的顺序，分成上述各单音(tone0～tone9)，生成群集数据。其中，以下的说明和图2的发送系统的动作相同，因此省略其说明。
另一方面，在接收方，首先，群集解码器/增益计数部件13内的多路信号分解器15，基于训练(training)中得到的各缓冲器和单音的对应关系，将傅里叶变换处理后的频率数据，向高速数据缓冲器的单音和交错数据缓冲器的单音进行分配处理。
在第1解映像16中，硬判定分配后的高速数据缓冲器路径的单音(tone0，tone1，tone2，tone8，tone9，tone3，tone4，tone7)上的位，然后输出其硬判定数据。在此，对对应高速数据缓冲器的位：d0～d7分配硬判定结果。其中，由于tone4和tone7构成的单音组横跨2个缓冲器，所以要删除硬判定tone4和tone7的单音组后得到的位：d0，d1。
另外，在第2解映像17中，turbo解码(参照图4(b)的turbo解码器)分配在交错数据缓冲器路径的单音组(tone4和tone7，tone5和tone6)上的后2位，并硬判定(参照图4(b)的第3判定器33)剩余的前面的位，然后输出这些判定值。在此，对对应高速数据缓冲器的位：d0～d7分配turbo解码结果。其中，由于tone4和tone7构成的单音组横跨2个缓冲器，所以要删除turbo解码tone4和tone7的单音组后得到的位：d0，d1。
最后，在第1单音排序处理部件18及第2单音处理部件19中，接收上述各输出，在高速数据缓冲器路径和交错数据缓冲器路径中分别实施单音排序处理。其中，以下的说明和图3的接收系统动作相同，因此省略其说明。
如此，本实施方式采用的结构为，预先决定高速数据缓冲器和交错数据缓冲器分配的位数(在本实施方式中以8位为单位)，例如，在单音组横跨2个缓冲器的情况下，采用在双方的路径分别处理其单音组，硬判定对应高速数据缓冲器的位，并turbo解码对应交错数据缓冲器的位。由此，在使用了交错数据缓冲器路径的情况下，可实现高速率/高可靠性的数据通信，进而，在采用高速数据缓冲器的情况下，可削减交错的时间，所以能实现低传送延迟。
实施方式3
在上述的实施方式2中，由于预先决定高速数据缓冲器和交错数据缓冲器分配的位数，所以实现了高速数据缓冲器路径的低传送延迟。
在本实施方式中，发送方，基于S/N比得到的位映像，将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器，接收方，硬判定对应高速数据缓冲器的位，并turbo解码对应交错数据缓冲器的位，从而实现在高速数据缓冲器路径中的低传送延迟。其中，和上述实施方式1及2相同的结构，用相同的符号并省略其说明。和实施方式1及2不同之处，发送方，不进行由多路复用器的单音分配。
下面以图1及图26详细说明本实施方式的发送方及接收方的动作。例如，用电话线路等现有的传送路径通过DMT调制解调方式进行数据通信的情况下，在发送方，单音排序处理部1基于单音排序处理，即，传送路径的S/N比，对预先设定频带的多个单音，分别进行可传送位数的传送数据的分配处理(由此处理决定传送率)。
在此，如图25(a)所示，从tone0～tone9的位映像将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器。
具体而言，作为高速数据缓冲器用的数据，分配tone3中1位，tone4的前1位，tone7的前1位，tone5的前2位，tone6的前2位，作为交错数据缓冲器用的数据，分配tone0的1位，tone1和tone2和tone8和tone9的2位，tone3和tone4和tone5和tone6和tone7的后2位，由这26位(信息位：16位，冗余位：10位)形成1帧。其中，和图示的缓冲器(高速数据缓冲器+交错数据缓冲器)相比较，各单音中分配的位数增多，起因是turbo编码必要的冗余位(2位)增加。
而且，单音排序处理后传送数据的1帧，如图26(b)所示构成。具体而言，按照tone3的1位，tone4的1位，tone7的1位，tone5的2位，tone6的2位，tone0的1位，tone1～9的2位的顺序排列，tone0的1位和tone1的2位，tone2的2位和tone3的2位，tone4的2位和tone5的2位，tone6的2位和tone7的2位，及tone8的2位和tone9的2位分别作为1单音组构成。
其后，如图26构成的缓冲器内的数据，在高速数据缓冲器路径，以原状态输出，在交错数据缓冲器路径，按每1单音组被编码。首先，若将高速数据缓冲器中分配的单音(tone3，tone4，tone7，tone5，tone6)的数据d0～d6输入到第1映像4中，则8位的信息位以原状态被输出。
其次，若将交错数据缓冲器中分配的单音组tone0，tone1的数据d0，虚拟数据d_dummy(信息位为1序列)输入到第2的映像5内的turbo编码器21的端口u1，u2，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码被输出。增多的2位相当于这个冗余位。其中，信息位u2是虚拟数据，所以实际被编码的是u1，ua，ub3位。
其次，若将交错数据缓冲器分配的单音组：tone2，tone3的数据d1，d2输入到第2映像5内的turbo编码器21的端口u1，u2中，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码被输出。多的2位相当于该冗余位。
其次，若将交错数据缓冲器分配的单音组：tone4，tone5的数据d3，d4输入到第2映像5内的turbo编码器21的端口u1，u2中，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码被输出。多的2位相当于该冗余位。
其次，若将交错数据缓冲器分配的单音组：tone6，tone7的数据d5，d6输入到第2映像5内的turbo编码器21的端口u1，u2中，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码被输出。多的2位相当于该冗余位。
最后，若将交错数据缓冲器分配的单音组：tone8，tone9的数据d7，d8输入到第2映像5内的turbo编码器21的端口u1，u2中，则2位的信息位(u1，u2)和2位的冗余位(ua，ub)，即4位的turbo编码被输出。多的2位相当于该冗余位。
一方面，在接收方，首先群集解码器/增益计数部件13内的多路信号分解器15，基于训练(training)得到的各缓冲器和单音的对应关系，将傅里叶变换处理后的频率数据，向高速数据缓冲器路径的单音和交错数据缓冲器路径的单音进行分配处理。其中，前位分配到高速数据缓冲器，后位分配到交错数据缓冲器的单音，在双方的路径中分配其单音。
而且，在第1解映像16中，硬判定分配的高速数据缓冲器路径的单音(tone3，tone4，tone5，tone6，tone7)上的位后，输出其硬判定数据。在此，对高速数据缓冲器中对应的位：d0～d6分配硬判定结果。
另外，在第2解映像17中，turbo解码(参照图4(b)的turbo解码器)分配的交错数据缓冲器路径的单音组(tone0和tone1，tone2和tone3，tone4和tone5，tone6和tone7，tone8和tone9)后，输出其turbo符合结果。在此，对交错数据缓冲器中对应的位：d0～d8分配turbo解码结果。
最后，在第1单音排序处理部件18及第2单音处理部件19中，接收上述各输出，在高速数据缓冲器路径和交错数据缓冲器路径中分别实施单音排序处理。其中，以下的说明和图3的发送系统的动作相同，因此省略其说明。
如此，本实施方式采用的结构为，发送方，基于S/N比得到的位映像，将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器，接收方，硬判定对应高速数据缓冲器的位，将对应交错数据缓冲器路径的位实施turbo编码。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用了高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，实现低传送延迟。
实施方式4
在上述的实施方式中，以采用2输入的turbo编码器，即，输出2位的信息位和2位的冗余位构成的4位turbo编码的turbo编码器为前提。
在本实施方式中，采用1输入的turbo编码器，即，输出1位的信息位和1位的冗余位构成的2位turbo编码的turbo编码器。
图27是表示本实施方式的turbo编码器的结构图。在图27中，71是卷积编码相当于信息位序列的发送数据：u1后，输出冗余数据：ua的第1递归制卷积编码器，72是交错器，73是卷积编码交错处理后的数据：u1t后，输出冗余数据：ub的第2递归制卷积编码器，74是选择任何一方的冗余数据后，并将此选择结果作为冗余数据：u0输出的穿孔(Puncturing)电路。在此turbo编码器中，同时输出发送数据：u1和冗余数据：u0。
在此，说明本实施方式中最佳递归制卷积编码器的检索方法。以最佳递归制卷积编码器为例，假设约束长度：4(加法器的数量)，存储器数：3的编码器，和约束长度：5(加法器的数量)，存储器数：4的编码器。首先，在检索最佳递归制卷积编码器的情况下，检索输入了信息位：u1的情况下可得到的所有的递归制卷积编码器的连接模式，检索出满足下述最佳条件的递归制卷积编码器。
图28是表示在假设约束长度：4、存储器数：3的情况下，递归制卷积编码器的表示方法的图，例如，在将信息位：u1输入到所有的加法器，且将冗余位：u0反馈到最终段以外的各加法器的情况下，可以表示为式(23)。
g＝[h0，h1]
 ＝[1111，1111]    …(23)
而且，递归制卷积编码器的检索最佳条件，可以表示如下。
(1)以域长：L，输入权重：2，自终止(延迟器61，62，63为全0的状态)模式的2个位‘1’的间隔：de为最大的模式。具体而言，上述式(7)为最小之时。
(2)以输入权重：2，权重的合计(total weight)在上述模式内为最大的模式。
(3)以域长：L，输入权重：3，自终止模式的2端的位‘1’的间隔：de为最大的模式。具体而言，上述式(7)为最小时。
(4)以输入权重：3，权重的合计(total weight)在上述模式内为最大的模式。
图29及图30是本实施方式的检索方法所谋求的最佳递归制卷积编码器。在假设约束长度：4、存储器数：3的情况下，输入权重：2时间隔de＝7及total weight＝8，和输入权重：3时间隔de＝5及total weight＝7的递归制卷积编码器满足上述最佳条件。而且，在假设约束长度：5，存储器数：4的情况下，输入权重：2时间隔de＝15及total weight＝12，和输入权重：3时间隔de＝9及total weight＝8的递归制卷积编码器满足上述最佳条件。
具体而言，图29是
g＝[h0，h1]
 ＝[1101，1111]    …(24)的递归制卷积编码器，图30是
g＝[h0，h1]
 ＝[11001，11111]  …(25)的递归制卷积编码器。
如此，在假设约束长度：4、存储器数：3或者约束长度：5，存储器数：4的递归制卷积编码器的情况下，为使域长：L，输入权重：2自终止模式的位为‘1’的间隔de为最大，且在上述间隔de最大的模式内权重的合计(total weight)为最大，进而使域长：L，输入权重：3自终止模式的位‘1’的间隔de为最大，且在上述间隔de最大的模式内权重的合计为最大，以此决定最佳递归制卷积编码器。由此，本发明的通信装置，采用1输入的turbo编码器，即输出1位的信息位和1位的冗余位构成的2位的turbo编码的turbo编码器，用这种turbo编码器，可大幅度的提高接收方的BER特性。
其中，本实施方式的turbo编码器可适用于实施方式1～3的发送方的结构。在此情况下，由于冗余位为1位，所以用2个或者4个构成的单音组可以用1个单音构成。
如上所述，依据本发明，采用在发送方及接收方，将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位，进而，在高速数据缓冲器路径不实施turbo编码，而在交错数据缓冲器路径实施turbo编码的这样一种结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用了高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，实现低传送延迟的效果。
依据其次的发明，采用预先决定高速数据缓冲器和交错数据缓冲器中分配的位数，例如，单音组横跨2个缓冲器的情况下，其单音组由双方的路径处理，硬判定对应高速数据缓冲器的位，turbo解码对应交错数据缓冲器的位的结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用了高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，实现低传送延迟的效果。
依据其次的发明，采用发送方，基于S/N比得到的位映像，将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器，接收方，硬判定相应高速数据缓冲器的位，并turbo解码相应交错数据缓冲器的位的结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用了高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，实现低传送延迟的效果。
依据其次的发明，在假设约束长度：4、存储器数：3或者约束长度：5，存储器数：4的递归制卷积编码器的情况下，为使域长：L，输入权重：2自终止模式的位‘1’的间隔：de为最大，且在上述间隔de为最大的模式内权重的合计(total weight)为最大，进而，域长：L，输入权重：3自终止模式的位‘1’的间隔：de为最大，且在上述间隔de为最大的模式内权重的合计为最大，以此决定最佳递归制卷积编码器。由此，采用1输入的turbo编码器，即输出1位的信息位和1位的冗余位构成的2位的turbo编码的turbo编码器，用这种turbo编码器，可达到大幅度的提高接收方BER特性的效果。
依据其次的发明，采用在发送方，将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位，进而，在高速数据缓冲器路径不实施turbo编码，而在交错数据缓冲器路径实施turbo编码的这样一种结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，采用在接收方，将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位的结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，采用预先决定高速数据缓冲器和交错数据缓冲器中分配的位数，例如，在单音组横跨2个缓冲器的情况下，其单音组由双方的路径处理的结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，采用在发送方，单音组横跨2个缓冲器的情况下，其单音组由双方的路径处理，硬判定相应高速数据缓冲器的位，turbo解码相应交错数据缓冲器的位的结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，基于S/N比得到的位映像，采用将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器的结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，采用硬判定相应高速数据缓冲器的位，turbo解码相应交错数据缓冲器的位的结构。由此，在高速数据缓冲器路径中，可削减交错处理所需要的时间，达到大幅度减低传送延迟的效果。
依据其次的发明，在发送步骤及接收步骤，采用将高速数据缓冲器路径的处理和交错数据缓冲器的处理分离成单音单位，进而，在高速数据缓冲器路径不实施turbo编码，而在交错数据缓冲器路径实施turbo编码器的结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，达到实现低传送延迟的效果。
依据其次的发明，采用预先决定高速数据缓冲器和交错数据缓冲器中分配的位数，例如，在单音组横跨2个缓冲器的情况下，其单音组由双方的路径处理，硬判定相应高速数据缓冲器的位，turbo解码相应交错数据缓冲器的位的结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，达到实现低传送延迟的效果。
依据其次的发明，采用发送步骤，基于S/N比得到的位映像，将各单音的后2位以外的位分配给高速数据缓冲器，将剩余的后2位分配给交错数据缓冲器，接收步骤，硬判定相应高速数据缓冲器的位，turbo解码相应交错数据缓冲器的位的结构。由此，在采用交错数据缓冲器路径的情况下，实现高速率/高可靠性的数据通信，进而，在采用高速数据缓冲器路径的情况下，可削减交错处理所需要的时间，达到实现低传送延迟的效果。
产业上的可利用性
如上所述，本发明的通信装置及通信方法适用于通过DMT(Discrete Multi Tone)调制解调方式和OFDM(OrthogonalFrequency Division Multiplex)调制解调方式等，采用了现有的通信线路的数据通信。

Claims (13)

1.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出；
接收部，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
2.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音；
接收部，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨上述2个缓冲器的单音，在双方的路径分别处理。
3.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出；
接收部，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
4.一种通信装置，采用一种turbo编码器，该turbo编码器包括第1递归制卷积编码器，卷积编码1系统的信息位序列并输出第1冗余数据；第2递归制卷积编码器，卷积编码交错处理后的上述信息位序列并输出第2冗余数据；穿孔(Puncturing)电路，以规定的时间间取各冗余数据输出1个冗余位，其特征在于：
在假定约束长度为“5”且存储器数为“4”或者约束长度为“4”且存储器数为“3”的递归制卷积编码器的情况下，检索构成该编码器的所有的连接模式，
作为上述第1及第2的递归制卷积编码器，具备在某特定域长中，自终止模式的2个位‘1’的间隔最大，且在上述最大间隔的模式内权重的合计最大的满足最佳条件的编码器。
5.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出。
6.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
接收部，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
7.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音。
8.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
接收部，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨2个缓冲器的单音，在双方的路径分别处理。
9.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送部，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出。
10.一种通信装置，具有延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
接收部，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
11.一种通信方法，采用延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送步骤，以单音单位分离上述第1路径的处理和上述第2路径的处理，用上述第1路径的缓冲器确保可通话程度的传送率，其后，不编码该通话数据而输出，另一方面，用上述第2路径的缓冲器确保剩余的单音，其后，turbo编码该单音上的位并输出；
接收步骤，将傅里叶变换处理后的频率数据以单音单位分别分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
12.一种通信方法，采用延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送步骤，事先决定分配到上述第1路径的缓冲器和上述第2路径的缓冲器的位数，通过单音排序处理对上述第1路径的缓冲器中所分配的单音上的位不进行编码而输出，另一方面，对在上述第2路径的缓冲器中所分配的单音上的位进行turbo编码并输出，在被分配的单音横跨2个缓冲器的情况下，在双方的路径分别处理此单音；
接收步骤，将傅里叶变换处理后的频率数据以单音单位分配到上述第1路径和上述第2路径，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位，关于横跨上述2个缓冲器的单音，在双方的路径分别处理。
13.一种通信方法，采用延迟小的第1路径和比上述第1路径产生更大延迟的第2路径，其特征在于：包括
发送步骤，由基于S/N比得到的位映像，将各单音的后2位以外的位分配给上述第1路径的缓冲器，其后，对该缓冲器分配的位不编码而输出，另一方面，将剩余的后2位分配给上述第2路径的缓冲器，其后，对该缓冲器分配的位turbo编码并输出；
接收步骤，分别将傅里叶变换处理后的频率数据内含有未编码位的单音分配给上述第1路径，将含有turbo编码过的位的单音分配给上述第2路径，其后，硬判定上述第1路径所分配的单音上的位，另一方面，turbo解码上述第2路径所分配的单音上的位。
CN01802617.6A 2000-07-19 2001-07-12 通信装置和通信方法 Pending CN1389038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP219782/00 2000-07-19
JP2000219782A JP2002044047A (ja) 2000-07-19 2000-07-19 通信装置および通信方法

Publications (1)

Publication Number Publication Date
CN1389038A true CN1389038A (zh) 2003-01-01

Family

ID=18714502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01802617.6A Pending CN1389038A (zh) 2000-07-19 2001-07-12 通信装置和通信方法

Country Status (5)

Country Link
US (1) US20020163880A1 (zh)
EP (1) EP1209837A1 (zh)
JP (1) JP2002044047A (zh)
CN (1) CN1389038A (zh)
WO (1) WO2002007357A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457457A (zh) * 2010-10-20 2012-05-16 索尼公司 接收设备、接收方法和程序

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7856374B2 (en) * 2004-01-23 2010-12-21 3Point5 Training retail staff members based on storylines
DE102004005876A1 (de) * 2004-02-05 2005-08-25 Distec Gmbh LCD-Werbetafel
EP1958408B1 (en) 2005-12-06 2019-11-06 Microsoft Technology Licensing, LLC Apparatus and method for transmitting data using a plurality of carriers
JP5170441B2 (ja) * 2006-05-17 2013-03-27 日本電気株式会社 ターボ符号器及びそれに用いるｈａｒｑ処理方法
KR100737935B1 (ko) * 2006-07-31 2007-07-13 삼성전자주식회사 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US7743287B2 (en) * 2006-10-18 2010-06-22 Trellisware Technologies, Inc. Using SAM in error correcting code encoder and decoder implementations
US7787558B2 (en) * 2007-07-24 2010-08-31 Texas Instruments Incorporated Rapid re-synchronization of communication channels
ES2559867T3 (es) * 2009-06-15 2016-02-16 Alcatel Lucent Corrección de errores sin retorno mejorada con intercalación a nivel de bits
JP6511273B2 (ja) * 2015-01-23 2019-05-15 パナソニック株式会社 Ｏｆｄｍ送信装置及びｏｆｄｍ送信方法
WO2016132958A1 (ja) * 2015-02-17 2016-08-25 京セラ株式会社 送信装置及び受信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE230187T1 (de) * 1992-09-25 2003-01-15 Matsushita Electric Ind Co Ltd Übertragungssystem mit mehreren auflösungen
US6034996A (en) * 1997-06-19 2000-03-07 Globespan, Inc. System and method for concatenating reed-solomon and trellis codes
US6088387A (en) * 1997-12-31 2000-07-11 At&T Corp. Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
US5978365A (en) * 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques
JP2000196471A (ja) * 1998-12-24 2000-07-14 Mitsubishi Electric Corp 通信装置および誤り訂正符号のパンクチャリング方法
JP2001086007A (ja) * 1999-09-17 2001-03-30 Mitsubishi Electric Corp 通信装置および通信方法
JP2001127649A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 通信装置および通信方法
JP2001186023A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 通信装置および通信方法
JP4342674B2 (ja) * 2000-01-28 2009-10-14 三菱電機株式会社 通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457457A (zh) * 2010-10-20 2012-05-16 索尼公司 接收设备、接收方法和程序
CN102457457B (zh) * 2010-10-20 2017-03-01 索尼公司 接收设备、接收方法

Also Published As

Publication number Publication date
WO2002007357A1 (fr) 2002-01-24
US20020163880A1 (en) 2002-11-07
JP2002044047A (ja) 2002-02-08
EP1209837A1 (en) 2002-05-29

Similar Documents

Publication Publication Date Title
CN1243422C (zh) 正交频分复用发送接收装置及正交频分复用发送接收方法
CN100336306C (zh) 用于计算Turbo解码器的软判决输入度量的方法和装置
CN1154265C (zh) 多载波传输系统、装置和方法
CN1227883C (zh) 自适应副载波加载方法和装置
CN1290281C (zh) 正交频分复用移动通信系统中的空时频率块码编码/解码设备和方法
CN1295884C (zh) 信息发送装置、信息发送方法、信息接收装置和信息接收方法
CN1526196A (zh) 缩减的软输出信息分组的选择
CN1027213C (zh) 计算通信信道的增益和噪声方差的系统和方法
CN1310458C (zh) 对存在码间干扰并在多路发送和接收中进行按位交织编码的数字数据流进行编码/解码的方法及相应系统
CN1675940A (zh) 多信道通信系统的速率控制
CN101068124A (zh) 在通信系统中处理信号的方法及系统
CN1596520A (zh) 多信道通信收发信机
CN1296686A (zh) 发送接收装置
CN1836391A (zh) 多载波发送设备、多载波接收设备和多载波通讯方法
CN1389038A (zh) 通信装置和通信方法
CN1618222A (zh) Mimo－ofdm系统的迭代检测和解码
CN1582540A (zh) 多信道通信系统内使用选择性信道逆处理传输数据的方法和装置
CN1692557A (zh) 编码设备、编码方法、编码程序、解码设备、解码方法、和解码程序
CN1960234A (zh) 解交织器及多重载波通信系统
CN1929469A (zh) 一种峰均功率比控制方法、接收端和发射端
CN1494770A (zh) 适于turbo解码器的交错器
CN101053269A (zh) 通信网络中的资源分配
CN1617534A (zh) Ofdm接收机
CN1535508A (zh) 多信道通信系统内使用选择性信道传输处理传输数据的方法和装置
CN1708037A (zh) 接收数据信号的方法、相应接收设备和计算机程序产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication