CN1388588A - 补偿器件,电路,方法和应用 - Google Patents

补偿器件,电路,方法和应用 Download PDF

Info

Publication number
CN1388588A
CN1388588A CN02124524A CN02124524A CN1388588A CN 1388588 A CN1388588 A CN 1388588A CN 02124524 A CN02124524 A CN 02124524A CN 02124524 A CN02124524 A CN 02124524A CN 1388588 A CN1388588 A CN 1388588A
Authority
CN
China
Prior art keywords
semiconductor device
compensation
layer
district
described semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02124524A
Other languages
English (en)
Other versions
CN1230907C (zh
Inventor
H·韦伯
D·阿勒斯
G·德博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1388588A publication Critical patent/CN1388588A/zh
Application granted granted Critical
Publication of CN1230907C publication Critical patent/CN1230907C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件,按照载流子补偿原理制成,其中在一个半导体器件的半导体基片内加入额外的不完全电离化的掺杂材料,并且在加上反向电压后,补偿率作为时间的函数发生改变,从而使所述半导体器件的击穿电压增高。此外本发明还涉及一种电路以及一种本发明所述补偿层的掺杂方法。

Description

补偿器件，电路，方法和应用
技术领域
本发明涉及一种如权利要求1、2和3的前序部分所述的半导体器件，按照载流子补偿原理制成，还涉及一种电路和两种用于制造这种补偿器件的补偿层的方法，以及所述电路的用途。
背景技术
这种补偿器件所依据的原理是，在施加反向电压时，n掺杂区和p掺杂区的自由载流子在漂移区内多少是相互耗尽的，所以能实现补偿。这种补偿器件的优点是，在通路工作时和现有的半导体器件相比可明显减小导通电阻，并且在截止状态下具有良好的截止特性。这种补偿器件的结构和工作原理已经被多次公开，例如描述在美国专利文献US 5,216,275和US5,754,310中，以及描述在WO97/29518，德国专利文献DE4309764C2和DE19840032C1中。所以下面不再详细描述这种补偿器件的结构和工作原理。
补偿器件应用在许多不同的器件种类中，例如MOS晶体管，二极管，闸流晶体管，GTOS，IGBTS等，但是目前大多用于MOS晶体管。所以下面作为一个补偿器件的实例列举一种由场效应控制的MOS晶体管，也简称为MOSFET，但是这并不意味着本发明仅限于这种半导体器件。
目前所能得到的所有具有反向功能的半导体器件，例如MOSFET，其反向特性是一种静态的器件特性。如果要根据使用条件在这种半导体器件中达到很高的反向电压，则会对半导体器件的其他电特性造成影响，例如导通电阻RDSon变差，电流承载性降低。特别是在德国专利文献DE19840032C1中表明了击穿电压和雪崩击穿能量之间的另一个中间途径。
设计半导体器件的反向特性时，要考虑各种边界条件。
在第一种应用中，半导体器件必须能够在大电流和/或电压的开关中重复承受所出现的击穿电压，此时电流很大，但是短时间的能量要小。这种半导体器件可作为功率开关用于大负载的开关，例如开关电源，开关控制器，开关供电装置等等。
在这种开关电路中，根据电路布局和传输器的质量，可实现μH范围内的漏电感(几十个μH)。该漏电感并不能通过电路内典型设置的放电元件，例如缓冲电容而得到缓冲，从而驱使半导体器件进入雪崩击穿。典型的击穿仅持续极短的时间，即刚好等于漏电感存储的能量完全释放的时间。半导体器件必须在这种情况下根据使用条件进行设计，使得它能够吸收漏电感给出的为持续击穿的能量，而其功能不会受到随后出现的同样击穿的影响。
在第二种应用中，半导体器件的截止特性也必须根据非常罕见的工作状态进行设计，在这种状态中对反向电压的要求明显高于第一种应用情况。例如它可以应用在功率半导体器件，作为截止变换器构成的开关电源和功率因数控制器(PFC)中，经电源电压耦合出较高的电压峰值，该峰值不能用一个输入滤波器滤掉。这种电源侧的电压峰值同样会导致功率半导体器件负载回路中电压峰值的明显超高。例如在一台气体放电灯的控制器中，采用通常的半波整流电路或高边带或低边带功率晶体管，在开灯时或重复发出点火脉冲时，产生的电压峰值要高于正常的工作状态。以上所述的这种能量释放在极端情况下可导致半导体器件的热损坏。为了使整个电路的功能在高出寻常的过压状态下得到保证，需要提供一种半导体器件，它能够工作在更高的反向电压状态下。
第二种应用所要求的反向电压明显高于第一种应用中的电压。例如一种半导体器件的设计反向电压为600V，它在第一种应用中具有击穿电压为300至400V范围内的反向电压。已有的半导体器件考虑到其反向特性必须根据第二种应用进行结构设计。其缺点是导通电阻RDSon明显提高，使半导体器件的性能价格比大大下降。
如果半导体器件仅用于第一种应用，即用于明显降低的反向电压，虽然可以显著降低导通电阻RDSon，但是该半导体器件以及整个开关电路，在相当于第二种应用的电压击穿情况中将会受到无法修复的损坏，甚至被破坏。
所以存在的要求是提供一种半导体器件，其反向特性按照第一种应用设计，但是在出现第二种应用中的电压击穿情况时也能保持其功能。
具有这种功能的半导体器件迄今为止并没有公开。
发明内容
本发明的任务是，提供一种具有上述功能的半导体器件。
以上任务的解决方案体现在权利要求1、2和3的特征部分所述的补偿器件中。其中所述类型的半导体器件是按照载流子补偿原理制成的，其构成方式是，其击穿电压在恒定的温度下作为时间的函数增高。
相应的构成是：
—一种半导体器件，按照载流子补偿原理制成，其中在一个半导体器件的半导体基片内加入额外的不完全电离化的掺杂材料，并且在加上反向电压后，补偿率作为时间的函数发生改变，从而使所述半导体器件的击穿电压增高(权利要求1)。
—一种同类半导体器件，其中在已经掺杂的所述补偿层内加入额外的不完全电离化的掺杂材料，该材料属于第一种或者第二种电导类型(权利要求2和3)。
本发明所述任务的解决方案体现在权利要求20的特征部分所述的电路，以及权利要求23和24的特征部分所述的两种方法中，此外所述任务的解决方案还体现在权利要求25的特征部分所述的用途中。
根据本发明提供了一种半导体器件，其击穿电压可随时间增高。这种半导体器件是为“正常”的工作状态，即在持续工作中使用较低的击穿电压设计的，但是具备额外的电压储备，在需要的情况下可发挥其作用，并且通过该性能使半导体器件在例外情况中具有较高的击穿电压。这种原理上的新颖功能开辟了半导体器件设计中的一种额外的自由度。此外对这种半导体器件还开辟了许多新的应用领域。
对于这种半导体器件具有随时间增高的击穿电压技术上的实现及其功能，必须要求设置一层补偿层，也就是说，设置一层半导体层，它包括交替布置的不同电导类型的区域。这种补偿层的特定结构当然不是必要的，也就是说，为了电荷隔离的目的而建立的不同电导类型的区域不一定必须设置在一个单元区的单元上，或者与其相连，而是多少可以任意地布置在单元区的下面。此外补偿结构的精确形状同样也没有强制规定，换句话说，它们可以由相关的柱形、条形或者不相关的球形结构组成。这些区域也不必具有相同的掺杂浓度。
本发明所述半导体器件的击穿电压随时间增高的原理基于以下物理效应，即一部分形成载流子补偿的空穴电荷在半导体器件上施加了反向电压时，在时间上延迟生效。这种物理机制是已知的，被称为不完全电离化。为此目的采用的掺杂元素在“正常”条件下，即在半导体器件的工作温度或室温下，仅有部分电离，所以只有该掺杂材料的电离化部分形成电流。这种元素在下面称为具有不完全电离化特性的元素或者不完全电离化元素。施加电场和/或提高温度时，这种不完全电离化元素的电离率将升高。
如果在一种公知的没有补偿结构的半导体器件内，将一部分掺杂用不完全电离化元素的相同掺杂代替，则击穿电压甚至会作为时间的函数而下降，而且在半导体器件的发热区的下降速度高于较冷的区域。这种半导体器件具有随时间下降的击穿电压特性，完全不希望将其用于以上所述的应用。
根据本发明所述补偿层具有不完全电离化的掺杂材料，其中应当注意的是，所述不完全电离化的掺杂材料在补偿层内至少包含在相同电导类型的区域内。作为n掺杂和p掺杂的不完全电离化的掺杂材料，例如可以使用硒和钯，它们在室温下的电离率约为20％。使用硒时应当注意，这种掺杂材料至少要布置在补偿层的n掺杂区域内。同样地在使用钯时，该元素至少应当布置在补偿层的p掺杂区域内。应当尽可能避免不仅将硒而且将钯布置在补偿层内，也就是说，避免使用不同的不完全电离化的掺杂元素。
如果在补偿层上未施加反向电压，则只有一部分不完全电离化的掺杂元素电离，例如对于硒或钯约20％，因此呈现电活性。所述半导体器件在这种状态下是用于较低击穿电压而设计的，例如300V。如果在这种半导体器件上施加了一个反向电压，并且由此决定的空穴电荷区达到了补偿层，则掺杂材料的电离率将随着时间的增加而升高，释放出的自由载流子以及已经存在的背景掺杂载流子，将穿过空穴电荷区立即实现传输。不完全电离化的掺杂材料将继续电离化并且被电场所吸收，直至达到最大电离率。在这种状态下，半导体器件由于具有不完全电离化的完全电离的掺杂材料和背景掺杂的掺杂材料，而达到最大击穿电压，例如600V。
本发明所述半导体器件优选采用强势n取向构成。半导体层的强势n取向设计的条件是补偿率K≥20％，特别是K≥30％。击穿电压可以大大低于最大击穿电压的特征极限，例如从600V下降到例如300V。P电导补偿结构可以采用很弱的构成，在极限情况中甚至由弱的n掺杂区构成。在导通状态下，产生击穿电压时间延迟作用的掺杂元素不完全电离化。在这种情况中产生的未电离部分不会形成横向电场，并且也不会构成寄生结FET晶体管(J-FET)。随着电离率的增加，电场曲线趋向平缓，击穿电压随之升高。当然，也减小了击穿强度，因为局部空穴电荷密度之差降低了载流子的完全补偿。
在另一种有利的方案中，补偿结构可采用强势p取向构成。半导体层的强势p取向设计的条件是补偿率K≥20％，特别是K≥30％。在这里时间延迟效应是通过不完全电离化的反向掺杂元素，例如钯实现的。在这种情况中，电压击穿深度转移到空穴电荷区内。半导体器件的边缘区同样由此而得到可靠的卸载。
在本发明的一个有利的方案中，也可以将不完全电离化的掺杂材料完全设置在补偿层的相同掺杂区内。因为不完全电离化的掺杂元素，如硒和钯具有相对较高的扩散系数，所以特别有利的是将该元素在大范围内进行布图，并且分布在整个补偿层内。在大面积加入不完全电离化的掺杂元素时，该元素在反向导通类型区域内，当然也会与该处局部存在的掺杂补偿。因此这里应当注意，该区域内要对掺杂浓度有所保留，也就是说，加大不完全电离化的掺杂元素的掺杂量。在相同导通类型的区域内，不完全电离化的掺杂元素在本发明的意义上发生作用。
特别有利的是，作为不完全电离化的掺杂元素采用的材料应当在半导体器件的工作温度下实际上仅能部分电离。这种材料的掺杂水平至相应带边的间隔是由电离率以及热生成率以及击穿电压的时间特性确定的。作为n掺杂的不完全电离化元素首先适于采用硒，p掺杂元素首先采用钯。但是本发明不限于采用这些元素。代替这些元素也可采用其他许多不完全电离化元素。例如作为n掺杂元素可以使用铋、钛、钽等等。作为p掺杂元素可以选择铟或铊。
在一种有利的方案中，所述不完全电离化的元素在补偿层内的掺杂浓度范围为20至100％，特别是大于50％，在相应区域内，相同的电导类型具有相同的掺杂浓度。
在一种典型的方案中，设置一个漏区，该区与所述补偿层大面积相接。此外所述补偿层最好具有一个漂移区，该区位于所述耗散区或补充耗散区和漏区之间，并且与该区相接。所述漂移区的掺杂浓度，特别是对于MOSFET，应小于补偿层的耗散区或补充耗散区以及漏区的掺杂浓度。
在所述漏区的掺杂类型与源区和补充耗散区相同的情况下，所述半导体器件优选作为MOSFET构成，特别是作为功率MOSFET构成。所述漏区具有反向电导类型的，半导体器件优选作为IGBT构成。
一种典型的，而且工艺上特别有利的方案是，在所述补偿层内设置一个唯一的耗散区和多个补充耗散区，或者设置一个唯一的补充耗散区和多个耗散区。
在本发明的另一种方案中，所述补偿层内的不完全电离化的掺杂材料在室温下只有部分电离化，并且其电离率随着温度的升高而增加。
典型的所述半导体器件具有一个单元区，它有多个单元，每一单元内至少有一个独立的晶体管，这些单独的晶体管经其负载线路并联连接，并且可由一个共用的控制器控制，从而定义出一个活性区。在所述单元区的活性区域内存在一个第一区，该区内的不完全电离化的元素的掺杂浓度高于活性区其他部分中的掺杂浓度。通过该方式可以肯定地确定半导体器件的哪个区域首先被击穿。
所述半导体器件具有一个活性的、用于电流流动的区域和一个边缘区，通过在该区域给半导体器件施加一个电压，定义出所述半导体基片的场特性线，其中所述不完全电离化的掺杂材料的掺杂浓度从活性区朝其边缘区递减。
所述半导体基片优选用单晶硅或碳化硅制成。但是本发明当然也可采用其他半导体材料，例如砷化镓，锗等。
本发明特别适用于功率半导体器件，例如MOSFETs，特别是功率MOSFETs。但是本发明并不限于MOSFETs，而是可以在本发明的范围内扩展到任意具有补偿结构的半导体器件上，例如J-FETs，IGBTs，二极管，闸流晶体管等等。
本发明所述半导体器件首先适用于具有改进的RCD缓冲器的电路。所述RCD缓冲器除了具有公知的元件如电阻，二极管，电容外，还具有附加的高反向电压齐纳二极管。这种具有附加齐纳二极管的RCD缓冲器优选用于卸载网络，它只有从某个特定的电压差ΔV开始才有效。所述卸载网络可用于所有必须在断路后补偿局部电压升高的开关电路中，即优选用于开关电源、脉冲电源、调压器或类似的装置。
本发明的其他有利构成和改进见从属权利要求以及对附图的说明。
附图说明
下面对照附图所示实施例对本发明作进一步的说明。
图1表示一种垂直构成的本发明所述补偿器件的第一实施例的局部剖视图；
图2表示一种垂直构成的本发明所述补偿器件的第二实施例的局部剖视图；
图3表示一种垂直构成的本发明所述补偿器件的第三实施例的局部剖视图；
图4表示一种垂直构成的本发明所述补偿器件的第四实施例的局部剖视图；
图5表示一种横向结构的本发明所述补偿器件的局部立体图；
图6表示已有技术中的半导体器件(A)和图1所示本发明半导体器件(B)的击穿电压随补偿率变化的曲线图；
图7表示导通电阻RDSon随补偿率K变化的曲线图；
图8表示按图1所示方式设计的半导体器件(B)的电场随n取向(a)和p取向(b)深度变化的曲线图；
图9表示补偿层的n取向结构的示意性局部剖视图；
图10表示补偿层的p取向结构的示意性局部剖视图；
图11表示无电场情况(a)和施加电场(b)时的区带模型；
图12表示的局部剖视图说明了本发明所述补偿层的第一种制造方法；
图13表示的局部剖视图说明了本发明所述补偿层的第二种制造方法；
图14表示的局部剖视图说明了本发明所述补偿层的第三种制造方法；
图15表示的电路图是本发明所述补偿器件在卸载网络中的有利应用。
在所有的附图中，相同或功能相同的元件和信号只要没有专门规定，均使用相同的标号。
具体实施方式
图1表示一种垂直构成的本发明所述补偿器件的第一实施例的局部剖视图，这里是一种n沟道MOSFET。
在图1中用标号1表示一个半导体基片，例如一个单晶硅片。该半导体基片1具有一个第一表面2，它是所谓的基片正面，还具有一个第二表面3，它是所谓的基片背面。所述半导体基片具有一个在表面3上强势n掺杂的漏区7，该区经一个大面积地设置在表面3上的漏区金属化层20与漏区引线D相连。在与表面3相对的侧面连接着补偿器件的补偿层8。所述补偿层8在补偿器件中起到内部漂移路径的功能，它具有交替排列布置的两种电导类型的掺杂区4、5，它们共同构成补偿结构。其中的p掺杂区5在下面称为耗散区，n掺杂区4称为补充耗散区。
在本实施例中，所述补偿层8作为外延层构成，它是通过n掺杂硅淀积在边界层6上生长形成的。耗散区5随后通过适当的方法在半导体基片1内制成。也可以设想，淀积出一层p掺杂或不掺杂的外延层，在该层内制出n掺杂区4和/或p掺杂区5。
在表面2上的补偿层8内埋入多个p掺杂基体区13。在每个基体区13内埋入一个或多个强势n掺杂的源区14。所述基体区13和源区14可以按照公知的方式和方法，通过离子注入或者扩散在半导体基片1内制成和/或通过外延法在半导体基片1上构成。所述基体区13在表面2上通过隔离区15相互隔开。该隔离区属于补充耗散区4的组成部分，也具有与其同样的掺杂。隔离区15的上部分别设置一个栅电极16，它横向延伸到源区14。所述栅电极16相对表面2经一层薄的栅极氧化物17绝缘。此外设置一个源区金属化层18，它使源区14和基体区13经一个旁路引线实现电接触，并且与所述栅电极16之间由一种保护氧化层19隔开。在半导体基片11的正面，所述源区金属化层18与一根源区引线S相连，栅电极16与一根栅极引线G相连。
半导体基片11的布局包括由栅电极16以及基体区13和源区14覆盖的区域，该区域由多个单元构成补偿器件的单元区ZF。每个单元区均包括一个独立的晶体管。多个独立晶体管的负载路径并联连接构成了补偿器件的MOSFET。补偿器件的典型结构还包括一个边缘区RB，它设置在单元区ZF的外部，并且在补偿器件工作时应当在边缘区内保证确定的电场线曲线。在边缘区RB内设置场片21，它同样经防护氧化物22与半导体基片1和源区金属化层18绝缘。
所述单元区ZF的单元以及补偿结构构成了网格。在本实施例中区域4、5与基体区13相连，其中单元区的网格对准补偿层的网格。但是还可以设想两个网格不是相互对准，或者区域4、5不与单元区ZF的结构相连。
所述耗散区5和补充耗散区4在图1中对准单元区ZF的网格，但是当然也可设想不存在单元区对准该区域4、5的结构。
区域4、5在图1中的实施例中构成横向条状和垂直柱状，但是也可设想其他的设计方式。
所述栅电极16的典型结构由多晶硅组成，但它也可用其他材料构成，例如金属或硅化物，但是这些材料的制造工艺以及其物理和电学性质并不像高掺杂多晶硅那么有利。同样对于栅极氧化物16和防护氧化物19、22也可用任何其他绝缘材料如氮化硅(Si3N4)或用真空取代二氧化硅(SiO2)，然而用加热法制造二氧化硅，特别是用于栅极氧化物时，其质量最高，所以应当优选采用。作为源区金属化层18和漏区金属化层20典型采用铝或铝合金，例如AlSi或AlSiCu，或类似的材料，但是这里也可采用任何除铝以外的其他良导体材料，能保证与半导体基片的良好接触。
根据本发明在p掺杂区内掺入一种不完全电离化的p掺杂的掺杂材料30。在图1所示的实施例中，含有该元素的区域用十字线30表示。下面所述的不完全电离化的p掺杂元素30采用钯。
图2所示的补偿器件与图1所示的不同之处在于，p掺杂元素30分布在整个补偿层内，即不仅在p掺杂区域5内，而且在n掺杂区域4内均有分布。图3所示的补偿器件和图1所示的差别在于，将p掺杂区内的钯30用n掺杂区内的硒31(圆圈)取代。此外这里可设想将硒分布在整个补偿层8内。
图4表示一种垂直构成的本发明所述补偿器件的第四实施例的局部剖视图。图4中的半导体器件和图1所示的半导体器件之间的区别特别在于补偿层8的结构。这里的补偿层8的耗散区5和补充耗散区4并没有与背面的漏区7相连，也就是说，在区域4、5之间还设置了一层弱势n掺杂漂移区10。因此所述区域4、5在补偿层8内多少采用浮动方式构成。图4所示的半导体器件，其补偿层8的结构特别出于工艺上的原因，是一种有利的方案，它在补偿半导体器件的技术实现方面要优于图1至图3所示的实施例，后者的补偿层8直接与漏区7相连。
图5表示一种横向结构的本发明所述补偿器件的局部立体图。图5和图2所示实施例之间的区别在于，补偿层的结构是横向布置的，也就是说，漏区和源区电极D、S位于半导体基片1的同一个表面2上，因此构成一个位于表面附近的基本上是横向的电流流动。不完全电离化掺杂材料30分布在整个补偿层上(十字线)，换言之，不仅分布在n掺杂区4内，而且也分布在p掺杂区5内。在图中，设置在表面2上的电极以及钝化层出于显示清楚的原因而放弃表示。
本发明所述设置在补偿层8内的不完全电离化元素的时间延迟的活性机制按以下方式工作：
在无电场的情况中以及在一个给定温度下，例如在室温下，实际上所有“正常”掺杂的掺杂材料(磷)电离化，但是只有一部分不完全电离化元素(Se)发生电离(见图11(a))。在这里，不完全电离化元素的电离率，即相对于进入半导体基片内的全部载流子而言，电离化的部分以及由此产生的电活性载流子的份额小于100％。在半导体器件上施加一个电压时，将建立起一个空穴电荷区，该区从源区出发，随着电压的增高延伸到半导体基片内部。一旦空穴电荷区抵达补偿层的范围，不完全电离化掺杂原子的自由载流子以及背景掺杂的全部载流子将被吸收。在空穴电荷区内部将不再发生自由载流子与其电离化原子内层的重结合。
不完全电离化元素的在该状态下尚未电离的原子首先并不参与整个空穴电荷。由于载流子是与温度相关产生的，所以继续有自由载流子从不完全电离化元素中生成(见图11(b))，该载流子然后立刻被空穴电荷区吸收。残余的原子内层参与整个的空穴电荷。该过程将持续进行，直到所有不完全电离化元素的原子被电离为止。此时的电离率达到100％。通过这种上升的总体空穴电荷使得空穴电荷密度作为时间的函数升高。所以电场分布以及击穿电压也作为时间的函数发生变化。因此在一种合适的尺寸上，击穿电压可随着时间延伸而提供的电荷越来越高。
一种特别有利的附带效应可通过以下方式得到，即不完全电离化的掺杂元素的电离率随着温度的升高而上升。例如在半导体器件的一个特定区域内，通过击穿而产生强负荷，则该处的局部击穿电流上升，温度也随之上升。由于增加了附加的热负荷，使不完全电离化元素的电离率在“热”区内上升的速度高于“冷”区，使得半导体器件的低负荷区击穿。在半导体器件的热区内产生的击穿电压要高于半导体器件冷区内的击穿电压。因此从击穿电压方面看，是一种具有负反馈的调节回路，换言之，半导体器件具有自稳定的击穿特性。
补偿率在图中与击穿电压相关，以下称为补偿抛物线，例如参见德国专利文献DE19840032C1中的详细描述。补偿率K在n沟道MOSFET中按下式定义：
K＝(Np-Nn)/Nn式中的Np和Nn表示p掺杂和n掺杂区内的(电活性，电离化)载流子总量。补偿率在局部定义的意义上涉及平行于表面3的薄层。
图6表示已有技术中的半导体器件(A)和图1所示本发明所述n沟道MOSFET(B)的击穿电压VDS随补偿率K变化的曲线图。其中在纵坐标中给出的击穿电压VDS的单位是伏特，横坐标上给出的补偿率K用百分比表示。较低的K值表示补偿层的p取向，较高的K值表示n取向结构。
如图所示，在已有技术所述的半导体器件中，掺杂材料在补偿层内有相同的总浓度时，其补偿抛物线比较平坦，即在其边缘的击穿电压和最大值的差是很小的。然而本发明所述补偿器件的补偿抛物线在相同的掺杂浓度、但采用一种不完全电离化掺杂材料的条件下，具有较陡的形状。
已有技术中的半导体器件其抛物线用于设置静态工作点，例如通过相应区域的掺杂浓度设定。已有技术中的补偿器件其掺杂浓度在补偿层范围内的选择方式是，使补偿抛物线上的工作点尽可能接近最大值。
本发明所述补偿器件的工作点和已有技术中的补偿器件的不同之处在于没有固定在补偿抛物线上，而是在产生了空穴电荷区后随着时间增加，工作点在补偿抛物线上的变换也朝向更高的击穿电压VDS移动。通过该方式得到的补偿器件具有击穿电压动态变换的工作点。
本发明所述半导体器件例如可以采用强势n取向结构，其中在正常运行时的工作点，考虑到制造的公差分布，位于补偿抛物线上部的一个第一特征击穿电压VDS1上。此外本发明所述补偿器件的设计方式是，在完全电离化时，补偿抛物线的最大值VDSmax考虑到制造公差被定义成大于一个第二个较高的特征击穿电压VDS2。在这种情况下，本发明所述补偿器件也是为开始所述的罕见情况设计的，此时时间的延迟必然会带来明显的击穿电压升高。
图7表示一个n沟道MOSFET中导通电阻RDSon随补偿率K改变的曲线，其中曲线的左边表示补偿层的一种p取向区，右边表示一种n取向结构。如图7所示，在一种n沟道MOSFET中，最低的导通电阻RDSmin可通过补偿层尽可能采用n取向结构实现，然而补偿层采用p取向结构是不利的，因为半导体器件会因此而增大导通电阻RDSon。p沟道MOSFET在此意义上应当尽量采用p取向结构。
补偿层n取向结构的界限的实现方式是，在p掺杂区5内全部采用不完全电离化元素，不采用任何在工作温度下完全电离的元素。反之在最大p取向结构中，n掺杂区全部是由不完全电离化的n掺杂元素构成的。
图8表示图2所示半导体器件中电场E作为深度x函数的曲线。其中的曲线P[t1]表示电场E在时刻t1的曲线，此时空穴电荷区完全扩张，不完全电离化元素还没有完全电离，而曲线Q[t2]则表示电场E在随后的一个时刻(t2＞t1)的曲线，空穴电荷区完全扩张，并且不完全电离化的元素已经完全电离。如图所示，电场E的曲线不是静态的，而是随时间变化。
图8表示一个n取向结构的局部视图(a)和一个p取向结构的局部视图(b)。在n取向结构中，电场最大值Emax1首先出现在基片正面，而p取向结构的电场最大值Emax1则首先出现在半导体基片的深处。在第一种情况中，电场最大值Emax2在施加了电场后进入到半导体基片的深度x内，而在第二种情况中，则从半导体基片内向外移动。p取向结构要优于n取向结构，因为半导体基片可因此出现雪崩窗口，使器件更为牢度。
图9和图10分别表示补偿层的n取向结构的示意性局部剖视图(图9)和补偿层的p取向结构的示意性局部剖视图(图10)。在n取向结构中，钯原子基本上处在补偿层的下部(图9)，并且具有均匀掺杂，在p取向结构中，硒原子基本上处在补偿层的上部(图10)，并且同样具有均匀掺杂。该器件或者作为n取向构成，或者作为p取向构成。也可设想硒和钯是不均匀掺杂，而且或多或少在补偿层内部逐级或累进递减掺杂。
在n取向结构中(图8(a))，在初始时刻t1，场强最大值Emax1位于补偿层表面x2，其中在n取向或p取向的补偿层情况中，也进入半导体基片的深层。在两种范围内，所述半导体器件极为耐用。所谓的科克(Kirk)效应表示电场分布受到与电流相关的载流子的影响被大大抑制。随着不完全电离化元素的初始附加电离，电场曲线逐渐变得平坦，从而实现与时间相关的击穿电压升高。电场最大值Emax2移动到半导体基片的深处。经过一个给定的时间间隔后将达到最大击穿电压，该间隔由相应带缘的能级、电离率和温度确定。该时间间隔根据不同的元素典型的数值在500纳秒至5微秒之间。
p取向结构(图8(b))的情况刚好相反。
随时间变化的电场分布特别有利于半导体器件的振荡稳定性，特别是在具有扁平电场梯度的半导体器件中，在电场最大值范围内容易产生这种振荡。这种振荡被称为TRAPATT振荡，它特别是对补偿器件构成干扰。本发明仅仅出于这个理由，即避免TRAPATT振荡，就已经显示出其优点。
为了制造所述补偿层，优选采用的制造技术是将n掺杂和p掺杂区4、5通过交替淀积n掺杂硅以及随后进行掩模掺杂而生成，例如通过离子注入法或扩散法。通过进行多个这种淀积和掺杂步骤，可以根据所要求的补偿器件的耐压强度和电流通量制造出所要求的厚度。
作为选择方案可以使补偿层具有一层掺杂的基础层，通过掩模窗口注入，在叠加能量和/或注入剂量的条件下生成所要求的柱形结构。通过高能注入可以使20MeV的注入能量按照不同的掺杂元素实现大于50微米的注入深度。另一种方法是在补偿层内进行圆管电解腐蚀。这种制造补偿层的方法例如见欧洲专利文献EP0621355A2所述。
为了将不完全电离化元素掺入补偿层，原则上可以采用两种不同的方法。下面仅仅对原理加以说明，制造各种结构的详细工艺步骤对专业人员已是公知的，所以不再另外说明：
第一种方法(图12)：
进行p或n区4、5的掺杂时，不完全电离化元素要采用相同的掺杂掩模渗入。如图2所示，补偿层8具有一层n掺杂基层(a)。装上注入掩模后，使用相同的注入掩模通过扩散法或注入法首先生成补偿层8的p掺杂区5(b)。随后使用同一个注入掩模32将钯31注入p掺杂区5(c)。
通过该方法可以放弃使用掩模步骤。但是由于钯具有很高的扩散系数，所以在很大程度上会扩散到相邻的n掺杂区。从p掺杂区扩散出来的钯必须保留在p或n掺杂区内。所以这种方法难以控制。
第二种方法(图13)：
如图13所示，补偿层8具有一层n掺杂基层(a)。装上注入掩模32后，通过扩散法或注入法首先生成补偿层8的p掺杂区5(b)。除掉注入掩模32后，将钯大面积渗入整个补偿层8，其中该材料由于很高的扩散系数横向并均匀分布在补偿层的整个深度上。但也可设想将钯渗入在补偿层8的掺杂基层内，例如在外延工艺中实现。
该第二种方法的优点特别在于，不存在由于钯的扩散而出现浓度比例的移动。只需要保证维持n掺杂区内的掺杂浓度，使p掺杂钯的浓度在该处得到补偿。
第三种方法(图14)：
图14所示方法和图13所示方法的区别在于，硒仅仅在补偿层8的上部8a范围内注入和扩散，该范围处在表面上。因此可提供一种p取向的半导体器件(见图10)。在n取向结构的情况中，钯必须注入和扩散到补偿层8的深处(见图10)。该下部范围8b与漏区7相接。
本发明不局限于图1至图5所示的实施例，以及图12至图14所述的方法。其中举例说明的方案可用电导类型n替换p，并且通过改变掺杂浓度得到多种新型器件类型。关于其他实施例可参见开始所列举的美国专利文献US 5,216,275和US 5,754,310，以及WO97/29518，德国专利文献DE4309764C2和DE19840032C1，其主题内容完全包括在本专利申请中。
图15表示本发明所述补偿器件用于一种卸载网络的电路图。
在图15中，标号40表示本发明所述补偿器件。该补偿器件40以其漏区—源区—负载路径布置在一个具有第一电源电位Vdd的第一引线41(例如一个整流器的正电位)与一个具有第二电源电位GND的第二引线42(例如一个接地的电位)之间。此外还设有一个变压器43，其初级绕组44与补偿器件40的负载路径串联，并且位于引线41、42之间。
该电路还具有一个所谓的“RCD缓冲器”。该RCD缓冲器以公知的方式和方法由一个二极管45构成，它的正极与补偿器件40和初级绕组44之间的中间接点46相连。二极管45的负极与一个电阻47和电容48的并联电路相串联。和公知的RCD缓冲器电路的区别是，图12所示的电路还包括一个附加的齐纳二极管49，它位于引线41和电阻47之间。
图12所示的电路，例如可以是一个脉冲电源、一个调压器、一个电压供应装置、一个开关电源或类似装置的组成部分。在这种装置中，切断电源电位Vdd时，例如300V，根据变压器43的不同变压比会在中间接点46上产生一个反向电位Vz，该电位明显大于电源电位Vdd，例如为420V。二极管45在这种情况下由于电压差ΔV＝Vz-Vdd而在电源电位Vdd和反向电位Vz之间导通。电容48具有很大的容量，它的作用是用于故障情况下的大型蓄能器。新增加的齐纳二极管应当选择其耐压特性，使得RCD缓冲器即便在很大的电压差ΔV作用下也不会击穿。在本实施例中，可采用耐压为150V的齐纳二极管49。也可以采用任何其他的限压元件代替所述齐纳二极管。
用附加齐纳二极管49改进的RCD缓冲器按照图15工作，即作为卸载网络，它只有从某个特定的电压差ΔV起才开始有效。
对于必须承受漏电感产生的很大漏散能量的电路，使用专门设计的RCD缓冲器能带来特殊的优点。该RCD缓冲器的构成必须能使其使用电压明显高于正常工作时的反向电压，并且高于不完全电离化晶体管的最大击穿电压，但是应当低于本发明所述半导体器件的可达到的最大击穿电压。这种RCD缓冲器在正常工作时，几乎不消耗能量，所以几乎不会影响电路的效率。由于具有击穿电压的“电压储备”，所以该RCD缓冲器在故障情况中，例如在短时间出现过高的击穿电压时，能够以有利方式被激活，并且使半导体器件卸载。
通过以上方式可以提供一种用于半导体器件的时间和电压控制的卸载元件。由此产生的半导体器件的优点是，它由于其在正常工作时具有较低的击穿电压，因此能可靠地防止RCD缓冲器不必要地吸收能量，从而减小功率损失，提高效率。
除了所列举的电路用途外，本发明所述补偿器件也可找到许多其他用途。
综上所述，可以确定在补偿层内渗入不完全电离化元素，并且形成补偿器件的漂移区，可以完全脱离公知的补偿器件，以非常简单而有效的方式实现这种补偿器件的击穿电压的时间相关性。通过该方式补偿器件可以通过不同击穿电压优化。
本发明的以上说明解释了本发明的原理及其最佳的实际用途。当然本发明可以在专业人员的常识范围内以合适的方式实现各种不同的实施方式和改进。

Claims (25)

1.半导体器件，按照载流子补偿原理制成，本发明的特征是，在一个半导体器件的半导体基片(1)内加入额外的不完全电离化的掺杂材料，并且在加上反向电压后，补偿率作为时间的函数发生改变，从而使所述半导体器件的击穿电压增高。
2.半导体器件，包括一个半导体基片(1)，具有至少一层设在所述半导体基片(1)内的补偿层(8)，该补偿层具有至少一个属于第一种电导类型的耗散区(5)，以及至少一个属于第二种反向电导类型的补充耗散区(4)，其中所述至少一个耗散区(5)以及至少一个补充耗散区(4)交替并列设置在所述补偿层(8)内，本发明的特征是，在已经掺杂的所述补偿层(8)内加入额外的不完全电离化的掺杂材料(30，31)，该材料属于第一种或者第二种电导类型。
3.半导体器件，包括一个半导体基片(1)，具有至少一层设在所述半导体基片(1)内的补偿层(8)，该补偿层具有至少一个属于第一种电导类型的耗散区(5)，以及至少一个属于第二种反向电导类型的补充耗散区(4)，其中所述至少一个耗散区(5)以及至少一个补充耗散区(4)交替并列设置在所述补偿层(8)内，还具有至少一个埋设在所述补偿层(8)内的属于第二种电导类型的基体区(13)，具有至少一个埋设在所述基体区(13)内的属于第一种电导类型的源区(14)，本发明的特征是，在已经掺杂的所述补偿层(8)内加入额外的不完全电离化的掺杂材料(30，31)，该材料属于第一种或者第二种电导类型。
4.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述不完全电离化的掺杂材料(30，31)在补偿层(8)内以极其均匀的形式分布。
5.如权利要求1至3中一项或多项所述的半导体器件，其特征是，所述不完全电离化的掺杂材料(30)属于第一种电导类型，并且在所述耗散区(5)内呈多数分布。
6.如权利要求1至3中一项或多项所述的半导体器件，其特征是，所述不完全电离化的掺杂材料(31)属于第二种电导类型，并且在所述补充耗散区(4)内呈多数分布。
7.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述耗散区(5)或补充耗散区(4)全部具有所述不完全电离化的掺杂材料(30，31)。
8.如权利要求1至6中一项或多项所述的半导体器件，其特征是，所述不完全电离化的元素(30，31)在补偿层(8)内的掺杂浓度范围为20至100％，特别是大于50％，在相应区域(4，5)内，相同的电导类型具有相同的掺杂浓度。
9.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述不完全电离化的掺杂材料(30)是钯。
10.如权利要求1至8中一项或多项所述的半导体器件，其特征是，所述不完全电离化的掺杂材料(31)是硒。
11.如以上权利要求中一项或多项所述的半导体器件，其特征是，设置一个漏区(7)，该区与所述补偿层(8)大面积相接。
12.如以上权利要求中一项或多项所述的半导体器件，其特征是，设置一个属于第一种电导类型的漂移区(10)，该区位于所述补偿层(8)和漏区(7)之间，并且与该区(7，8)相接，其中所述漂移区的掺杂浓度小于补偿层(8)的补充耗散区的掺杂浓度。
13.如权利要求11至12中任何一项所述的半导体器件，其特征是，所述漏区具有属于第一种电导类型的载流子，并且所述半导体器件作为MOSFET构成，特别是作为功率MOSFET构成。
14.如权利要求11至12中任何一项所述的半导体器件，其特征是，所述漏区具有属于第二种电导类型的载流子，并且所述半导体器件作为IGBT构成。
15.如以上权利要求中一项或多项所述的半导体器件，其特征是，在所述补偿层(8)内设置一个唯一的耗散区(5)和多个补充耗散区(4)，或者设置一个唯一的补充耗散区(4)和多个耗散区(5)。
16.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述补偿层(8)内的不完全电离化的掺杂材料(30，31)在室温下只有部分电离化，并且其电离率随着温度的升高而增加。
17.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述半导体器件由多个位于一个单元区(ZF)的单元内的独立晶体管组成，这些晶体管经其负载线路并联连接，并且可由一个共用的控制器(G)控制，从而定义出一个活性区，其中在所述单元区(ZF)内存在一个第一区，该区内的不完全电离化的元素(30，31)的掺杂浓度高于单元区(ZF)其他部分中的掺杂浓度。
18.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述半导体器件具有一个活性的、用于电流流动的区域(ZF)和一个边缘区(RB)，通过在该区域给半导体器件施加一个电压，定义出所述半导体基片(1)的场特性线，其中所述不完全电离化的掺杂材料(30，31)的掺杂浓度从活性区(ZF)朝其边缘区(RB)递减。
19.如以上权利要求中一项或多项所述的半导体器件，其特征是，所述半导体基片(1)用单晶硅或碳化硅制成。
20.具有如以上权利要求中一项或多项所述半导体器件(40)的电路，包括一个RCD缓冲器，它具有一个电阻元件(47)和一个与其并联连接的电容元件(48)，还具有一个与该电阻元件(47)和电容元件(48)组成的并联电路相串联的二极管(45)，还包括一个附加的齐纳二极管(49)。
21.如权利要求20所述的电路，其特征是，所述齐纳二极管(49)与所述电阻元件(47)串联连接，与所述电容元件(48)并联连接。
22.如权利要求20或21所述的电路，其特征是，所述电路具有一个变压器(43)，其初级绕组(44)与所述半导体器件(40)串联连接，并且设置在电源电压(Vdd)的接线端子(41，42)之间，其中具有所述附加齐纳二极管(49)的RCD缓冲器连接在半导体器件(40)和初级绕组(44)之间的中间接点(46)以及电源电压(Vdd)的一个接线端子(41)上。
23.补偿层(8)的掺杂方法，用于如以上权利要求中任何一项或多项所述的半导体器件，其中所述不完全电离化的掺杂材料(30，31)大面积地设置在所述补偿层(8)内。
24.补偿层(8)的掺杂方法，用于如以上权利要求中任何一项或多项所述的半导体器件，其中所述不完全电离化的掺杂材料(30，31)属于一种电导类型，它设置在所述补偿层(8)的具有相同电导类型的掺杂区内。
25.如权利要求20所述电路的用途，该电路具有如权利要求1至19中一项或多项所述的半导体器件(40)，包括一个RCD缓冲器，它具有一个电阻元件(47)和一个与其并联连接的电容元件(48)，还具有一个与该电阻元件(47)和电容元件(48)组成的并联电路相串联的二极管(45)，还包括一个附加的齐纳二极管(49)。
CNB02124524XA 2001-05-09 2002-05-08 补偿器件,电路,方法和应用 Expired - Fee Related CN1230907C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10122364A DE10122364B4 (de) 2001-05-09 2001-05-09 Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10122364.1 2001-05-09

Publications (2)

Publication Number Publication Date
CN1388588A true CN1388588A (zh) 2003-01-01
CN1230907C CN1230907C (zh) 2005-12-07

Family

ID=7684054

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02124524XA Expired - Fee Related CN1230907C (zh) 2001-05-09 2002-05-08 补偿器件,电路,方法和应用

Country Status (3)

Country Link
US (1) US7193293B2 (zh)
CN (1) CN1230907C (zh)
DE (1) DE10122364B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101674066A (zh) * 2008-09-11 2010-03-17 半导体元件工业有限责任公司 形成集成半导体设备及其结构的方法
CN102779839A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有深能级杂质注入的绝缘栅双极性晶体管
CN103258848A (zh) * 2013-05-13 2013-08-21 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN109509789A (zh) * 2017-09-14 2019-03-22 株式会社东芝 半导体装置
CN112002767A (zh) * 2020-08-12 2020-11-27 杰华特微电子（杭州）有限公司 齐纳二极管及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1588417A2 (de) * 2003-01-30 2005-10-26 Infineon Technologies AG Verfahren zum herstellen von bitleitungen für ucp-flash-speicher
DE10310552B4 (de) 2003-03-11 2014-01-23 Infineon Technologies Ag Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE10357796B4 (de) * 2003-12-10 2007-09-27 Infineon Technologies Ag Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
DE102004056772B4 (de) * 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
JP2007049012A (ja) * 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置
TW200709358A (en) * 2005-08-17 2007-03-01 Siliconmotion Inc An electro static discharge circuit
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
DE102007019551B9 (de) * 2007-04-25 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007027626B4 (de) * 2007-06-12 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US9166005B2 (en) * 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
JP6652802B2 (ja) * 2015-09-15 2020-02-26 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3375456B2 (ja) * 1994-06-30 2003-02-10 富士通株式会社 ファクシミリ信号中継方法及びその装置
EP0879481B1 (de) * 1996-02-05 2002-05-02 Infineon Technologies AG Durch feldeffekt steuerbares halbleiterbauelement
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
DE19942677C2 (de) * 1999-09-07 2001-08-16 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101674066A (zh) * 2008-09-11 2010-03-17 半导体元件工业有限责任公司 形成集成半导体设备及其结构的方法
CN101674066B (zh) * 2008-09-11 2013-12-18 半导体元件工业有限责任公司 形成集成半导体设备及其结构的方法
CN102779839A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有深能级杂质注入的绝缘栅双极性晶体管
CN103258848A (zh) * 2013-05-13 2013-08-21 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
CN103258848B (zh) * 2013-05-13 2015-06-17 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
CN109509789A (zh) * 2017-09-14 2019-03-22 株式会社东芝 半导体装置
CN112002767A (zh) * 2020-08-12 2020-11-27 杰华特微电子（杭州）有限公司 齐纳二极管及其制造方法

Also Published As

Publication number Publication date
DE10122364A1 (de) 2002-11-21
CN1230907C (zh) 2005-12-07
US7193293B2 (en) 2007-03-20
US20020167082A1 (en) 2002-11-14
DE10122364B4 (de) 2006-10-19

Similar Documents

Publication Publication Date Title
CN1230907C (zh) 补偿器件,电路,方法和应用
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1280914C (zh) 半导体器件及其制造方法
CN1317771C (zh) 绝缘栅型半导体器件
CN1311560C (zh) 横向低侧高压器件及高侧高压器件
CN1266742C (zh) 高压高温电容结构及其制造方法
CN1238904C (zh) 横向结型场效应晶体管
CN1244160C (zh) 半导体器件
CN103890953B (zh) 半导体元件
TWI425636B (zh) 用於功率半導體裝置的改進的鋸齒電場漂移區域結構及方法
US20070210386A1 (en) Plasma display apparatus
CN1639875A (zh) 功率半导体器件
CN1295795C (zh) 电力半导体器件
CN1424822A (zh) 采用续流二极管的负载驱动电路
CN1181559C (zh) 一种半导体器件
CN1166001C (zh) 碳化硅场控双极型开关
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN104282759A (zh) 超结mosfet及其制造方法和复合半导体装置
CN101036235A (zh) 设计带隙的mos栅功率晶体管
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
DE102011005194A1 (de) Steuerung der Rekombinationsrate in einem bipolaren Halbleiterbauelement
CN1825551A (zh) 横向双扩散金氧半导体元件及其制造方法
CN101076882A (zh) 双向场效应晶体管和矩阵转换器
CN101047205A (zh) 一种注入效率可控的门极换流晶闸管iec－gct的设计方法
CN1244159C (zh) 绝缘栅型半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051207

Termination date: 20180508