CN1379928A - π/2移相器 - Google Patents

π/2移相器 Download PDF

Info

Publication number
CN1379928A
CN1379928A CN00814527A CN00814527A CN1379928A CN 1379928 A CN1379928 A CN 1379928A CN 00814527 A CN00814527 A CN 00814527A CN 00814527 A CN00814527 A CN 00814527A CN 1379928 A CN1379928 A CN 1379928A
Authority
CN
China
Prior art keywords
signal
sigb
siga
circuit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00814527A
Other languages
English (en)
Inventor
石本久人
高桥贵纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1379928A publication Critical patent/CN1379928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种π/2移相器,根据输入信号生成等振幅彼此相位不同的第1和第2信号(SIGa,SIGb)以及分别将为其相位反向而生成的第1和第2反向信号(SIGa,SIGb)。根据在第1信号(SIGa)和第2信号(SIGb)之间进行的第一加法运算生成第1输出信号(SIGOa),以及根据在第1信号(SIGa)和第2反向信号(/SIGb)之间进行的第2加法运算生成第2输出信号(SIGOb)。由于第1和第2信号(SIGa,SIGb)的振幅相同,因此,第1输出信号(SIGOa)和第2输出信号(SIGOb)分别相当于由表示第1信号的向量(v3)和表示第2信号的向量(v4)所形成的菱形的对角线。因而,即使在第1和第2信号值的相位差不是π/2的情况中,也可以将π/2移相器的第1以及第2输出信号之间的相位差正确设定为π/2。

Description

π/2移相器
技术领域
本发明涉及π/2移相器，更详细地，涉及能排除电路中元件偏差以及寄生电容的影响，将输出信号之间的相位差固定保持在π/2的π/2移相器。
背景技术
近年来，以移动电话为代表的数字移动通信方式的开发飞速发展。在数字移动通信方式中，为了提高频率利用效率，一般都采用频响下降的π/4移相QPSK(Quadrature Phase Shift Keying)方式。
产生频响下降的π/4移相QPSK信号时，需要有高精度的正交调制器。正交调制器将输入的同相载波和与该同相载波成90°(π/2)相位移动的正交载波分别乘以调制波的复合包络线信号的同相分量以及正交分量(都是基带信号)之后，将结果输出到合成器中。因此，需要有将输入载波分为同相(0°)以及正交(90°＝π/2)载波信号的两个信号的π/2移相器。
正交调制器中的π/2移相器的精度大大影响了正交调制器的调制精度。这样，在π/2移相器中，如果输出的两个信号的相位差从π/2开始移动从而产生正交相位差，合成后的同相/正交信号之间的独立性就被破坏，解调时，就产生由于同相/正交信号之间的串扰所引起的品质恶化。一般，在QPSK的情况中，为了将品质恶化抑制在用载波与噪声比(C/N)换算值得到的0.1dB以下，有必要将正交相位精度变为±3°以内。
对于在这种正交调制器中使用的π/2移相器的结构，例如，在“数字移送通信用低损耗功率正交调制器IC”(山尾泰他、电子信息通信学会论文集，93/11，Vol.J76-C-I，No.11，pp，453-455)以及“正交调制器(特开平6-252970号公报)”中公开了使用电阻元件和电容元件的结构。
参考图14，现有技术的π/2移相器40接收输入信号SIGIN，输出彼此相差π/2相位的输出信号SIGa和SIGb。
π/2移相器40具有在输入了输入信号SIGIN的输入节点Ni与输出一个输出信号SIGb的节点Nb之间连接的电容41，在节点Nb与接地节点45之间连接的电阻元件42。π/2移相器40还具有在输入节点Ni与输出另一个输出信号SIGa的节点Na之间连接的电阻元件43，在节点Na与接地节点45之间连接的电容44。
在π/2移相器40中，这样设计：将电容41和电容44的电容值统一为C，并且将电阻元件42和43的电阻值统一为R。
在图15中，用向量显示了π/2移相器40理想的输出状态。参考图15，在XY平面上，如果体现信号的相位状态，X轴的+方向相当于作为基准的输入信号SIGIN的相位θin(0°)。
通过电容41和电阻元件42，输出信号SIGb仅比输入信号SIGIN(θin)超前θb相位。与此相反，通过电阻元件43和电容44，另一个输出信号SIGa仅比输入信号SIGIN(θin)延迟θb相位。
通过根据输入信号SINGIN的频率，设置图14中所示的电阻值R和电容值C，使θb＝+45°(+π/4)，以及θa＝-45°(-π/4)，理想的情况，输出信号SIGb和SIGa之间的相位差即(θb-θa)可以达到π/2。
即，利用现有技术的π/2移相器40的相位精度依赖于电阻元件的电阻值以及电容的电容量。
但是，在将这样的π/2移相器做在LSI(Large Scale Integrated circuit)上的情况中，存在在集成电路上形成的电阻元件的电阻值和电容的电容值的制造偏差这样的问题。而且，在使用例如100MHz以上水平的高频载波的移动电话中使用这样构成的π/2移相器40的情况中，尤其存在这些电路中寄生元件的影响
参照图16，在现有技术的π/2移相器40中，连接在节点Ni与节点Nb之间的电容41具有相当于电容电极阻抗的Rtb1以及Rtb2。并且，电容自身的电容值Cb与源于制造偏差的设计值C也不一定一致。
对于在节点Nb和接地节点45之间连接的电阻元件42，依赖于制造偏差，电阻值变为与设计值R不同的Rb，在载波频率增加的情况下，寄生电容Cpb的存在变为明显。
类似地，对于连接在节点Ni与节点Na之间的电阻元件43，除了实际的电阻值因受到制造偏差的影响而与设计值不一致之外，在高频频段工作时，明显存在寄生电容Cpa的影响。尤其是，对于连接在节点Na和接地节点45之间的电容44，实际的电容值Ca因受到制造偏差的影响而与设计值不一致，存在相当于电极阻抗的阻抗Rta1以及Rta2。
在图17中，向量显示了受到该问题影响的π/2移相器40的输出状态。
参考图17，电容41、44以及电阻元件42、43的电阻值以及电容值如果由于受到制造偏差以及高频操作时的寄生元件的影响而从设计值开始变化，则输出信号SIGb和SIGa相对于输入信号SIGIN的相位差θb′和θa′分别从设计值的+45°(+π/4)以及-45°(-π/4)开始移动。
其结果，不能将π/2移相器的输出信号SIGb以及SIGa之间的相位差正确地设定为π/2。例如是在正交调制器中使用这样的π/2移相器的情况中，由于π/2移相器的输出信号的相位差从π/2开始移动，因此就破坏了合成后的同相/正交信号之间的信号独立性，解调时，图像分量抑制比就恶化。由此，不能通过正交调制器来获得所希望的调制精度。
发明综述
本发明的目的在于提供一种能将输出信号之间的相位差正确地调整为π/2的π/2移相器结构。
根据本发明，π/2移相器具有移相电路以及相位差校正电路。移相电路接收输入信号以及反向输入信号，生成等振幅彼此相位不同的第1以及第2中间信号。移相电路将第1和第2中间信号的相位反向，由此还生成第1和第2中间信号的反向信号。相位差校正电路接收移相电路生成的第1以及第2中间信号、第1和第2中间信号的反向信号，并输出彼此之间相位相差π/2的信号组。相位差校正电路包含一个加法电路，该加法电路输出根据在第1中间信号和第2中间信号之间进行的第一加法计算所获得的第1输出信号，以及根据在第1中间信号和第2中间信号的反向信号之间进行的第2加法计算所获得的第2输出信号。
最好是，移相电路将第1和第2中间信号、第1和第2中间信号的反向信号作为模拟信号输出。相位差校正电路还包括用于使来自移相电路的第1和第2中间信号、第1和第2中间信号的反向信号的各个振幅一致的第1振幅调整电路。加法电路基于通过第1振幅调整电路的第1以及第2中间信号和第1以及第2中间信号的反向信号来执行第1和第2加法计算。
最好是，移相电路将第1和第2中间信号、第1和第2中间信号的反向信号作为数字信号输出。相位差校正电路还包括能使数字形式的第1和第2中间信号、第1和第2中间反向信号通过的低通滤波器。加法电路基于通过低通滤波器的第1以及第2中间信号和第1以及第2中间反向信号，来执行第1和第2加法计算。
在这样的π/2移相器中，如果将基于等振幅相位不同的第1和第2中间信号通过第1和第2加法计算所生成的第一输出信号和第2输出信号以向量形式表示，就分别相当于对应于第1和第2中间信号以向量形式形成的菱形的一对对角线，因此可以将第1输出信号和第2输出信号的相位差正确设定为π/2。
附图简述
图1是示出了具有根据本发明实施例的π/2移相器的正交调制器的全部结构的框图。
图2是示出了图1中所示的相位差校正电路结构的框图
图3是示出了根据本发明实施例的π/2移相器输出的示意图。
图4A是示出图2所示的加法电路的第1结构例子的电路图。
图4B是示出图2所示的加法电路的第2结构例子的电路图。
图4C是示出图2所示的加法电路的第3结构例子的电路图。
图4D是示出图2所示的加法电路的第4结构例子的电路图。
图5是示出了根据本发明第2实施例的相位差校正电路结构框图。
图6是示出了图5中所示的输入限幅器电路结构例子的电路图。
图7是示出了图5中所示的低通滤波器结构例子的电路图。
图8是示出了根据本发明第3实施例的相位差校正电路结构框图。
图9是示出了图8所示的加法电路结构例子的电路图。
图10是示出了图8中所示的输出限幅器电路结构例子的电路图。
图11是示出了根据本发明第4实施例的π/2移相器结构框图。
图12是示出了图11中所示的数字移相器的结构例子电路图。
图13是示出了图12中所示的数字移相器操作的时序图。
图14是示出了现有技术的π/2移相器结构电路图。
图15是示出了理想状态下π/2移相器输出的示意图。
图16是说明现有技术的π/2移相器存在问题的电路图。
图17是说明现有技术的π/2移相器存在问题的示意图。
本发明的最佳实施例
下面，参照附图详细描述根据本发明实施例的π/2移相器。图中相同或相当的部分使用相同的符号，并且不再反复对其说明。
(实施例1)
参照图1，正交调制器1具有根据本发明实施例1的π/2移相器2、双平衡混频器3a和3b、以及合成器4。
π/2移相器2接收输入信号SIGIN以及其反向信号/SIGIN，输出彼此有π/2相位差的输出信号SIGOa以及SIGOb、以及相应的反向信号/SIGOa以及/SIGOb。
双平衡混频器3a将来自π/2移相器2的输出信号SIGOa以及/SIGOa乘以同相信号I、/I。双平衡混频器3b将来自π/2移相器2的输出信号SIGOb以及/SIGOb乘以正交信号Q、/Q。合成器4合成双平衡混频器3a和3b的输出，并将其输出到调制信号输出端5。
根据本发明实施例1的π/2移相器2包含移相电路10和相位差校正电路11。在移相电路10中，可以采用根据例如图14中所示的现有技术的π/2移相器40，接收输入信号SIGIN以及其反向信号/SIGIN，输出彼此有π/2相位差的输出信号SIGOa以及SIGOb、以及相应的反向信号/SIGOa以及/SIGOb。
根据本发明实施例1的π/2移相器的特征在于，移相电路10输出的输出信号SIGOa以及SIGOb之间的相位差没有必要一定是π/2，即使在两者相位差从π/2开始移动的情况下，利用相位差校正电路11，也可以将输出信号SIGOa以及SIGOb之间的相位差正确地设定为π/2。
参照图2，相位差校正电路11具有对移相电路10输出的信号SIGa、SIGb、/SIGa、/SIGb，在它们之间分别执行相加的加法计算的加法电路12。
加法电路12对信号SIGa和SIGb求和，生成输出信号SIGOa，对信号SIGa和/SIGb求和，从而生成输出信号SIGOb。
参照图3，其上以分别表示移相电路10输出的信号SIGa以及SIGb的向量v3和v4和的形式，示出了表示输出信号SIGOa的向量v1。另一方面，其上以分别表示移相电路10输出的信号SIGa以及/SIGb的向量v3和v5和的形式示出了表示输出信号SIGOb的向量v2。
这里，通过使移相电路10输出的各个信号等振幅，可以使向量v3、v4以及v5大体相等。由此，向量v1和v2分别相当于菱形的一对对角线。其结果，将向量v3-v5大体限定得相同，向量v1和v2彼此正交，即将输出信号SIGOa和SIGOb的相位差设定为π/2。
由于将加法电路12输出的其它两个输出信号/SIGOa以及/SIGOb分别表示为/SIGa(向量v6)和/SIGb(向量v5)的和、以及/SIGa(向量v6)和/SIGb(向量v4)的和，因此，可以将向量v3-v6大体限定得相同，输出信号/SIGOa以及/SIGOb分别具有将输出信号SIGOa以及SIGOb反向的相位，两者的相位差变为π/2。
由此，通过使用从移相电路10输出的等振幅相位不同的信号群，并执行各信号之间的加法计算，可以正确地将π/2移相器的输出信号之间的相位差维持在π/2。
其次，以例说明加法电路的具体结构。
参照图4，加法电路12具有：连接在提供电源电压Vcc的电源节点和输出输出信号SIGOa的输出节点No1之间的电阻元件R1、连接在电源节点和输出信号/SIGOa的节点No2之间的电阻元件R2、连接在节点No1和节点No之间的NPN晶体管Q1、连接在节点No2和节点No之间的NPN晶体管Q2、连接在节点No1和节点N1之间的NPN晶体管Q3、连接在节点No2和节点N1之间的NPN晶体管Q4、连接在提供接地电压Vss的接地节点和节点N0之间的电流源S1、连接在节点N1和接地节点之间的电流源S2。
将来自移相电路10的信号SIGb和/SIGb，分别输入到晶体管Q1和Q2的基极。同样，将来自移相电路10的信号SIGa和/SIGa，分别输入到晶体管Q3和Q4的基极，。其结果，在节点No1上，生成对应于晶体管Q1和Q3基极输入的电压，输出信号SIGOa为信号SIGa和SIGb之和。同样地，节点No2的电压电平对应于晶体管Q2和Q4的基极输入，输出信号/SIGa为移相电路10的输出/SIGa和/SIGb之和。
对于用于输出输出信号SIGOb以及/SIGOb的节点No3以及节点No4而言，也相同地设置了电阻元件R3以及R4、NPN晶体管Q5、Q6、Q7、Q8以及电流源S3和S4。电阻元件R3和R4相当于如前所述的电阻元件R1和R2，NPN晶体管Q5、Q6、Q7、Q8分别对应于NPN晶体管Q1、Q2、Q3、Q4。电流源S3和S4分别相当于电流源S1和S2。将电流源S1、S2、S3以及S4设计为具有相同的电流提供能力。
通过这样的结构，利用加法电路12可以在如图2所述的移相电路10的各个输出信号之间执行加法计算。
如图4B所示，在加法电路12中，还可以有在对应于晶体管Q1-Q8的电流源之间分别配置电阻元件R12a-R15b的结构。具体而言，在节点No和晶体管Q1以及Q2之间分别设置电阻元件R12a和R12b。同样地，在节点N1和晶体管Q3以及Q4之间分别设置电阻元件R13a和R13b，在节点N2和晶体管Q5以及Q6之间分别设置电阻元件R14a以及R14b，在节点N3和晶体管Q7以及Q8之间分别设置电阻元件R15a以及R15b。
通过这样的结构，可以扩大加法电路12的输入动态范围，即使在输入到加法电路12的信号SIGa、/SIGa、SIGb、/SIGb的振幅增大时，也可以执行所希望的加法计算。
参照图4C，在加法电路12中，可以具有这样的结构：分别对应于晶体管Q1-Q8而设置电流源S1a-S4b，还可以设置用来提高晶体管操作的线性化从而扩大输入动态范围的电阻元件R12-R15。将电流源S1a-S4b的各个电流提供能力设计为相同。具体而言，在晶体管Q1以及Q2的发射极之间，连接一个电阻元件R12，在晶体管Q3以及Q4的发射极之间，连接一个电阻元件R13。同样，在晶体管Q5以及Q6的发射极之间，连接一个电阻元件R14，在晶体管Q7以及Q8的发射极之间，连接一个电阻元件R15。
通过这样的结构，与图4B的结构相同，即使在信号SIGa、/SIGa、SIGb、/SIGb的振幅增大时，也可以执行所希望的加法计算。
参照图4D，在加法电路12中，提供如图4A中所示的电路结构，最好还可以具有设置了连接在节点No1和No2之间的电容Ca、连接在节点No3和No4之间的电容Cb的结构。
通过这样的结构，与图4B的结构相同，即使在信号SIGa、/SIGa、SIGb、/SIGb的信号电平急剧变化的情况下，也可以执行所希望的加法计算。
(实施例2)
如上所述，对于本发明，重要的是在加法电路中输入的各信号的振幅相同。因此，在实施例2中描述了在移相电路10的输出信号之间产生振幅误差的情况下，也可以将输出信号的相位差保持在π/2的结构。
根据本发明实施例2的π/2移相器包含图5中所示的相位差校正电路21，以替代图2中所示的相位差校正电路11。移相电路10的结构虽然没有被限定得与实施例1的情况相同，但是，根据实施例2的结构，对于将输出信号SIGa、/SIGa、SIGb、/SIGb作为模拟信号输出的模拟型移相电路10特别有效。
参照图5，相位差校正电路21具有设置在移相电路10和加法电路12之间的振幅调整电路13以及加法电路12。振幅调整电路13具有输入限幅器电路14以及低通滤波器16，输入限幅器电路14用于将移相电路10的输出信号变换为一定振幅的矩形波，并使其振幅一致，低通滤波器16用于将输入限幅器电路14的输出变换为能够在加法电路12中进行加法计算的模拟信号。
分别对应于移相电路10的输出信号SIGb、/SIGb以及SIGa、/SIGa来设计输入限幅器电路14以及低通滤波器16。
在图6中，代表性地示出了与移相电路10输出中的信号SIGb以及/SIGb相对应的输入限幅器电路14的结构。
参照图6，输入限幅器电路14包含了：分别连接在电源节点和节点N4以及N5之间的电阻元件R5以及R6、分别电连接在节点N4以及N5和节点N10之间的NPN晶体管Q9以及Q10、连接在节点N6和接地节点之间的电流源S5。
输入限幅器电路14还包含了：连接在电源节点和节点N7之间的NPN晶体管Q11、连接在节点N7和接地节点之间的NPN晶体管Q12、连接在节点N8和接地节点之间的电流源S7。
将移相电路10输出的SIGb以及/SIGb分别输入到晶体管Q9和Q10的基极。模拟型的移相电路10输出的信号SIGb以及/SIGb为正弦波形状。
响应晶体管Q9以及Q10的基极输入，在节点N4以及N5中，产生了对应于信号SIGb以及/SIGb的电压电平。节点N4和N5与由电源电压驱动的晶体管Q11以及Q12的基极相连。其结果，在节点N7和N8上，输出反映了信号SIGb以及/SIGb的相位的矩形波。在接地电压Vss-电源电压Vcc的范围内，根据通过电流源S5的电流量和电阻元件R5(R6)的电阻值的乘积来确定该矩形波的振幅。输入限幅器电路14可以将来自移相电路10的信号SIGa、SIGb的相位保持不变，而将振幅保持为一致。
也可以采用与根据来自移相电路10的信号SIGa以及/SIGa而设计的输入限幅器电路14相同的结构。由此，可以使移相电路10输出的相位彼此不同的各信号的振幅相同。
但是，对于图4中所示的加法电路12的结构，由于不能执行矩形波之间的相互加法运算，因此，对于通过输入限幅器电路14使其振幅一致的各信号，有必要将其以使矩形波信号的上升沿以及下降沿钝化的形式输入到加法电路。
在图7中，代表性地示出了对应于通过输入限幅器电路14的信号SIGb以及/SIGb的低通滤波器16的结构。
参照图7，低通滤波器16具有：分别连接在电源节点和节点N9以及N10之间的电阻元件R7以及R8、连接在节点N9和N11之间的NPN晶体管Q13、连接在节点N10和N12之间的NPN晶体管Q14、连接在节点N9和N10之间的电容C1、连接在节点N11和N12之间的电阻元件R9、分别连接在节点N11以及N12和接地节点之间的电流源S8以及S9。将通过输入限幅器电路14而变换为矩形波的信号SIGb以及/SIGb，分别输入到晶体管Q13和Q14。
低通滤波器16还具有：分别电连接在电源节点和节点N13以及N14之间的NPN晶体管Q15和Q16、连接在节点N13以及N14和接地节点之间的电流源S10以及S11。晶体管Q15和Q16的基极分别与节点N9和N10相连。
响应通过输入限幅器电路14而变换为矩形波的信号SIGb以及/SIGb的电压，晶体管Q13以及Q14导通/截止，节点N9以及N10的电压电平变化。此时，节点N9和N10的电压电平通过由电阻元件R7、R8、R9中的至少一个以及电容C1所形成的低通滤波器而上升或下降。为此，响应通过输入限幅器电路14的信号SIGb以及/SIGb的矩形波形状的电压电平的变化，将节点N9以及N10的电压电平钝化变为正弦波形状。
由于节点N9和N10与由电源电压Vcc驱动的晶体管Q15以及Q16的基极相连，因此，在节点N13以及N14上，将通过限幅器电路的信号SIGb以及/SIGb的相位保持原样，输出上升沿以及下降沿被钝化了的模拟信号。
即使响应通过输入限幅器电路14的信号SIGa以及/SIGa来设置低通滤波器16，也可以采用同样的结构。
再参照图5，在相位差校正电路21中，即使通过输入限幅器电路14以及低通滤波器16在移相电路10的输出中产生振幅误差的情况下，也可以将各信号振幅调整为相同，然后将其输入到加法电路12。因此，可以将π/2移相器的输出信号之间的相位差正确设定为π/2。
此外，通过采用图4D所示的电路结构来作为加法电路12，在加法电路12中具有低通滤波器的功能，从而可以省去单独的低通滤波器16的设置。
(实施例3)
根据本发明实施例3的π/2移相器包含图8所示的相位差校正电路31以替代图2中所示的相位差校正电路11。
参照图8，相位差校正电路31具有图5中所述的振幅调整电路13、加法电路22、用于使加法电路的输出信号的振幅一致的输出限幅器电路18。
与图5中的情况相同，分别根据移相电路10输出的SIGb、/SIGb以及SIGa、/SIGa来设置输入限幅器电路14以及低通滤波器16。
参照图9，加法电路22提供如图4A所示的加法电路12的结构，还具有信号缓冲器23。
信号缓冲器23具有包含了分别与节点No1、No2、No3、No4相连的基极的晶体管Q17、Q18、Q19、Q20。晶体管Q17-Q20分别通过电流源S12-S15连接在电源节点和接地节点之间。
晶体管Q17-Q20分别将在节点No1-No4上生成的输出信号SIGa、/SIGa、SIGb、/SIGb增幅，然后传送给后面的输出限幅器电路18。考虑到后级设置的输出限幅器电路18，加法电路22中，提供了图4中所示的加法电路所具有的求和计算功能，还具备了将通过求和计算所获得的输出信号增幅的功能。
此外，除了如图9所示的结构之外，还可以将如图4B-图4D中所示的加法电路12的电路结构和信号缓冲器23组合来构造加法电路22。
在图10中，代表性地示出了对应于加法电路22输出信号中的输出信号SIGOa、/SIGOa的输出限幅器电路18的结构。
参照图10，输出限幅器18除了提供与输入限幅器电路14相同的结构，还具有振幅调整器19。
振幅调整器19具有：分别连接在电源节点和节点N9以及N20之间的电阻元件R10以及R11、分别连接在节点N19以及N20和节点N21之间的NPN晶体管Q21以及Q22、连接在节点N21和接地节点之间的电流源S16。晶体管Q21以及Q22的基极分别连接节点N7以及N8。
将振幅调整器19设置为能使输出限幅器电路18的输出信号之间的振幅差比较小。因此，利用与输入限幅器电路14相同的结构，在分别向节点N7以及N8输出的信号之间的振幅差非常小的情况中，可以省去振幅调整器19。
通过这样的结构，对于节点N19和N20而言，可以保持来自加法电路22的输出信号SIGOa以及/SIGOa的相位，并输出振幅相同的信号。
即使对应来自加法电路22的输出信号SIGOb以及/SIGOb的输出限幅器电路，也可以采用相同的结构。
通过这样的结构，对于通过输出限幅器电路18的输出信号SIGOa、SIGOb、/SIGOa、/SIGOb，可以将其相应信号之间的相位差设定为π/2，并变为振幅相同的信号。
由此，在根据本发明第3实施例的π/2移相器的后级设置的电路例如正交调制器中，向双平衡混频器3a和3b输入的输入振幅是一定的，解调时可以确保高图像分量的抑制比。
(实施例4)
参照图11，根据本发明第4实施例的π/2移相器包含数字移相器电路15、相位差校正电路41。
数字移相器电路15不是使用在现有技术中所述的RC元件的模拟型移相电路，而是采用触发器的数字移相器电路。
参照图12，数字移相器电路15包含D型触发器17a以及17b。D型触发器17b响应时钟信号CLK的上升沿而工作，D型触发器17a响应时钟信号CLK的下降沿而工作。
D型触发器17a的Q端子以及/Q端子分别输出信号SIGa以及/SIGa。信号/SIGa从D型触发器17b的D端子输入。D型触发器17b的Q端子以及/Q端子分别输出信号SIGb以及/SIGb。由此将时钟信号CLK分频以反映信号SIGa、SIGb、/SIGa、/SIGb。
参照图13，信号SIGa、SIGb、/SIGa、/SIGb的周期T0变为时钟信号CLK周期的2倍。响应时钟信号CLK的上升沿，将D型触发器17b的D端子即信号/SIGa的信号电平反映为信号SIGb。此后，响应经过时钟信号CLK的1/2周期即TO/4后的时钟信号CLK的下降沿，信号SIGb的信号电平反映为SIGa的信号电平。
因此，将信号SIGa与信号SIGb相比，时钟信号CLK的1/2周期处其相位延迟。由于该相位延迟由TO/4表示，信号SIGa以及信号SIGb之间相位差变为π/2。作为信号SIGa以及信号SIGb的反向信号的/SIGa以及/SIGb也从数字移相电路15输出。
然而，由于受到形成触发器的晶体管的导通以及截止时间偏差的影响，输出数字信号之间的相位差不一定能正确地设定为π/2。这种影响对于信号周期短的高频段工作时容易特别明显。
此外，数字移相器15的结构也不必限定为如图12所示的结构，可以采用能够以数字信号形式获得同样输出信号的任意电路结构。
再次参照图11，相位差校正电路41具有低通滤波器16、加法电路22、输出限幅器电路18。
低通滤波器16将数字移相器输出的矩形波形状的数字信号组的上升沿以及下降沿钝化为正弦波形状。
通过加法电路22对计算低通滤波器16的输出进行求和。加法电路22的输出信号SIGa、SIGb、/SIGa、/SIGb通过输出限幅器电路18，其振幅变为一致。其结果，将π/2移相器的输出信号SIGOa以及SIGOb的相位差设定为π/2，并且两者振幅相同。其反向信号/SIGOa以及/SIGOb也是这样。
这样，如果在用于根据输入信号输出相位差不同的信号的初级移相电路中使用数字型移相器，则不用设置输入限幅器电路，使加法电路22的输入信号组振幅一致，从而可以将输出信号间的相位差正确地设定为π/2。为此，可以使为了获得正确的π/2相位差的电路结构变得比较简单。
此外，从实施例2到4中，多段设置输入限幅器电路14以及输出限幅器电路18，可以将振幅调整得更为精确。
另外，在加法电路12、22、输入限幅器电路14、低通滤波器16以及输出限幅器电路18中使用的晶体管元件，不局限于NPN晶体管，也可以使用PNP晶体管或者场效应晶体管来构成。
要注意，这里公开的实施例所有部分是以例子示出的而不是限制性的。本发明的范围不是如上所述，而是如权利要求的范围所示，与权利要求的范围相同的含义以及范围内的所有变型都包含在其中。
实用性
根据本发明的π/2移相器适用于在数字移动通信终端中所使用的正交调制器。

Claims (9)

1.一种π/2移相器，具有移相电路(10，15)，该移相电路用于接收输入信号(SIGIN)以及反向输入信号(/SINGIN)，生成等振幅的、彼此相位不同的第1以及第2中间信号(SIGa，SIGb)，
所述移相电路(10，15)还生成将所述第1和第2中间信号的相位反向的第1和第2中间反向信号(/SIGa，/SIGb)，
π/2移相器还包括相位差校正电路(11，21，31)，用于接收所述移相电路(10，15)生成的第1以及第2中间信号(SIGa，SIGb)、所述第1和第2中间反向信号(/SIGa，/SIGb)，并输出彼此之间相位相差π/2的信号组，
所述相位差校正电路(11，21，31，41)包含一个计算电路(12，22)，该计算电路输出根据在所述第1中间信号(SIGa)和所述第2中间信号(SIGb)之间进行的第一加法运算(SIGa+SIGb)所获得的第1输出信号(SIGOa)，以及根据在所述第1中间信号(SIGa)和第2中间信号的反向信号(/SIGb)之间进行的第2加法运算(SIGa+/SIGb)所获得的第2输出信号(SIGOb)。
2.如权利要求1所述的π/2移相器，所述加法电路(12，22)还输出根据在所述第1中间反向信号(/SIGa)以及所述第2中间反向信号(/SIGb)之间进行的第3加法运算(/SIGa+/SIGb)所获得的第3输出信号(/SIGOa)，以及根据在所述第1中间反向信号(/SIGa)和第2中间信号(SIGb)之间进行的第4加法运算(/SIGa+SIGb)所获得的第4输出信号(SIGb)。
3.如权利要求1所述的π/2移相器，所述移相电路(10)将第1以及第2中间信号(SIGa，SIGb)、第1和第2中间信号的反向信号(/SIGa，/SIGb)作为模拟信号输出，
所述相位差校正电路(21)还包括用于使来自所述移相电路(10)的第1和第2中间信号(SIGa，SIGb)、第1和第2中间反向信号(/SIGa，/SIGb)的各个振幅一致的第1振幅调整电路(13)，
所述加法电路(12，22)基于通过所述第1振幅调整电路(13)的所述第1以及第2中间信号(SIGa，SIGb)和第1以及第2中间信号的反向信号(/SIGa，/SIGb)，来执行所述第1和第2加法运算。
4.如权利要求3所述的π/2移相器，所述第1振幅调整电路(13)包含限幅电路(14)和能使所述限幅电路(14)输出的所述多个矩形波信号通过的低通滤波器(16)，该限幅电路(14)将来自所述移相电路(10)的所述第1以及第2中间信号(SIGa，SIGb)和所述第1和第2中间反向信号(/SIGa，/SIGb)分别变换为具有相同振幅的多个矩形波信号。
5.如权利要求3所述的π/2移相器，所述相位差校正电路(21)还包含用于使来自所述加法电路(12，22)的所述第1和第2输出信号(SIGOa，SIGOb)振幅一致的第2振幅调整电路(18)。
6.如权利要求1所述的π/2移相器，所述移相电路(15)将第1和第2中间信号(SIGa，SIGb)、所述第1和第2中间反向信号(/SIGa，/SIGb)作为数字信号输出，
所述相位差校正电路(41)还包括能使数字形式的第1和第2中间信号(SIGa，SIGb)、第1和第2中间反向信号(/SIGa，/SIGb)通过的低通滤波器(16)，
所述加法电路(12，22)基于通过所述低通滤波器的第1以及第2中间信号(SIGa，SIGb)和第1以及第2中间反向信号(/SIGa，/SIGb)，来执行所述第1和第2加法运算。
7.如权利要求6所述的π/2移相器，所述相位差校正电路(41)还包含用于使来自所述加法电路(12，22)的所述第1和第2输出信号(SIGOa，SIGOb)振幅一致的第2振幅调整电路(18)。
8.如权利要求1所述的π/2移相器，所述相位差校正电路(41)还包含用于使来自所述加法电路(12，22)的所述第1和第2输出信号(SIGOa，SIGOb)振幅一致的第2振幅调整电路(18)。
9.如权利要求8所述的π/2移相器，所述加法电路(22)具有将所述第1和第2输出信号(SIGOa，SIGOb)增幅并输出的缓冲器电路(23)。
CN00814527A 2000-08-21 2000-08-21 π/2移相器 Pending CN1379928A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/005578 WO2002017485A1 (fr) 2000-08-21 2000-08-21 Compensateur de phase $g(p)/2

Publications (1)

Publication Number Publication Date
CN1379928A true CN1379928A (zh) 2002-11-13

Family

ID=11736376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00814527A Pending CN1379928A (zh) 2000-08-21 2000-08-21 π/2移相器

Country Status (6)

Country Link
US (1) US6815993B1 (zh)
EP (1) EP1317065A1 (zh)
JP (1) JP3933575B2 (zh)
KR (1) KR20020040903A (zh)
CN (1) CN1379928A (zh)
WO (1) WO2002017485A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910826B (zh) * 2004-03-04 2010-06-09 松下电器产业株式会社 分频电路和使用其的多模式无线电设备
CN102832905A (zh) * 2012-08-31 2012-12-19 华为技术有限公司 移相器和移相方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006239A1 (ja) * 2004-07-14 2006-01-19 Fujitsu Limited 移相回路及び位相補正方法
JP2006086857A (ja) * 2004-09-16 2006-03-30 Matsushita Electric Ind Co Ltd 移相装置
KR100652809B1 (ko) * 2005-11-03 2006-12-04 삼성전자주식회사 가변 저항 및 가변 용량을 이용한 광대역 다상 필터
US7587187B2 (en) 2006-06-29 2009-09-08 Itt Manufacturing Enterprises, Inc. Ultra wide band, differential input/output, high frequency active mixer in an integrated circuit
US20080111607A1 (en) * 2006-11-10 2008-05-15 Hart Robert T Amplitude-linear differential phase shift circuit
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
KR101043217B1 (ko) * 2009-04-14 2011-06-21 (주)드림셰프 누룽지 구이팬
EP2432075B1 (en) * 2009-05-14 2018-11-14 Nec Corporation Phase shifter, wireless communication apparatus, and phase shift control method
FR2969426B1 (fr) * 2010-12-15 2013-08-30 St Microelectronics Sa Circuit de dephasage
JP2013118554A (ja) * 2011-12-05 2013-06-13 Nippon Telegr & Teleph Corp <Ntt> 位相変調器
JP2013118555A (ja) * 2011-12-05 2013-06-13 Nippon Telegr & Teleph Corp <Ntt> 制御回路および位相変調器
US10951202B2 (en) * 2018-07-20 2021-03-16 Futurewei Technologies, Inc. Method and apparatus for RC/CR phase error calibration of measurement receiver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109313A (ja) * 1983-11-17 1985-06-14 Mitsubishi Electric Corp 中間周波処理用半導体集積回路
US4868428A (en) * 1987-02-20 1989-09-19 Cooper J Carl Apparatus for shifting the frequency of complex signals
EP0431201B1 (en) * 1989-06-30 1995-12-13 Nippon Telegraph And Telephone Corporation Linear transmitter
JP3102187B2 (ja) 1993-02-23 2000-10-23 松下電器産業株式会社 直交変調器
EP0613264B1 (en) * 1993-02-26 2003-10-22 Nippon Telegraph And Telephone Corporation Group modulator
JPH06283966A (ja) 1993-03-30 1994-10-07 Toshiba Corp π／２位相制御回路
JPH07303028A (ja) * 1994-05-09 1995-11-14 Hitachi Ltd ９０度移相回路
JPH10313231A (ja) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp π／２移相器及びπ／２移相器用位相補正回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910826B (zh) * 2004-03-04 2010-06-09 松下电器产业株式会社 分频电路和使用其的多模式无线电设备
US7816953B2 (en) 2004-03-04 2010-10-19 Panasonic Corporation Frequency dividing circuit and multimode radio device using the same
CN102832905A (zh) * 2012-08-31 2012-12-19 华为技术有限公司 移相器和移相方法
CN102832905B (zh) * 2012-08-31 2016-06-08 华为技术有限公司 移相器和移相方法

Also Published As

Publication number Publication date
JP3933575B2 (ja) 2007-06-20
WO2002017485A1 (fr) 2002-02-28
KR20020040903A (ko) 2002-05-30
EP1317065A1 (en) 2003-06-04
US6815993B1 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
CN1379928A (zh) π/2移相器
CN1169296C (zh) Pll电路和使用该电路的无线通信终端机
CN1246992C (zh) 半导体集成电路
CN1298110C (zh) 低通滤波电路、反馈系统及半导体集成电路
CN1058589C (zh) 一种双超外差接收机及其检测电路
CN1909388A (zh) 放大器、使用该放大器的滤波器、以及无线电通信设备
CN1187894C (zh) 多级放大器
CN1614877A (zh) 射频混合器装置
CN1480814A (zh) 多相时钟发生电路
CN1487671A (zh) 锁相环时钟生成电路和时钟生成方法
CN1645741A (zh) 低噪声差动偏置电路以及差动信号处理装置
JP2004088784A (ja) 差動相補形ｃｍｏｓラッチおよび同一型式を使用したディジタル直交局部発振器
CN1565076A (zh) 多相位压控振荡器
CN1801604A (zh) 信号处理电路和使用该信号处理电路的通信设备
CN1130773C (zh) 函数发生电路
CN1489824A (zh) 振荡器、传输电路和无线电装置
CN1189011A (zh) 直流偏移消除电路和利用该电路的方法
CN1200383C (zh) 模拟乘法电路和可变增益放大电路
CN1255935C (zh) 产生具有相互90°相差的两个信号
CN100345378C (zh) 调频电路
CN1209700A (zh) 包括一个小电路和一个小消耗功率的解调设备
CN1126249C (zh) 有源滤波器电路
CN1442986A (zh) I/q解调器及其i/q信号抽样方法
CN1232029C (zh) Fm检波电路
CN1348253A (zh) 表面声波器件和用于它的压电基片

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication