CN1378242A - 闪存中浮置栅极的制造方法 - Google Patents
闪存中浮置栅极的制造方法 Download PDFInfo
- Publication number
- CN1378242A CN1378242A CN 01109538 CN01109538A CN1378242A CN 1378242 A CN1378242 A CN 1378242A CN 01109538 CN01109538 CN 01109538 CN 01109538 A CN01109538 A CN 01109538A CN 1378242 A CN1378242 A CN 1378242A
- Authority
- CN
- China
- Prior art keywords
- clearance wall
- silicon nitride
- floating grid
- layer
- resilient coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种闪存中浮置栅极的制作方法,提供一基底,在基底上形成闸氧化层、多晶硅层与氮化硅层,接着定义出栅极的位置,并将栅极上方的氮化硅层移除,之后将暴露出的多晶硅层氧化以形成浮置闸氧化层,接着形成缓冲层覆盖于氮化硅层与浮置闸氧化层上,再形成第一间隙壁于缓冲层的侧壁,之后再形成第二间隙壁,并以第二间隙壁为罩幕将未受第二间隙壁覆盖的浮置闸氧化层移除,接着再将多晶硅层与浮置闸氧化层上方的缓冲层、第一间隙壁与第二间隙壁剥除,最后将未受浮置闸氧化层覆盖的多晶硅层移除,即完成浮置栅极的制作。
Description
本发明是关于一种闪存的制作方法，特别是关于一种闪存中浮置栅极的制作方法。
非挥发性内存已应用在各种电子组件的使用上，如储存结构资料、程序资料及其它可以重复存取的资料。而在可程序非挥发内存上，最近更是强调可电除且可编程只读存储器(EEPROMs)，其为个人计算机中与电子设备所广泛采用的内存组件。传统的可电除且可编程只读存储器系以浮置闸(floating gate)晶体管结构来完成，其具有可写入、可抹除和可保存数据的优点，但也有存取速度较慢的缺点。然而，近来发展的闪存结构的可电除且可编程只读存储器，已具有较快的存取速度。
一般闪存的快闪记忆单元具有两个栅极结构，一为浮置栅极，另一为控制栅极。浮置栅极用来储存电荷，控制栅极则用来控制资料存取，其中控制栅极则通常与字符线相接，而浮置栅极位于控制栅极下方，其通常处于浮置状态，并没有与任何线路相接，而由控制栅极形成的位置可以大致分为堆栈式与分离式栅极两种。
公知分离式栅极闪存的信道包括两个部分，一为控制栅极信道，一为浮置栅极信道，通过两者控制此记忆单元的开关状态。分离式栅极闪存中的控制栅极仅部分覆盖于浮置栅极上，由于控制栅极与浮置栅极之间存在一耦合系数(coupling ratio，αCF)，为了增加控制栅极与浮置栅极之间的耦合系数，同时避免对准确度的误差导致未受浮置栅极涵盖的主动区在控制栅极形成之后，形成源极、漏极之间的导通，因此通常浮置栅极的两侧会覆盖住部分的隔离区域，以增加之间的耦合系数，并确保主动区域被浮置栅极完全覆盖住。
图1至图7是公知闪存中浮置栅极的制作流程图。首先请先参照图1，提供一基底100，在此基底100上的主动区域中形成一层闸氧化层104，再于闸氧化层104上形成一层已经过掺杂的多晶硅层106以作为浮置栅极的材料，在形成多晶硅层106之后，接着形成一层第一氮化硅层108覆盖于多晶硅层106上，若要得到宽度为3000的浮置栅极，则第一氮化硅层108的厚度需略大于3000，最后再以一图案化的光阻110覆盖于第一氮化硅层108上，以定义出浮置栅极的位置。
接着请参照图2，此基底100具有浅沟道隔离结构102，用以定义出主动区域。而在定义出浮置栅极的位置之后，将未受光阻110覆盖的第一氮化硅层108移除至暴露多晶硅层106为止，接着将暴露出的多晶硅层106氧化，以形成浮置闸氧化层112，由于两侧靠近第一氮化硅层108的多晶硅层106的氧化作用，会被第一氮化硅层108抑制，因此所形成的浮置闸氧化层112在边缘会呈现鸟嘴的形状。
接着请参照图3，接着沉积氮化硅层覆盖于第一氮化硅层108与浮置闸氧化层112上，再进行此氮化硅层的回蚀刻至暴露出氮化硅层108为止，以第一氮化硅层108的侧壁与浮置闸氧化层112之间形成第一间隙壁114，由于回蚀刻的关系，第一间隙壁114仅覆盖住部分浮置闸氧化层112，两侧被第一间隙壁114所覆盖的部分即为浮置栅极的宽度，之后再以第一间隙壁114为罩幕，将未受第一间隙壁114覆盖的浮置闸氧化层112移除至暴露出多晶硅层106为止，而将浮置闸氧化层112分为两个部分。
接着请参照图4及图5，在将浮置闸氧化层112分为两个部分之后，将第一氮化硅层108与第一间隙壁114移除至暴露出其下的多晶硅层106与浮置闸氧化层112为止，接着形成一层第二氮化硅层116覆盖于多晶硅层106与浮置闸氧化层112上，再以一层图案化的光阻层覆盖于第二氮化硅层116上，并将未受光阻覆盖的第二氮化硅层116移除，所形成的第二氮化硅层116的形状与位置如图4所示，最后再将光阻剥除。
接着请参照图5，沉积氮化硅层覆盖于第二氮化硅层116与浮置闸氧化层112上，再进行此氮化硅层的回蚀刻至暴露出第二氮化硅层116与浮置闸氧化层112为止，以第二氮化硅层116的侧壁与浮置闸氧化层112的侧壁上形成第二间隙壁118a与108b，其中第二间隙壁118a形成于第二氮化硅层116的侧壁上，而第二间隙壁108b形成于浮置闸氧化层112内侧的侧壁上，如图5中所示。
上述形成第二氮化硅层116的厚度与位置，将会直接影响到所形成的第二间隙壁118a是否能够涵盖住部分的浅沟道隔离区域。而第二间隙壁118a的功能在于能使形成的浮置栅极侧边跨在浅沟道隔离结构102上，以有效避免后续形成的源极、漏极之间的导通。其中，源极、漏极在后续制程将会形成于浅沟道隔离结构102之间的主动区域中，并通过浮置栅极、控制栅极下的信道进行运作。此外，两浮置栅极之间也会因第二间隙壁118a而间隔小的图案尺寸(feature size)，以达到更高的积集度。
最后请参照图6与图7，在形成第二间隙壁118之后，再以第二间隙壁118为罩幕，将未受第二间隙壁118a与108b覆盖的浮置闸氧化层112移除，接着将同为氮化硅材质的第二氮化硅层116与第二间隙壁118a、118b移除，最后再以浮置闸氧化层112为罩幕，将未受浮置闸氧化层112覆盖区域的多晶硅层106移除至暴露出闸氧化层104为止，即完成闪存中浮置栅极的制作。
上述形成于第二氮化硅层116侧壁上的第二间隙壁118a可以保护其下的浮置闸氧化层112不被移除，使得所形成的浮置栅极的侧边会跨在浅沟道隔离102上。而浮置闸氧化层112的侧边跨在浅沟道隔离上，不但可以增加浮置栅极与控制栅极之间接触面积进而增加二者之间的耦合系数，此外还可以避免对准确度(Align Accuracy)的误差，导致未受浮置栅极涵盖的主动区在控制栅极形成之后，形成源极、漏极之间的导通。
公知中形成的浮置闸氧化层的侧边会跨在浅沟道隔离上，虽然可以有效避免源极、漏极之间的导通，但由于形成此种形状的浮置栅极与侧壁之间隙壁的制程过于繁杂，导致制作不易、成本增加。
公知中若要得到宽度为3000的浮置栅极，则第一氮化硅层的厚度需略大于3000，由于第一间隙壁形成于第一氮化硅层的侧壁上，故第一间隙壁的厚度也会大于3000，如此厚的第一间隙壁不但在沉积时会造成微粒污染(particle contamination)，而且在剥除时也会有剥除时间过长的缺点。
本发明提出一种利用缓冲层、第一间隙壁与第二间隙壁的浮置栅极制造方法，以解决上述公知中第一间隙壁过厚的缺点。
本发明提出一种方法，简述如下：
提供一基底，在基底上形成闸氧化层、多晶硅层与氮化硅层，接着定义出栅极的位置，将栅极上方的氮化硅层移除，之后将暴露出的多晶硅层氧化以形成浮置闸氧化层，接着形成缓冲层覆盖于氮化硅层与浮置闸氧化层上，再形成第一间隙壁于缓冲层的侧壁，之后再形成第二间隙壁，并以第二间隙壁为罩幕将未受第二间隙壁覆盖的浮置闸氧化层移除，接着再将多晶硅层与浮置闸氧化层上方的缓冲层、第一间隙壁与第二间隙壁剥除，最后将未受浮置闸氧化层覆盖的多晶硅层移除，即完成闪存中浮置栅极的制作。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图作详细说明：
图面说明：图1至图7是为公知闪存中浮置栅极的制作流程图。图8至图14是依照本发明闪存中浮置栅极之一较佳实施例的制作流程图。附图标记说明：100、200 基底102 浅沟道隔离结构104、204 闸氧化层106、206 多晶硅层108、208 第一氮化硅层110、210 光阻层112、212 浮置闸氧化层114、216 第一间隙壁116 第二氮化硅层118a、118b 第二间隙壁202 隔离区域214 缓冲层218 光阻层220 第二间隙壁
首先请先参照图8，提供一基底200，此基底200具有主动区与隔离区，于此基底200上的主动区域中形成一层闸氧化层204，再于闸氧化层204上形成一层已经过掺杂的多晶硅层206以作为浮置栅极的材料，在形成多晶硅层206之后，接着形成一层第一氮化硅层208覆盖于多晶硅层206上，最后再以一图案化的光阻210覆盖于第一氮化硅层208上，以定义出浮置栅极的位置。
接着参照图9，其中基底200具有隔离区域202例如为浅沟道隔离结构，用以定义出主动区域。在定义出浮置栅极的位置之后，将未受光阻210覆盖的第一氮化硅层208移除至暴露多晶硅层206为止，接着将暴露出的多晶硅层206氧化，以形成浮置闸氧化层212，由于两侧靠近第一氮化硅层208的多晶硅层206的氧化作用，会被第一氮化硅层208抑制，因此所形成的浮置闸氧化层212在边缘处会呈现鸟嘴的形状。
接着请参照图10，接着形成一缓冲层214覆盖于第一氮化硅层208与浮置闸氧化层212上，此缓冲层214的材质例如为多晶硅，接着再形成第一间隙壁216于缓冲层214的侧壁上，此第一间隙壁216形成的方法例如为以低压化学气相沉积(LPCVD)方式形成氮化硅层覆盖于缓冲层214上，接着再进行此氮化硅层的回蚀刻步骤，将形成的氮化硅层移除至暴露出缓冲层214为止，以形成第一间隙壁216。
上述图10中的缓冲层214材质也可以为氮化硅，而第一氮化硅层208的材质也可以为多晶硅，基本上缓冲层214与第一氮化硅层208不为同样材质。
接着请参照图11，在形成第一间隙壁214之后，接着将缓冲层214移除至暴露出第一氮化硅层208与浮置闸氧化层212为止，而在浮置闸氧化层212两侧的上方与第一间隙壁216的下方仍存在部分的缓冲层214。
接着请参照图12，接着以一经图案化的光阻218覆盖于基底200主动区域的上方的第一间隙壁、缓冲层214与第一氮化硅层208上，此光阻218覆盖的面积小于主动区域，且与浅沟道隔离之间有一极小的距离。之后再将未受光阻218覆盖区域(隔离区域与极小部分的主动区域)上方的第一间隙壁216、缓冲层214与第一氮化硅层208移除。
接着请参照图13，接着将光阻218移除，之后再形成第二间隙壁220于第一间隙壁216、缓冲层214与第一氮化硅层208的侧壁上，第二间隙壁220形成的方法例如为以低压化学气相沉积(LPCVD)方式形成氮化硅层覆盖于第一间隙壁216、缓冲层214与第一氮化硅层208上，接着再进行此氮化硅层的回蚀刻步骤，将形成的氮化硅层移除至暴露出浮置闸氧化层212与第一氮化硅层208为止，以形成第二间隙壁220，在形成第二间隙壁220以后，以第二间隙壁220为罩幕，将未受第二间隙壁220覆盖的浮置闸氧化层212移除至暴露出多晶硅层206为止。
上述第二间隙壁220形成的目的，与公知中第一间隙壁114、第二间隙壁118a的功用相同，不过第二间隙壁220可以同时达到公知中第一间隙壁114与第二间隙壁118a的作用，其中公知第二间隙壁118a的功能在于能使形成的浮置栅极侧边跨在浅沟道隔离上，可以有效避免源极、漏极之间的导通，同时两浮置栅极之间也会因公知第二间隙壁118a而具有小于图案尺寸之间隔，以达到更高的积极度，而本发明中的第二间隙壁220也此功效。
最后请参照图14，接着依序将浮置闸氧化层212与多晶硅层206上方的第二间隙壁220、第一氮化硅层208、缓冲层214剥除，最后再将未受浮置闸氧化层216覆盖的多晶硅层206移除至暴露出闸氧化层204为止，即完成闪存中浮置栅极的制作。
本发明的特征为利用缓冲层的观念将公知中定义浮置栅极宽度之间隙壁厚度降低，以降低公知中间隙壁在沉积时会造成微粒污染与间隙壁剥除时间过长的缺点。
本发明中第二间隙壁220形成的目的，与公知中第一间隙壁114、第二间隙壁118a的功用相同，能够使两浮置栅极之间具有小于图案尺寸之间隔，以提高积极度。不过本发明中的第二间隙壁220可以同时达到与公知中第一间隙壁114与第二间隙壁118a相同的作用，降低了制程的复杂程度。
本发明利用缓冲层、第一间隙壁与第二间隙壁，可以有效解决公知第一间隙壁过厚的缺点，同时也有效的改善了制程的复杂程度。
虽然本发明已以一较佳实施例揭示，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书范围所界定为准。
Claims (14)
1、一种闪存中浮置栅极的制作方法，其特征在于：其至少包括：
提供一基底，基底上具有一主动区域与一隔离区域；
形成一穿隧氧化层、一多晶硅层及一氮化硅层于基底上；
定义一开口位置，将开口位置上的氮化硅层移除，并将暴露的多晶硅层氧化，以形成一浮置闸氧化层；
于基底上形成一缓冲层；
于缓冲层的侧壁形成第一间隙壁，并将未受第一间隙壁的缓冲层移除；
将主动区域上方以外的第一间隙壁、缓冲层与氮化硅层移除；
形成第二间隙壁于第一间隙壁、缓冲层与氮化硅层的侧壁；
将未受第二间隙壁覆盖的浮置栅极氧化层移除；
将第二间隙壁与缓冲层移除；以及
将未受浮置栅极氧化层覆盖的多晶硅层移除，以形成一浮置栅极。
2、根据权利要求1所述的闪存中浮置栅极的制作方法，其特征在于：其中缓冲层的材质包括多晶硅。
3、根据权利要求1所述的闪存中浮置栅极的制作方法，其特征在于：其中缓冲层的材质包括氮化硅。
4、根据权利要求1所述的闪存中浮置栅极的制作方法，其特征在于：其中第一间隙壁的材质包括氮化硅。
5、根据权利要求1所述的闪存中浮置栅极的制作方法，其特征在于：其中第二间隙壁的材质包括氮化硅。
6、根据权利要求1所述的闪存中浮置栅极的制作方法，其中缓冲层的厚度低于3000。
7、根据权利要求1所述的闪存中浮置栅极的制作方法，其中第一间隙壁的厚度低于3000。
8、一种闪存中浮置栅极的制作方法，其特征在于：其至少包括：
提供一基底；
形成一穿隧氧化层、一多晶硅层及一氮化硅层于基底上；
定义一浮置栅极的位置；
将浮置栅极位置上的氮化硅层移除至暴露出多晶硅层，并将暴露的多晶硅层氧化，以形成一浮置闸氧化层；
于基底上形成一缓冲层；
于缓冲层的侧壁形成第一间隙壁，并将未受第一间隙壁的缓冲层移除；
将基底上的主动区域上方以外的第一间隙壁、缓冲层与氮化硅层移除；
形成第二间隙壁于第一间隙壁、缓冲层与氮化硅层的侧壁，以定义出浮置栅极所涵盖的范围；
将未受第二间隙壁覆盖的浮置栅极氧化层移除；以及
将第二间隙壁、缓冲层移除与未受浮置栅极氧化层覆盖的多晶硅层移除，以形成一浮置栅极。
9、根据权利要求8所述的闪存中浮置栅极的制作方法，其特征在于：其中缓冲层的材质包括多晶硅。
10、根据权利要求8所述的闪存中浮置栅极的制作方法，其特征在于：其中缓冲层的材质包括氮化硅。
11、根据权利要求8所述的闪存中浮置栅极的制作方法，其特征在于：其中第一间隙壁的材质包括氮化硅。
12、根据权利要求8所述的闪存中浮置栅极的制作方法，其特征在于：其中第二间隙壁的材质包括氮化硅。
13、根据权利要求8所述的闪存栅极的制作方法，其特征在于：其中缓冲层的厚度低于3000。
14、根据权利要求8所述的闪存中浮置栅极的制作方法，其特征在于：其中第一间隙壁的厚度低于3000。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01109538 CN1224080C (zh) | 2001-03-30 | 2001-03-30 | 闪存中浮置栅极的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01109538 CN1224080C (zh) | 2001-03-30 | 2001-03-30 | 闪存中浮置栅极的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1378242A true CN1378242A (zh) | 2002-11-06 |
| CN1224080C CN1224080C (zh) | 2005-10-19 |
Family
ID=4657985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01109538 Expired - Fee Related CN1224080C (zh) | 2001-03-30 | 2001-03-30 | 闪存中浮置栅极的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1224080C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407376C (zh) * | 2005-06-13 | 2008-07-30 | 海力士半导体有限公司 | 制造闪存器件的浮置栅的方法 |
| CN103050380A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN103066025B (zh) * | 2012-12-26 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 分离栅闪存之顶部源线耦合的方法 |
-
2001
- 2001-03-30 CN CN 01109538 patent/CN1224080C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407376C (zh) * | 2005-06-13 | 2008-07-30 | 海力士半导体有限公司 | 制造闪存器件的浮置栅的方法 |
| CN103050380A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN103050380B (zh) * | 2012-12-20 | 2016-09-07 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN103066025B (zh) * | 2012-12-26 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 分离栅闪存之顶部源线耦合的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1224080C (zh) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998290A (en) | Method to protect gate stack material during source/drain reoxidation | |
| KR0150048B1 (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR100607785B1 (ko) | 스플릿 게이트 플래시 이이피롬의 제조방법 | |
| US6284637B1 (en) | Method to fabricate a floating gate with a sloping sidewall for a flash memory | |
| KR960036092A (ko) | 불휘발성 메모리 제조방법 | |
| KR100271566B1 (ko) | 반도체장치의제조방법 | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| US6235585B1 (en) | Method for fabricating flash memory device and peripheral area | |
| CN1277302C (zh) | 改善微笑效应的浅沟槽隔离结构的制造方法 | |
| US6468862B1 (en) | High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate | |
| CN1224080C (zh) | 闪存中浮置栅极的制作方法 | |
| CN1201388C (zh) | 快闪存储器的制造方法 | |
| US6297099B1 (en) | Method to free control tunneling oxide thickness on poly tip of flash | |
| US7445999B2 (en) | Fabricating method of a flash memory cell | |
| US20030197219A1 (en) | Flash memory device and fabricating method therefor | |
| CN1153275C (zh) | 改善分离栅极式闪存氧化层品质的方法 | |
| CN1157771C (zh) | 局部形成硅化金属层的方法 | |
| US6228723B1 (en) | Method for forming split gate non-volatile memory cells without forming a conductive layer on a boundary region between a memory cell array and peripheral logic | |
| KR100358046B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR950013387B1 (ko) | 반도체 기억장치 및 그의 제조방법 | |
| CN100341138C (zh) | 闪存的制造方法 | |
| KR19980053429A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20020095689A (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR940011733B1 (ko) | 반도체장치의 접촉창 형성방법 | |
| CN1349250A (zh) | 以镶嵌工艺形成栅极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051019 |