CN1374636A - 用于液晶显示器的帧速率乘法器 - Google Patents

用于液晶显示器的帧速率乘法器 Download PDF

Info

Publication number
CN1374636A
CN1374636A CN02107156A CN02107156A CN1374636A CN 1374636 A CN1374636 A CN 1374636A CN 02107156 A CN02107156 A CN 02107156A CN 02107156 A CN02107156 A CN 02107156A CN 1374636 A CN1374636 A CN 1374636A
Authority
CN
China
Prior art keywords
video signal
frame rate
memory
line
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02107156A
Other languages
English (en)
Other versions
CN1307607C (zh
Inventor
唐纳德·H·威利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1374636A publication Critical patent/CN1374636A/zh
Application granted granted Critical
Publication of CN1307607C publication Critical patent/CN1307607C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种用于倍乘具有线速率fHin和帧速率fHin的输入视频信号的帧速率的方法,包括这些步骤:通过恰好足够的存储器传播输入视频信号,以延迟输入视频信号以1/fVin个帧周期;将经延迟视频信号加速到比fHin快的第二线速率;每次一线,顺序地提供经加速的视频信号和经延迟的加速视频信号;并且,将顺序提供的线以较快的线速率写入液晶显示器,由此在每个帧周期内至少一些线被多次写入。相应的设备包括:部分帧存储器;两个加速存储器;多路复用器;以及,时钟源和控制信号。

Description

用于液晶显示器的帧速率乘法器
                         技术领域
本发明装置涉及LCOS(硅液晶)和/或LCD(液晶显示器)视频显示系统领域，两者既可以是反射型又可以是传输型。
                         背景技术
可以认为硅液晶(LCOS)是形成于硅晶片的一个大液晶。将该硅液晶分为超小板电极(tiny plate electrode)的递增阵列。液晶的超小递增区受到由每个超小板和共用板生成的电场的影响。每个这样的小板和对应的液晶区被一起称为成象器的单元。每个单元对应一个单独可控的象素。将共用板电极布置在液晶的其它边上。每个单元，或象素，保持以相同的强度发光，直到输入信号改变为止，由此充当一个采样并保持。与阴极射线管中磷光体一样，该象素不衰减。每组共用和可变板电极形成一个成象器。对于一种颜色提供一个成象器，因此，为红、绿、蓝每种颜色各提供一个成象器。
一般地，响应于给定的输入图象，通过首先发送一正常帧(正图象)和接着发送一逆反的帧(负图象)，利用帧加倍信号驱动LCOS显示器的成象器，以避免30赫兹闪烁。正图象和负图象的生成确保每个象素将随着正电场与负电场交替地被写入。合成的驱动场具有零直流分量，该零直流分量是避免该图象闪烁和最终避免成象器的永久退化所必需的。已经确定，人眼对由这些正图象和负图象产生的象素的亮度平均值会作出反应。
将驱动电压提供到LCOS阵列的每个边上的板电极。在目前优选的、本发明装置附属于其中的LCOS系统中，共用板总是带有约8伏的电压。该电压可以调整。在超小板阵列中的其它板都以两个电压范围进行操作。对于正图象，电压在0伏和8伏之间变化。对于负图象，电压在8伏和16伏之间变化。
将光提供到成象器、并且由此提供到该成象器的每个单元，该光是场偏振的。响应通过板电极施加到单元的电场的均方根(RMS)值，每个液晶单元旋转输入光的偏振。一般地说，该单元对所施加的电场的(正或负)极性不敏感。相反地，每个象素的单元的亮度一般地仅是照射在该单元上的光的偏振的旋转的函数。但是作为特例，据发现，对于相同偏振旋转的光，亮度能够在正电场和负电场之间作某种变化。这样的亮度变化可以在所显示图象中引起不期望的闪烁。
在该实施例中，对于正图象或负图象，当驱动该单元的电场接近零电场强度时，对应8伏，较接近的每个单元成为白色，在条件上对应于满。其它系统也是可能的，例如其中共用电压设置为0伏。应该理解，这里所提出的本发明装置可应用于所有这样的正和负电场LCOS成象器驱动系统。
当施加到超小板电极的可变电压低于施加到共用板电极的电压时，这些图象被定义为正图象，因为超小板电极的电压越高，则该象素越亮。反之，当施加到超小板电极的可变电压高于施加到共用板电极的电压时，这些图象被定义为负图象，因为超小板电极的电压越高，则该象素越暗。图象的正或负极的指定不应该与用以区分在隔行扫描视频格式中的电场类型的术语相混淆。
在LCOS的现有技术状态中，要求将称之为VITO的共用模式电极电压精确调整到驱动LCOS的正和负电场之间。下标ITO表示氧化锡铟材料。为了将闪烁减至最小，也是为了防止公知的图象粘连(image sticking)的现象，平衡调整(average balance)是必需的。
在下列描述中，术语fHin在此用于表示输入视频信号的水平扫描频率。术语fVin用于表示输入视频信号的垂直扫描频率。在标准清晰度隔行扫描NTSC(美国国家电视系统委员会)制式中，fHin可以是15750赫兹(1fH)或31500赫兹(2fH)。一般地，对于NTSC，fVin是60赫兹；对于PAL(逐行倒相制)，fVin是50赫兹。ATSC已经定义高清晰度格式。术语480p表示在每个顺序(非隔行扫描)帧中具有480线视频的视频信号。一个720p视频信号在每一帧中具有720线视频。术语1080i表示在顶场和底场中具有1080隔行扫描水平线的视频信号，每一个场具有540水平线。根据惯例，术语720i表示每一帧720线隔行扫描视频；以及术语1080p表示在每一帧中有1080线的顺序的水平线。一般地，这样的高清晰度系统具有fHin≥2fH。
这里字母n用于表示fHin或2fVin的倍数。例如假定480p输入视频信号以倍数n＝2进行加速。由于fHin＝2fH，所以水平扫描频率加倍到4fH。例如假定同样的480p输入视频信号经受1/n帧延迟，其中也是n＝2。由于480p输入视频信号具有fVin＝60赫兹，所以该延迟是1/120秒。该倍数n不一定是整数。如果fHin＝2.14fH，并且n＝2，则视频信号加速到4.28fH。例如720p视频信号具有fHin＝3fH。如果fHin＝3fH，并且n＝2，则视频信号加速到6fH。
为了避免看得见的闪烁，通常利用较高的垂直扫描频率、或帧速率，去抑制闪烁。例如在NTSC制式中，如果n＝2，则60赫兹的帧速率加倍到120赫兹的帧速率。在PAL制式中，50赫兹场速率加倍到100赫兹的场速率。但是，较高的帧速率或场速率使对共用模式电极电压进行调整变得更困难，因为该闪烁是人眼不可见的。没有特殊的仪器，操作者不能进行所需的调整。
较快的帧速率要求帧速率倍加器，即，能引起每个图象在输入视频信号的每个帧周期内经受两次扫描的电路。60赫兹的帧速率具有1/60秒的帧周期。加倍60赫兹的帧速率要求以120赫兹扫描。120赫兹帧速率具有1/120秒的帧周期。如果输入的视频信号具有2fH的水平扫描频率，其中fH是例如标准NTSC水平扫描速率、和60赫兹的标准帧速率，则这些图象必须以4fH和120赫兹显示。换言之，在每60赫兹帧周期(即1/60秒)内，每个图象显示两次。每个线以4fH写到显示器上。
根据现有技术，帧速率倍加器利用在所谓交替(ping-pong)装置中的两个全帧存储器。并且以替换的方法，将一帧写入一个存储器，作为从其它存储器读取的另一个帧；反之亦然。该技术总是发生视频延迟的全帧周期，因为每一个交替帧存储器都不能被读取，直到写入一个全帧为止。因此，必须延迟音频信号以匹配视频信号的延迟。公知的，通过在正确实现的视频加速装置中恰当地利用存储器，能够将存储器的需求减少到一个全帧存储器。然而，对于任何大于两倍的帧倍加，一个全帧存储器的替代利用是不可行的。在这样的情形中，总是要求两个全帧存储器。
                      发明内容
根据本发明的装置，克服了在实现帧速率的倍加器中的、和更一般地在提供帧速率乘法器中的现有技术的问题。本发明装置提供的解决方案特别适合于液晶显示，例如LCOS。而且，根据特定实施例的费用要求上的节省可以集成更多的帧速率乘法器。
根据本发明装置的帧速率乘法器能够通过将输入视频信号直接地写入到例如LCOS显示器的显示器上、以及写入到帧速率乘法器存储器上。在例如帧速率倍加器的情形中，该优点允许使用半帧存储器取代全帧存储器，并且有助于减少要求的存储器带宽。缩减存储器尺寸是非常重要的，因为半帧存储器能够嵌入到提供其它功能的集成电路中，而全帧存储器太大，或至少太贵而不适于嵌入。而且，有利的是，没有必要如在交替存储器(ping-pongmemory)装置中的那样，去延迟音频以匹配帧速率倍乘的视频。加速存储器，例如线存储器，能够用于在输入端加速信号到显示器，使得可以使用LCOS显示器，例如以4fH运行LCOS显示器。
在和输入信号的带宽相同的情况下，较小的存储器带宽，被显著减少以同时从半帧存储器读取和写入到半帧存储器。在本发明的该实施例的带宽是交替装置所需带宽的大约2/3。在另一个实施例中，如果能够以写入半帧存储器的两倍间歇地读取半帧存储器，则可以忽略半帧存储器后的加速存储器。即，该半帧存储器也可当作加速存储器使用。当必须以比输入视频信号(例如，2fH)快的速度(例如，4fH)读取半帧存储器时，该实施例要求至少一个加速存储器，但是在存储器带宽上没有减少。半帧存储器和两个加速存储器都能够合并成一个单存储器。
应该注意到，与只是严格顺序地可写入相反，仅有显示器所需要的特定特征具有用于写入任何所选行的直接行地址选择能力。在帧速率倍加器的实施例中，所顺序写入的行、或线，是以图象的一半高度分开。更具体地，例如对于480p显示器的线或行的写入顺序可以是1、241、2、242、以此类推。
结合大量不同的用于在需要时反转场驱动LCOS显示器的极性的方案，可以有助于实现帧速率乘法器。而且，有利的是，以这样的方式操作帧速率乘法器使得因为在正场和负场之间亮度的不同而造成的闪烁是不易察觉的。
                      附图说明
图1是根据本发明装置并且适于作为帧速率倍加器操作的帧速率乘法器的方框图。
图2(a)是用于解释根据第一实施例的如图1所示的帧速率倍加器的操作的图表。
图2(b)是用于解释根据第二实施例的如图1所示的帧速率倍加器操作的图表。
图3是用于总结由图2代表的帧速率倍加器的操作的图表。
图4(a)-4(g)有助于解释用于控制场极性的第一方案。
图5(a)-5(g)有助于解释用于控制场极性的第二方案。
图6是根据本发明装置并且适于作为帧速率倍加器操作的帧速率乘法器的替代实施例的方框图。
图7是根据本发明装置并且适于作为帧速率倍加器操作的帧速率乘法器的另一替代实施例的方框图。
图8是根据本发明装置的帧速率乘法器的又一替代实施例的方框图。
图9(a)-9(c)是用于解释如图7和8所示的帧速率乘法器操作的图表。
                     具体实施方式
图1以方框图形式示出了根据本发明装置的帧速率乘法器10。该帧速率乘法器以帧速率倍加器实施，以简化描述。对于帧速率乘以n的一般情况，其中n≥2，将随后结合图8和图9(a)-9(c)进行解释。输入视频信号12具有fHin＝2fH的水平扫描频率和fVin＝fV的垂直扫描频率。为了说明的目的，假定输入视频信号12是480p格式。
输入视频信号12是到部分帧存储器14的输入信号。部分帧存储器用于在时间上延迟视频信号1/2个帧周期。如果fV＝60赫兹，则瞬时帧延迟是1/fV＝1/120秒。
来自部分帧存储器的输出信号16是2fH，并在时间上延迟。延迟的视频信号通过2∶1加速存储器18进行加速。将加速存储器18的输出信号20既进行延迟也进行加速。经延迟和加速的视频信号20是到多路复用器(MUX)26的输入。
输入视频信号12也是到2∶1加速存储器22的输入。经加速的输出信号24是到多路复用器26的第二输入。可以将存储器18和22区分并分别称为延迟视频存储器和实时视频存储器。可以将输出信号20和24区分并分别称为4fH延迟和4fH实时。
多路复用器26具有耦合到以4fH操作的液晶显示器(LCD)30上的输出28。在当前优选实施例中的LCD是早先描述的硅液晶(LCOS)。LCD30能够随机行访问控制，即，不需要将连续的视频线顺序地写入LCD阵列的连续行。而且，在这样的液晶显示器中，每个单元、或象素，保持以相同的亮度发光，直到输入信号变化为止，由此充当采样和保持。象素不衰减。
控制器32是时钟信号源和控制信号源，用于操作部分帧存储器14、加速存储器18和22、多路复用器26、和液晶显示器。控制器32的操作被约束以提供例如由图2(a)、2(b)、3、4(a)-4(g)和5(a)-5(g)中的图表列示的结果和操作特征。
以使用帧速率倍加器为例，与作为经加速的视频线一样，在输入信号的1/2帧周期内，提供到液晶显示器的每个实时线和每个延迟线必需作为到多路复用器的输入信号。然而，如果在1/2帧周期过去之前可得到视频线，则它不是一个问题。因此，不需要严格地将实时视频与延迟视频的加速因子限制为2∶1。如果为其它原因证明在电路设计中是方便的，则加速因子可以快些。而且，只要每一个足够快，则不需要实时视频与延迟视频的加速因子互相一样。
在图2(a)和2(b)中的图表说明了电路10的两个不同操作模式。图3是总结适于图2(a)和2(b)较高水平的操作。如图1所示，假定存储器14是半帧存储器，并且帧延迟是1/2帧周期。由存储器18和22中的每一个所提供的视频加速是2∶1。输入是480p的2fH信号。加速视频是4fH，和LCD30工作在4fH。480p信号具有fV＝60赫兹。在存储器14中的1/2帧延迟是1/120秒。
参看图2(a)，第一列代表480p输入视频信号的图象号和线号。第一行第一格“P1/L1”表示图象1、线1。第四行第一格表示图象1、线240。第二列代表到多路复用器26的2fH延迟输入信号20的图象和线号。第三列代表到多路复用器26的2fH实时输入信号24的图象和线号。第四列代表多路复用器26的输出。第五列代表将所选的多路复用器26的输出写入LCD 30的结果。第六列是在图2(a)中作为参照的序列命名，并在图3、图4(a)-4(g)和图5(a)-5(g)中作为索引。使用该序列命名作为参考，在序列B的第一行中，第二图象的第一个线重新写入、即取代第一图象的第一个线。
参照序列A和图1，假定在输入视频信号中的第一图象的第一个线通过加速存储器22传播。同时，第一图象的第一个线通过延迟存储器14传播。当接收到相继的线时，线241将最终作为输入信号24被读取到多路复用器上。到那时，线1将通过延迟存储器14和加速存储器18传播，并作为输入信号20被读取到多路复用器上。接着，可以选择线1作为多路复用器的输出，以写入到LCD 30的线1。接着，可以选择线241作为多路复用器的输出，以写入到LCD 30的线241。在线1和241已经被写入时，将可读取线2和242，作为到多路复用器的输入。线2被写入，接着是线242；线3被写入，接着是线243；依此类推。该图象在顶半部和底半部同时写入。写入显示器的空间间隔是图象高度的1/2。即，可提供到多路复用器的输入信号的每一对相继写入线的间隔是图象高度的1/2。当然对于LCD显示器来说，具有比显示视频信号所需的象素的行和/列更多的行和/列是可能的。
对上述序列在图2(a)中进行更详细的描述。带有大点(·····)的行表示被跳过以节省篇幅的多个行。带有(---)的行表示在时间序列上位置被保持，以允许两个到电路复用器的输入信号顺序地得到选择和写入。
序列A表面上描述第一图象是如何被写入到显示器30中的。序列B-F说明帧倍加实际是如果实现的。在序列B的开始，如序列B的第一行所示，第二图象开始作为到帧速率乘法器的输入。图象2、线1是到乘法器的实时输入，并且图象2、线241通过存储器14传播，并且现在延迟输入到多路复用器。当进行序列B时，图象1的顶半部由图象2的顶半部替代，以及图象1的底半部由图象1的底半部替代。
在序列C的开始，如序列C的第一行所示，第二图象的底半部开始作为到帧速率乘法器的输入。图象2、线241是到乘法器的实时输入，并且图象2、线1通过存储器14传播，并且现在延迟输入到多路复用器。当进行序列C时，图象2的顶半部由图象2的顶半部替代，以及图象1的底半部由图象2的底半部替代。
在序列D的开始，如序列D的第一行所示，第三图象的顶半部开始作为到帧速率乘法器的输入。图象3、线1是到乘法器的实时输入，并且图象2、线241通过存储器14传播，并且现在被延迟输入到多路复用器。当序列D行进时，图象2的顶半部由图象3的顶半部替代，以及图象2的底半部由图象2的底半部替代。
序列E和F采用序列B、C和D的模式。写入相继图象的顶和底半部的模式总结在图3中。标题为“新”和“重复”的列指示给定的顶和底半部是否已经在第一时间或第二时间写入。右边的列是后面带数字的希腊字母，它与在相继序列中的图象的顶和底半部的写入有关系。应该再次注意到，每个序列要求1/2个帧周期来完成。因此，每一对相继序列(例如，BC、CD、DE等)要求一个全帧周期来完成。
作为第一个例子，α1表示图象1的底半部写入显示器的第一时间。β1表示图象2的顶半部写入显示器的第一时间。α2表示图象2的底半部写入显示器的第二时间。β2表示图象2的顶半部写入显示器的第二时间。
作为第二个例子，认为序列开始于η1，η1表示图象4的底半部写入显示器的第一时间。θ1表示图象5的顶半部写入显示器的第一时间。η2表示图象4的底半部写入显示器的第二时间。θ2表示图象5的顶半部写入显示器的第二时间。
在每个例子中，两个顶半部图象和两个底半部图象是在一个帧周期中写入液晶显示器的。由此，帧速率被乘以2。
必须记住，正和负极场的平均DC电平需要为0。在显示器的行或列电平处，每一行需要根据场极性，以50％占空比进行驱动。看起来到多路复用器的延迟和实时输入似乎总是被交替地选为输出。这在本发明的装置中一般是成立的，并且在图2(b)所示的实施例中是严格成立的，但在图2(a)的实施例中不是严格成立的。事实上，这是在由图2(a)和图2(b)所代表的实施例之间的唯一不同处，并且如图2(a)那样逐行描述图2(b)是没有必要的。实际上，图3的总结在两个实施例上都可应用。
在图2(a)中可以看到，在每个序列中，从多路复用器输出的第一行是给定图象的第一线，即，P1/L1、P2/L1、P2/L1、P3/L1、P3/L1等。在序列B的开始，多路复用器的第一输出是实时输出P2/L1。在序列C的开始，多路复用器的第一输出是延迟输出P2/L1。但是，序列B的最后输出，即P1/L480，还是被延迟输出。相应地，多路复用器的输入的交替选择被周期性地打断，以保持所需要的50％占空比。
在图2(b)中可以看到，在每个序列中，从多路复用器的第一行输出是给定图象的第一线，即，P1/L241、P2/L2、P2/L241、P3/L1、P2/L241等。如果多路复用器选择总是交替的，如在图2(b)所示，则将为两个连续图产生下列序列的写入线：1、241、2、242、3、243、...238、478、239、479、240、480、241、1、242、2、243、3...478、238、479、239、480、240、1、241等。在带有单下划线的序列的第一部分，在第一线再次写入之前，有480线要写入。在带有双下划线的序列的第二部分，在第一线再次写入之前，有479线要写入。这代表偏离50％占空比的程度很微小。
在图2(a)的实施例获得50％占空比，但是要求更复杂地操作多路复用器。图2(b)的实施例有些偏离50％占空比，但是如果液晶显示器能够容许该偏离，则帧速率乘法器的操作就不太复杂。
根据本发明装置，可以管理电场极性。用于管理电场极性的第一方案示出在图4(a)-(g)中。用于管理电场极性的第二方案示出在图5(a)-(g)中。这些代表方案中的每一个都能用于图1的实施例，根据图2(a)或(b)进行操作，而另一个实施例示出于图6、7和8中。
图4(a)是理解图4(b)-(g)的关键。白背景40代表带正场极性的液晶显示器，和灰背景42代表带负场极性的液晶显示器。图4(b)中液晶显示器44具有顶半部46和底半部48。例如，在序列B中，显示器44由在每个顶半部和底半部的负极性场驱动。驱动场极性在如图4(c)所示序列C的开始反转为正。驱动场极性在如图4(d)所示序列D的开始反转为负。驱动场极性在如图4(e)所示序列E的开始反转为正。该场极性继续如图4(f)和4(g)所示交替变化。例如，可以通过每次多路复用器提供组成全图象高度的线的数量时(在此例中，是每480线)，改变驱动场极性，可以实现该实施例。即，在写入每个序列的第一线之前。
图5(a)是理解图5(b)-(g)的关键。液晶显示器50具有顶半部52和底半部54。顶半部和底半部中之一总是以正电场写入，同时顶半部和底半部中的另一个总是以负电场写入。此外，顶半部和底半部的每一个是以交替极性电场相继地和完整地写入的。白背景代表带正场极性的液晶显示器，和灰背景代表带负场极性的液晶显示器。图5(b)中的液晶显示器56具有顶半部58和底半部60。例如，在序列B中，显示器56由在顶半部58中的负极性场和和底半部60中的正极性场驱动。每个顶半部和底半部中的驱动场极性在如图5(c)所示序列C的开始进行反转。每个顶半部和底半部中的驱动场极性又在如图5(d)所示序列D的开始进行反转。每个顶半部和底半部中的驱动场极性继续如图5(e)、5(f)和5(g)所示反转。该方案要求每个线的驱动场极性随多路复用器的每个输出线而反转。
图6说明一个替代实施例。以帧速率倍加器实现的帧速率乘法器100，除了部分帧存储器14和加速存储器18由单帧存储器114取代以外，与图1中的帧速率乘法器10是相同的。存储器114提供部分帧延迟和视频加速。当必须以比输入视频信号(例如，2fH)快的速度(例如，4fH)读取半帧存储器时，该实施例要求至少一个加速存储器，但是在存储器带宽上没有减少。在其它所有方面，该实施例的操作与图1所示的相同。图6的实施例能够以在例如图2(a)、2(b)、3、4(a)-4(g)和5(a)-5(g)中所解释的那样进行操作。
图7说明另一个替代实施例。以帧速率倍加器实现的帧速率乘法器150，除了部分帧存储器14、加速存储器18和加速存储器22由单帧存储器154取代以外，与图1中的帧速率乘法器10是相同的。存储器154提供用于输入视频信号12的延迟和实时的部分帧延迟和视频加速。读取口必须地址可选，以根据本文所述方法交替地读取实时视频线和延迟视频线，它们经加速并接着提供给液晶显示器。所有数据的操作结果来自于存储器154的读取口的控制，它在控制器32的对应操作中得到反应。该实施例仅要求一个存储器，该存储器既当加速存储器、又当延迟存储器工作。如在图6中，当必须以比输入视频信号(例如，2fH)快的速度(例如，4fH)读取半帧存储器时，在存储器带宽上没有减少。而且，期望半帧存储器必须比一帧的一半稍大一些，例如在一个线到几个线的一半的范围内，尤其是根据由图2(a)代表的实施例去操作时。因此，半帧存储器154的大小约是(≌)一帧的一半。根据在集成电路中实施存储器的优点，额外所需的线没有实际结果。在这方面，存储器154一般还是作为半帧存储器。在其它所有方面，该实施例的操作与图1所示的相同。图6的实施例能够以在例如图2(a)、2(b)、3、4(a)-4(g)和5(a)-5(g)中所解释的那样进行操作。
在图8中示出的帧速率乘法器200，说明当n＞2时、帧速率乘法器是如何用于操作的。部分帧存储器214具有多个输出分支216A、216B、216C等，提供相等的延迟。n-1加速存储器的阵列218包括加速存储器218A、218B、218C等。提供n∶1加速存储器用于存储器214的每个延迟输出。每个加速存储器提供输出220A、220B、220C等，这些输出是多路复用器226的可选输入。带输出24的实时加速存储器22的操作是相同的。在阵列218中有n-1个加速存储器，并且在电路200中有n个加速存储器。是否将实时加速存储器认为是阵列218的一部分只是为了方便起见。
在图象作为n个部分写入显示器的情况下，液晶显示器的操作被改变。例如，如果n＝3，则图象将分为顶、中、底三部分进行处理。三个中的每一个具有160线。帧存储器的输出分支将定时在帧周期的1/3和帧周期的2/3。例如，对于n＝3的480p视频信号的线的写入序列可能是：1、161、321、2、162、322、3、163、323等。例如，如果n＝4，则图象将分为顶、中上、中下、底四部分进行处理。四个中的每一个具有120线。帧存储器的输出分支将定时在帧周期的1/4、帧周期的1/2、和帧周期的3/4。例如，对于n＝4的480p视频信号的线的写入序列可能是：1、121、241、361、2、122、242、362、3、123、243、363等。该实施例的更详细操作，如在图2(a)、2(b)、3中所作的图解和说明一样是非常乏味的。但是，本领域一般技术人员应无困难根据前述实施例的说明扩大帧速率乘法器200的大小和性能。例如，应该注意到，当n＝3时，延迟存储器的大小必定是帧存储器的2/3。当n＝4时，延迟存储器的尺寸必定是帧存储器的3/4。由此，除了由控制器232产生的更复杂的时钟和控制信号组以外，较高的帧倍乘率的调整也是较大的帧存储器所需要的。根据上述说明，本领域一般技术人员应该理解，在某种情况下，例如当1＜n＜2时，不是每个图象的所有线被写入了多于一次。应该注意到，由帧速率乘法器200所实现的操作也能由图7所示的带有单存储器的帧速率乘法器实现。相应地，在图9(a)-(c)中的图表都适于图7和8。
图9(a)是说明当fVin是50赫兹或60赫兹时，对于n＝2、3或4的加速视频信号的帧周期的图表。图9(b)是说明当fHin是fH、2fH和3fH时，对于n＝2、3或4的加速视频信号的水平扫描频率nfHin的图表。
图9(c)是总结对于n＝2、3和4的帧速率乘法器的操作参数和结构的图表。当n＝2时，存储器214的大小是1/2帧，有两个加速存储器，并且输出必须如图1一样相对另一个相互延迟1/2帧。当n＝3时，存储器214的大小是2/3帧，在阵列218中有两个加速存储器，总共3个加速器，并且输出必须相对另一个相互延迟1/3帧。当n＝4时，存储器214的大小是3/4帧，在阵列218中有3个加速存储器，总共4个加速器，并且输出必须相对另一个相互延迟1/4帧。
现在本领域一般技术人员应该能够预计到，本文所述方法一般地可应用于所有倍乘因子n＞1的帧速率乘法器。例如，倍乘因子n＝1.5，能够代表一种情形，这里有利的是50赫兹帧速率输入信号能够帧速率倍乘到75赫兹，以避免闪烁。然而，现在也能够预计到，当n≥2时，本文所述方法的硬件实现更容易，并且当n还是整数时，硬件实现尤其容易。

Claims (32)

1.一种用于倍乘具有fHin的线速率和fVin的帧速率的输入视频信号的帧速率的方法，所述方法包括以下步骤：
通过恰好足够的存储器，传播(在14中)所述输入视频信号，以将所述输入视频信号延迟1/fVin个帧周期；
加速(在18中)所述延迟的视频信号到比fHin快的第一线速率；
加速(在22中)所述输入的视频信号到比fHin快的第二线速率；
每次一线，顺序地提供(在26中)所述加速视频信号和所述延迟加速视频信号；和
将顺序提供的线以所述较快的线速率写入到液晶显示器(30)，
由此在每个所述帧周期内至少一些所述线被多次写入。
2.根据权利要求1所述的方法，包括以下步骤：
提供多个延迟输出视频信号；和
将每个所述多个延迟视频信号加速到所述较快的第一和第二线速率；和
顺序地为所述写入步骤提供所有所述加速视频信号。
3.根据权利要求1所述的方法，包括以下步骤：
周期性地中断所述提供步骤(利用32)，以提供大量所述加速视频信号的连续线；
周期性地中断所述提供步骤(利用32)，以提供大量所述延迟加速视频信号的连续线；和
改变所述中断步骤(利用32)，以在到在所述液晶显示器上相同线号位置的写入线之间保持统一的时间间隔。
4.根据权利要求1所述的方法，包括将所述线写入到硅液晶显示器上的步骤。
5.根据权利要求1所述的方法，包括通过嵌入在集成电路中的存储器传播所述输入视频信号的步骤。
6.根据权利要求1所述的方法，包括通过恰好足够的存储器传播所述输入视频信号，以将所述输入视频信号延迟(n-1)/n个所述帧周期，其中n是所述帧倍乘的倍乘因子。
7.根据权利要求1所述的方法，包括以下步骤：
至少倍加所述输入视频信号的所述帧速率；和
将每个所述线多次写入到所述液晶显示器。
8.根据权利要求1所述的方法，包括加速所述延迟视频信号和所述输入视频信号到较fHin快的相同线速率的步骤。
9.一种用于倍加具有fHin的线速率和fVin的帧速率的输入视频信号的帧速率的方法，包括以下步骤：
通过恰好足够的存储器，传播(利用14)所述输入视频信号，以将所述输入视频信号延迟1/fVin个帧周期的1/2；
加速(利用18)所述延迟视频信号到比fHin快的第一线速率；
加速(利用22)所述输入视频信号到比fHin快的第二线速率；
每次一线，顺序地提供(利用26)所述加速视频信号和所述延迟加速视频信号；和
将顺序提供的线以所述较快的线速率写入到液晶显示器(30)，
由此在每个所述帧周期内两次写入每个所述线。
10.根据权利要求9所述的方法，包括以下步骤：
周期性地中断所述提供步骤(利用32)，以提供大量所述加速视频信号的连续线；
周期性地中断所述提供步骤(利用32)，以提供大量所述延迟加速视频信号的连续线；和
交替所述中断步骤(利用32)，以在到在所述液晶显示器上相同线号位置的写入线之间保持统一的时间间隔。
11.根据权利要求9所述的方法，包括写入所述线到硅液晶显示器上的步骤。
12.根据权利要求9所述的方法，包括通过嵌入在集成电路中的存储器传播所述输入视频信号的步骤。
13.根据权利要求9所述的方法，包括加速所述延迟视频信号和所述输入视频信号到相同的线速率fHin的步骤。
14.一种帧速率乘法器，用于具有fHin的线速率和fVin的帧速率的输入视频信号，所述帧速率乘法器包括：
第一存储器(214)，用于所述输入视频信号，所述第一存储器具有最大要求数据容量恰好大到足以将所述输入视频信号延迟1/fVin个帧周期的一部分；
第二存储器(218)，用于加速所述延迟视频信号到比fHin快的第一线速率；
第三存储器(22)，用于加速所述输入视频信号到比fHin快的第二线速率；
多路复用器(26)，耦合用于接收所述加速视频信号、并每次一线地提供所述加速视频信号，以写入到液晶显示器(30)，和
时钟信号和控制信号源(32)，所述源耦合到每个所述存储器、所述多路复用器和所述液晶显示器，使得由所述多路复用器提供的到所述液晶显示器的相继线，交替地从所述第二和第三存储器以所述较快的线速率产生，在每个所述帧周期内至少一些所述的提供线被多次提供到所述液晶显示器上。
15.根据权利要求14所述的帧速率乘法器，其中所述第一存储器(214)的所述最大要求数据存储容量是(n-1)/n帧，其中n是所述帧速率乘法器的倍乘因子。
16.根据权利要求15所述的帧速率乘法器，其中所述第一存储器(214)具有n-1个输出，以提供n-1个延迟输出视频信号(216A、216B、216C)，其中n≥2。
17.根据权利要求16所述的帧速率乘法器，包括：
n-1存储器(218A、218B、218C)，耦合于所述第一存储器和所述多路复用器上，用于加速所述n-1延迟输出视频信号到所述较快的线速率；和
所述线，由所述多路复用器提供到所述液晶显示器，所述线从所述第三存储器(22)和所述n-1存储器中顺序地产生。
18.根据权利要求14所述的帧速率乘法器，其中时钟信号和控制信号的所述源提供一种操作模式，其中控制所述多路复用器以便：
周期性地中断到所述液晶显示器的所述线的所述提供；
在所述周期性的中断期间，提供给所述液晶显示器大量来自所述第二存储器的相继线和大量来自所述第三存储器的相继线；和
交替地选择来自所述第二或第三存储器的所述大量的相继线，以便在所述液晶显示器上相同线号位置的写入线之间保持统一的时间间隔。
19.根据权利要求14所述的帧速率乘法器，其中所述帧速率乘法器至少部分地集成在集成电路中。
20.根据权利要求19所述的帧速率乘法器，其中所述第一存储器是集成在集成电路中。
21.根据权利要求14所述的帧速率乘法器，其中所述第一和第二存储器功能性地结合成一个单存储器，以延迟和加速所述输入视频信号。
22.根据权利要求14所述的帧速率乘法器，其中所述第一、第二和第三存储器功能性地结合成一个单存储器，以延迟和加速所述延迟输入视频信号、和加速所述输入视频信号。
23.根据权利要求14所述的帧速率乘法器，其中所述第一和第二较快线速率是相同的。
24.一种帧速率倍加器，用于具有fHin(2fH)的线速率和fVin的帧速率的输入视频信号(输入视频)，所述帧速率倍加器包括：
第一存储器(14)，用于延迟所述输入视频信号以1/fVin个帧周期的1/2；
第二存储器(18)，用于加速所述延迟视频信号(延迟2fH)到比fHin快(延迟4fH)的线速率；
第三存储器(22)，用于加速所述输入视频信号到比fHin快(4fH实时)的第二线速率；
多路复用器(26)，耦合用于接收所述加速视频信号、并每次一线地提供所述加速视频信号，以写入到液晶显示器(30)，和
时钟信号和控制信号源(32)，所述源耦合到每个所述存储器、所述多路复用器和所述液晶显示器，使得由所述多路复用器提供的到所述液晶显示器的相继线，交替地从所述第二和第三存储器以所述较快的线速率产生，在每个所述帧周期内每个所述提供线被两次提供到所述液晶显示器上。
25.根据权利要求24所述的帧速率倍加器，其中所述第一存储器(14)具有1/2帧的最大要求数据存储容量。
26.根据权利要求24所述的帧速率倍加器，其中时钟信号和控制信号的所述源(32)提供一种操作模式，其中控制所述多路复用器(26)以便：
周期性地中断到所述液晶显示器(30)的所述线的所述提供；
在所述周期性的中断期间，提供给所述液晶显示器n个来自所述第二存储器(18)的相继线和n个来自所述第三存储器(22)的相继线；和
交替地选择来自所述第二(18)或第三存储器(22)的所述n个相继线，以便在所述液晶显示器上相同线号位置的写入线之间保持统一的时间间隔。
27.根据权利要求24所述的帧速率倍加器，其中所述液晶显示器包括硅液晶显示器。
28.根据权利要求24所述的帧速率倍加器，其中所述帧速率倍加器至少部分地集成在集成电路中。
29.根据权利要求28所述的帧速率倍加器，其中所述第一存储器集成在所述集成电路中。
30.根据权利要求24所述的帧速率倍加器，其中所述第一和第二存储器功能性地结合成一个单存储器，以延迟和加速所述输入视频信号。
31.根据权利要求24所述的帧速率倍加器，其中所述第一(14)、第二(18)和第三(22)存储器功能性地结合成一个单存储器，以延迟和加速所述延迟输入视频信号、和加速所述输入视频信号。
32.根据权利要求24所述的帧速率倍加器，其中所述第一和第二较快线速率是相同的。
CNB02107156XA 2001-03-12 2002-03-12 用于液晶显示器的帧速率乘法器、帧速率倍加器及其方法 Expired - Fee Related CN1307607C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/804,554 2001-03-12
US09/804,554 US7106380B2 (en) 2001-03-12 2001-03-12 Frame rate multiplier for liquid crystal display

Publications (2)

Publication Number Publication Date
CN1374636A true CN1374636A (zh) 2002-10-16
CN1307607C CN1307607C (zh) 2007-03-28

Family

ID=25189249

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02107156XA Expired - Fee Related CN1307607C (zh) 2001-03-12 2002-03-12 用于液晶显示器的帧速率乘法器、帧速率倍加器及其方法

Country Status (10)

Country Link
US (1) US7106380B2 (zh)
EP (1) EP1241656B1 (zh)
JP (1) JP4707921B2 (zh)
KR (1) KR100868301B1 (zh)
CN (1) CN1307607C (zh)
BR (1) BR0200741A (zh)
DE (1) DE60233699D1 (zh)
MX (1) MXPA02002586A (zh)
MY (1) MY131902A (zh)
TW (1) TW546607B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法
CN101794555A (zh) * 2010-04-07 2010-08-04 友达光电股份有限公司 增加背光亮度分辨率的方法以及背光亮度调制方法
US8223138B2 (en) 2005-11-10 2012-07-17 Chimei Innolux Corporation Partial frame memory FPR display device and writing and reading method thereof
CN1813475B (zh) * 2003-06-30 2012-09-26 三叉微系统(远东)有限公司 使用crt扫描模式的特技播放

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
US7050030B2 (en) * 2001-05-14 2006-05-23 Thomson Licensing Flicker reduction by display polarity interleaving
EP1417671A2 (en) * 2001-06-08 2004-05-12 Thomson Licensing S.A. Lcos column merory effect reduction
EP1455472A1 (en) * 2003-03-07 2004-09-08 STMicroelectronics Limited Timing control for packet streams
KR100968568B1 (ko) * 2003-08-28 2010-07-08 삼성전자주식회사 신호 처리 장치 및 방법
JP2005241787A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 画像表示装置
US7359007B2 (en) * 2004-10-12 2008-04-15 Mediatek Inc. System for format conversion using clock adjuster and method of the same
JP4489033B2 (ja) * 2005-03-25 2010-06-23 三洋電機株式会社 フレームレート変換装置、パン・チルト判定装置および映像装置
KR100761834B1 (ko) * 2006-01-13 2007-09-28 삼성전자주식회사 화면의 라인들을 복수개의 메모리에 나누어 저장하는비디오 디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장방법
JP2008003519A (ja) * 2006-06-26 2008-01-10 Toshiba Corp 液晶受像装置
JP2008020601A (ja) * 2006-07-12 2008-01-31 Seiko Epson Corp 動画像表示装置および動画像表示方法
JP5002249B2 (ja) * 2006-11-30 2012-08-15 株式会社東芝 フレーム内挿装置及びフレーム内挿方法並びに画像表示装置
JP5596943B2 (ja) * 2009-07-09 2014-09-24 キヤノン株式会社 画像表示装置及びその制御方法
TW201133451A (en) * 2010-03-25 2011-10-01 Au Optronics Corp Method for increasing backlight brightness resolution and method for modulating backlight brightness
KR101742182B1 (ko) 2010-09-17 2017-06-16 삼성디스플레이 주식회사 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
KR101872944B1 (ko) * 2011-08-02 2018-08-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN103369314B (zh) * 2012-04-01 2018-02-16 中兴通讯股份有限公司 帧场信息的编码方法及解码方法、编码器和解码器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
GB8804720D0 (en) * 1988-02-29 1988-03-30 Rca Licensing Corp Compatible widescreen tv
WO1990012389A1 (en) * 1989-04-04 1990-10-18 Cirrus Logic, Inc. Converter for raster-image data from single-segment to multi-segment streams
JP2912636B2 (ja) * 1989-08-04 1999-06-28 松下電器産業株式会社 ２画面テレビ
US5159451A (en) * 1991-03-19 1992-10-27 Faroudja Y C Field memory expansible line doubler for television receiver
EP0716549B1 (en) * 1994-06-29 2000-11-02 Sony Corporation Digital video camera device
KR0147209B1 (ko) * 1994-10-20 1998-09-15 이헌조 에이치디티브이의 영상 포맷 변환장치
JPH09101765A (ja) * 1995-07-31 1997-04-15 Canon Inc 画像処理装置
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
US6222589B1 (en) * 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
JPH10145779A (ja) * 1996-11-06 1998-05-29 Sony Corp フィールド検出装置およびフィールド検出方法、画像符号化装置および画像符号化方法、並びに記録媒体および記録方法
KR19990006953A (ko) * 1997-06-19 1999-01-25 가미야 마사시 매트릭스형 전극 구조를 가진 액정 표시장치
JP3611433B2 (ja) * 1997-10-08 2005-01-19 シャープ株式会社 画像表示装置及び画像表示方法
KR100259262B1 (ko) * 1997-12-08 2000-06-15 윤종용 액정표시판넬 인터페이스 장치
US6111610A (en) * 1997-12-11 2000-08-29 Faroudja Laboratories, Inc. Displaying film-originated video on high frame rate monitors without motions discontinuities
JP3433086B2 (ja) * 1998-01-22 2003-08-04 松下電器産業株式会社 画像変換方法および画像変換装置
US6091386A (en) * 1998-06-23 2000-07-18 Neomagic Corp. Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法
CN1813475B (zh) * 2003-06-30 2012-09-26 三叉微系统(远东)有限公司 使用crt扫描模式的特技播放
US8223138B2 (en) 2005-11-10 2012-07-17 Chimei Innolux Corporation Partial frame memory FPR display device and writing and reading method thereof
CN101305411B (zh) * 2005-11-10 2012-08-08 奇美电子股份有限公司 显示装置及其驱动方法
CN101794555A (zh) * 2010-04-07 2010-08-04 友达光电股份有限公司 增加背光亮度分辨率的方法以及背光亮度调制方法

Also Published As

Publication number Publication date
BR0200741A (pt) 2003-01-07
EP1241656B1 (en) 2009-09-16
MXPA02002586A (es) 2007-06-08
US7106380B2 (en) 2006-09-12
CN1307607C (zh) 2007-03-28
US20020126218A1 (en) 2002-09-12
EP1241656A2 (en) 2002-09-18
JP2002328666A (ja) 2002-11-15
KR100868301B1 (ko) 2008-11-11
EP1241656A3 (en) 2007-02-28
JP4707921B2 (ja) 2011-06-22
TW546607B (en) 2003-08-11
MY131902A (en) 2007-09-28
KR20020072780A (ko) 2002-09-18
DE60233699D1 (de) 2009-10-29

Similar Documents

Publication Publication Date Title
CN1307607C (zh) 用于液晶显示器的帧速率乘法器、帧速率倍加器及其方法
TWI223228B (en) Display device having improved drive circuit and method of driving same
US6331862B1 (en) Image expansion display and driver
CN1265336C (zh) 图象显示装置
JP2002196731A (ja) マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法
CN101059941A (zh) 显示装置及其驱动方法
JP2002328654A (ja) 液晶表示装置の駆動方法
JP2003066918A (ja) 表示装置
TWI287774B (en) Driving method for displaying device and apparatus thereof
JPH08320674A (ja) 液晶駆動装置
CN1291265C (zh) 液晶显示元件的驱动方法及使用该驱动方法的液晶显示装置
CN103208265A (zh) 液晶显示器件极性反转驱动方法、装置及液晶显示器件
CN1271588C (zh) 液晶显示器的操作方法
US7499010B2 (en) Display, driver device for same, and display method for same
CN1577462A (zh) 液晶显示器的驱动装置
JP2003036056A (ja) 液晶表示装置
JPH0916132A (ja) 液晶駆動装置
JP2003140624A (ja) アクティブマトリクス型液晶表示装置
CN1773598A (zh) 电光装置及其驱动方法以及电子设备
CN1815314A (zh) 液晶显示面板动态影像的显示方法
TW584831B (en) Dynamic gamma value adjustment method and circuit of liquid crystal display and drive circuit of liquid crystal display panel
TW200411619A (en) Method for driving liquid crystal display
JP2009042725A (ja) 動態残像を解決するディスプレーの駆動方法とそれを使用するドライバー
CN1324542C (zh) 降低等离子平面显示器动态拟似轮廓现象的方法及装置
CN1731498A (zh) 液晶驱动系统与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20120312