CN1369154A - 差错率估计装置、使用差错率估计装置的接收装置、差错率估计方法、使用差错率估计的方法的接收方法的信息提供媒体 - Google Patents
差错率估计装置、使用差错率估计装置的接收装置、差错率估计方法、使用差错率估计的方法的接收方法的信息提供媒体 Download PDFInfo
- Publication number
- CN1369154A CN1369154A CN00802562A CN00802562A CN1369154A CN 1369154 A CN1369154 A CN 1369154A CN 00802562 A CN00802562 A CN 00802562A CN 00802562 A CN00802562 A CN 00802562A CN 1369154 A CN1369154 A CN 1369154A
- Authority
- CN
- China
- Prior art keywords
- error rate
- signal
- counting
- rate
- estimating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Artificial Intelligence (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
为了使判定传输线路上的差错率的装置规模小型化,并且减少运算量,归一化次数累计电路在运算状态测量的ACS电路中,在规定时间内累计进行归一化的次数。存储将归一化次数累计电路中累计的归一化次数和传输线路上的差错率对应记述的表。使用该存储的表来判定、输出与输入的归一化累计次数对应的差错率。
Description
技术领域
本发明涉及差错率估计装置和使用差错率估计装置的接收装置、差错率估计方法和使用差错率估计方法的接收方法、以及信息提供媒体，特别涉及使用求状态测量的电路进行的归一化次数来判定传输线路上的差错率的差错率估计装置和其方法、使用该差错率估计装置的接收装置、使用该差错率估计方法的接收方法以及信息提供媒体。
背景技术
目前在日本，电波管理审议会正在就作为广播卫星预定发射的BS4后发机而进行数字广播服务咨询。在该数字广播服务中，作为传输线路编码方式，规定有8PSK(Phase Shift Keying：相移键控)、QPSK(Quadrature PSK：四相移键控)以及BPSK(Binary PSK：二进制相移键控)。
图1表示发射机和接收机的结构例的方框图。发射机1由图像或话音等的信息源2、编码器3、压缩链接器4、以及映射器5构成。信息源2将编码传输的数据输出到编码器3。编码器3将输入的1比特数据以编码率R＝1/2进行网格编码，变成2比特的代码字，输出到压缩链接器4。压缩链接器4对输入的2比特数据进行压缩链接，输出到映射器5。映射器5通过正交调制方式将输入的2比特的代码字分配到图5所示的4个信号点内的一个信号点上，将该信号点的I信号和Q信号输出到传输线路6。
接收机7由比特插入器8、解码器9、以及解码信息10构成。比特插入器8通过传输线路6对输入的接收信号(I，Q)进行比特插入，输出到解码器9。解码器9对输入的信号进行网格解码，作为解码信息10来输出。解码信息10表示解码出的数据，通过图中未示出的再现装置对该解码信息10进行再现，可以获得图像和话音。
从解码器9输出的状态度量(state metric)的信息供给监视电路11。监视电路11判定传输线路6上差错率，将该信息作为差错率信息12来输出。该差错率信息12例如作为将接收数据的天线方向调整到差错率最低方向时的数据来使用。
图2表示编码器3的结构方框图。该编码器3是卷积编码器，输入的1比特的数据b0被编码为(c1，c0)的2比特的数据后输出。输出的2比特的数据c1，c0通过延迟器21、22和异或逻辑和电路23、24构成的运算器来运算生成数据b0。
即，数据b0被输入到延迟器21、异或逻辑和电路23、以及异或逻辑和电路24。输入到延迟器21的数据b0被延迟一个单位时间，输出到延迟器23和异或逻辑电路23。输入到延迟器22的数据b0被再延迟一个单位时间，输出到延迟器24和异或逻辑电路24。异或逻辑和电路23通过运算当前输入到编码器3的数据b0、在其一个单位时间前输入到编码器3的数据、以及2个单位时间前输入到编码器3的数据的合计3个数据的异或逻辑和，来生成输出数据c1。
异或逻辑和电路24通过运算当前输入到编码器3的数据b0、以及2个单位时间前输入到编码器3的数据的合计3个数据的异或逻辑和，来生成输出数据c0。
这样，从编码器3输出的输出数据(c1、c0)输入到压缩链接器4。压缩链接器4在对传输线路6输出编码率R＝1/2的数据情况下，将输入的数据原封不动地输出到映射器5，而在输出编码率R＝3/4的数据情况下，将输入的数据进行压缩链接并输出到映射器5。
图3A、3B是说明压缩链接的图。如图3A所示，压缩链接器4根据保持的图3B所示的压缩链接表来压缩链接输入的数据(c1，c0)，输出数据(p1，p0)。
在图3B所示的压缩链接表中，“1”表示已输入的数据作为数据p0或p1来输出，“0”表示已输入的数据未输出(被消除)。例如，在输入图4A所示的数据情况下，输出图4B所示的数据。
即，如图4A所示，在数据X1～X6被输入到压缩链接器4作为输入数据c1，数据Y1～Y6被输入到压缩链接器4作为输入数据c0的情况下，而且由于按数据c0、c1的顺序来输入，所以在以数据Y1、X1、Y2、X2、...、Y6、X6的顺序依次输入到压缩链接器4的情况下，如图4B所示，数据X1、Y3、X4、Y6作为输出数据p1，数据Y1、X2、Y4、X5作为输出数据p0分别从压缩链接器4输出。由于输出数据按数据p0、p1的顺序来输出，所以从压缩链接器4按数据Y1、X1、X2、Y3、Y4、X5、Y6的顺序来输出。
由于输入的数据Y1、X1是与压缩链接表的值1的位置相当的数据，所以原封不动地作为输出数据p0、p1来输出，但由于输入的数据Y2是与压缩链接表的值0的位置相当的数据，所以被消除。然后，接着输出的(与压缩链接表的值1的位置相当)数据X2作为数据p0来输出。以下，同样地，与压缩链接表的值0的位置相当的数据被消除，与压缩链接表的值1相当的数据被输出。
这样，从压缩链接器4输出的数据通过映射器5被映射到图5所示的I轴、Q轴的正交坐标系中的信号点上。各信号点以90度的等角度来配置。图3A、3B所示的p1为信号分配的MSB(Most Significant Bit：最高有效比特)，p0为信号分配的LSB(Least Significant Bit：最低有效比特)。即，信号点的分配可以表示为(p1，p0)。
由映射器5映射的数据通过传输线路6被输入到接收机7的比特插入器8。图6A、6B是比特插入的说明图。比特插入是这样的处理：进行与压缩链接器4的压缩链接相反的处理，即在接收编码率R＝1/2的数据的情况下，将该接收的数据原封不动输出到解码器9，而在接收编码率R＝3/4的数据情况下，插入被消除的数据(比特)。
如图6A所示，比特插入器8根据图6B所示的解压缩链接表来比特插入通过传输线路6从发射机1输入的数据(p’1，p’0)，输出输出数据(c’1，c’0)。图6B所示的解压缩链接表的值1表示原封不动输出输入的数据，而值0表示插入0(插入比特)。
例如，在图7A所示的输入数据(是从压缩链接器4输出的数据，图4B所示的数据)被输入到比特插入器8的情况下，输出图7B所示的数据。由于从发射机1发送的数据为数据p0、p1的顺序，所以接收机7的比特插入器8中输入的顺序也为p’0、p’1。而且，从比特插入器8输出的数据的顺序为数据c’0、c’1。
数据p’0、p’1表示从发射机输出的数据p0、p1在传输线路6中因噪声、失真的影响而产生差错可能性的数据。
因此，作为输入数据p’0输入的数据X2是与解压缩链接表的值0的位置相当的数据，所以用插入0的形式来代替输入的数据X2，作为数据c’0来输出。然后，数据X2作为数据c’1来输出。这样，值0位置的输入数据被插入0后输出。
这样，由比特插入器8插入比特的数据被输出到解码器9。
图8表示解码器9的内部结构的方框图。解码器9由分支度量(branchmetric)生成器31(以下记述为BM生成器31)、相加-比较-选择(ACS：Add，Compare and Select)电路32、以及路径存储器33构成。解码器9中输入的信号输入到先计算从传输线路的噪声或失真的某个接收信号点至本来要接收的信号点的欧几里得距离的平方，再生成分支度量的BM生成器31。BM生成器31中产生的分支度量通过ACS电路32根据卷积码的网格被累积计算、比较，从而计算各状态的状态度量。
图9是说明由ACS电路32进行的状态度量计算的网格转换图。作为时刻t+1时状态00中进入的路径，有2个路径：在时刻t时状态00下选择分支度量BM00情况下的路径和在时刻t时状态01下选择分支度量BM11情况下的路径。比较在时刻t的状态00的状态度量中加上分支度量BM00的值所得的值和在时刻t的状态01的状态度量中加上分支度量BM11的值所得的值，将值小的路径用作时刻t+1时的状态00的状态度量。
同样，也可计算时刻t+1时的状态01、10、11的状态度量。
如上所述，ACS电路32一边类推编码端(传输端)的状态转换，一边控制路径存储器33。如果没有传输线路中的噪声和失真，则输入的信号与本来的发送信号点一致，所以BM生成器31分别将与发送的信号点有关的分支度量生成0，而将其他的分支度量生成信号点间的距离的平方。因此，在ACS电路32中，根据状态转换图来累积相加这些分支度量，计算状态度量时，对于本来的路径而言，状态度量是0，而对于其他的路径来说，状态度量保持大的值，所以可根据这点来估计发送信号序列。
这里，有输入的信号与噪声相乘的情况。输入的信号在本来的发送信号点上与噪声相加，所以与本来的发送信号点关联的分支度量不必限定为0，具有随噪声功率而变的不确定性。同样，也与其他的分支度量相关联，信号点间距离的平方也有依赖于噪声功率的不确定性。
但是，噪声功率小时的发送信号序列在ACS电路32中根据状态转换图来累积相加这些分支度量，计算状态度量后，对于本来的路径而言，状态度量是小的值，而就其他的路径来说，状态度量保持大的值，从而可估计发送信号序列。
图10表示ACS电路32的结构方框图。ACS电路32由对于状态00、01、10、11求各自的状态度量的状态00生成部41、状态01生成部42、状态10生成部43、以及状态11生成部44构成。状态00生成部41由加法器45-1、46-1和选择器47-1构成。将时刻t时的状态00的状态度量和分支度量BM00输入到加法器45-1相加。同样，将时刻t时的状态01的状态度量和分支度量BM11输入到加法器46-1相加。
选择器47-1从加法器45-1和加法器46-1来比较分别输入的值，将值小的一方输出到寄存器48-1。寄存器48-1将从选择器47-1输出的时刻t+1时的状态00的状态度量的值作为求下一个时刻t+2的状态00的状态度量时的值来存储，并且也输出到路径存储器33。
状态01生成部42由加法器45-2、46-2和选择器47-2组成。时刻t时的状态01的状态度量和分支度量BM10输入到加法器45-2中相加，时刻t时的状态11的状态度量和分支度量BM01输入到加法器46-2中相加。选择器47-2比较分别从加法器45-2和加法器46-2输入的值后，将值小的那个输出到寄存器48-2。寄存器48-2将从选择器47-2输出的时刻t+1时的状态01的状态度量的值作为求下一个时刻t+2的状态01的状态度量时的值来存储，并且也输出到路径存储器33。
状态10生成部43由加法器45-3、46-3和选择器47-3组成。时刻t时的状态00的状态度量和分支度量BM11输入到加法器45-3中相加，时刻t时的状态01的状态度量和分支度量BM00输入到加法器46-3中相加。选择器47-3比较分别从加法器45-1和加法器46-3输入的值，将值小的那个输出到寄存器48-3。寄存器48-3将从选择器47-3输出的时刻t+1时的状态10的状态度量的值作为求下一个时刻t+2的状态10的状态度量时的值来存储，并且也输出到路径存储器33。
状态11生成部44由加法器45-3、46-3和选择器47-4组成。时刻t时的状态10的状态度量和分支度量BM01输入到加法器45-4中相加，时刻t时的状态11的状态度量和分支度量BM10输入到加法器46-4中相加。选择器47-4比较分别从加法器45-1和加法器46-4输入的值，将值小的那个输出到寄存器48-4。寄存器48-4将从选择器47-4输出的时刻t+1时的状态11的状态度量的值作为求下一个时刻t+2的状态01的状态度量时的值来存储，并且也输出到路径存储器33。
但是，由于上述的ACS电路32的比特长度有限，引起随着分支度量相加的溢出，所以需要进行处理，以便不引起溢出。这样，将用于不引起溢出这样的处理称为归一化。图11表示一边进行归一化一边计算状态度量的ACS电路32的结构。
在图11所示的ACS电路32的结构中，从状态00生成部41输出的值通过减法器51-1供给寄存器48-1，从状态01生成部42输出的值通过减法器51-2供给寄存器48-2，从状态10生成部43输出的值通过减法器51-3供给寄存器48-3，从状态11生成部44输出的值通过减法器51-4供给寄存器48-4。来自寄存器48-1～48-4的输出被分别输入到路径存储器33和最小值运算器52。
最小值运算电路52运算从寄存器48-1～48-4输出的状态度量的最小值，将该值输出到减法器51-1～51-4、路径存储器33、以及监视电路11。减法器51-1～51-4分别从对应的状态生成部41～44输入的值中减去从最小值运算电路52输入的值。这样，完成归一化。
图12表示监视电路11的结构方框图。监视电路11由累计加法器61和表62构成。累计加法器61累计平均规定时间的最小状态度量的值，将该累计和输出到表62。表62由ROM(只读存储器)等构成，使用对从累计加法器61输出的值和噪声相关处理后的表来进行传输线路的噪声的判定。
图13表示累计加法器61的结构方框图。定时器71以规定的周期产生脉冲，将该脉冲供给最小SM(状态度量)值累计装置72。将从最小值运算电路52(图11)输出的状态度量的最小值和从最小SM值累计装置72输出的反馈的值输入到最小SM值累计装置72。此外，将从最小SM值累计装置72输出的值和用定时器71产生的脉冲也供给寄存器73。
下面参照图14A～图14D的定时图来说明图13所示的累计加法器61的操作。定时器71产生的脉冲(图14A)是用于使最小SM值的累计复位的复位脉冲，最小SM值累计装置72累计以规定的时刻t产生的脉冲和在其下一个时刻t+1产生的脉冲之间输入的最小SM值，将该值输出到寄存器73。
如果将图14B所示的值作为最小SM值输入到最小SM值累计装置72，则输出图14C所示的累计值。即，如果最小SM值累计装置72在时刻t时输入来自定时器71的脉冲时，则累计值复位到0。然后，依次累计在时刻t～t+1之间输入的最小SM值。接着，在时刻t+1中，如果再次输入来自的定时器71的脉冲，则累计值被复位为0。
寄存器73存储在来自定时器71的脉冲被输入时刻时从最小SM值累计装置72输入的值，将该值输出到表62。
图15A、15B表示表62中存储的表的示例图。在传输方式为QPSK、编码率R＝1/2的情况下，根据图15A所示的表来判定传输线路上的数据的传输差错率(C/N)的大小。此外，在传输方式为QPSK、编码率R＝3/4的情况下，根据图15B所示的表来判定传输线路上的数据的传输差错率的大小。
在判定上述传输线路的差错率中，需要计算最小状态度量的值的最小运算电路52和监视电路11中设置的、累计来自最小值运算电路52的输出的最小SM值累计装置72、以及存储累计到的值的寄存器73。这些电路(装置)52、72、73存在随着从发射机1发送的发送信号点的数目(状态数)(在上述中状态为4)增加而规模增大的问题。
此外，随着状态数的增加，还存在运算时间加长的问题。而且，在BS的传输方式中，提出使用分时不同的传输方式来传输的建议。在使用多个传输方式的情况下，在图12所示的监视电路11中，存在难以判定传输差错率的这样的问题。
发明概述
本发明的目的在于提供应用于接收机的差错率估计装置，该装置通过使用在求状态度量的电路中进行的归一化次数来判定传输线路上的差错率，可以缩短运算时间和缩小电路的规模。
本发明的另一目的在于提供应用上述差错率估计装置的接收机。
此外，本发明的目的在于提供差错率估计方法，在利用求状态度量时进行的归一化次数来判定传输线路上的差错率时，可缩短运算时间。
本发明的再一目的在于提供应用可估计上述差错率的方法的解码方法。
再有，本发明的目的在于提供信息提供媒体，该信息提供媒体包括执行使上述的差错率估计方法和解码方法具体化的方法的程序。
本发明的第1方案提供一种差错率估计装置，在对正交调制的信号进行解码时估计所述信号的差错率，该装置包括：计数部件，在规定时间内计数生成状态度量时进行的归一化次数；以及估计部件，根据所述计数部件计数的所述归一化次数来估计所述信号的差错率。
所述估计部件最好根据所述归一化次数和所述传输线路上的差错率相对应的表来估计所述差错率。
所述估计部件最好将所述计数部件计数的归一化的次数代入规定的函数。
所述计数部件最好仅对规定的传输方式或规定的编码率的信号计数所述归一化次数。
本发明的第2方案提供一种差错率估计方法，在对正交调制的信号进行解码时估计所述信号的差错率，该方法包括以下步骤：(1)在规定的时间内计数生成状态度量时进行的归一化的次数；以及(2)根据所述计数步骤计数的所述归一化次数来估计所述信号的差错率。
在所述估计步骤中，最好根据与所述归一化次数和所述传输线路上的差错率对应的表来估计所述差错率。
在所述估计步骤中，最好将所述计数步骤中计数的归一化过的次数代入规定的函数。
此外，在所述计数步骤中，仅对规定的传输方式或规定的编码率的信号计数所述归一化次数。
本发明的第3方案提供一种信息提供媒体，提供由接收并解码通过传输线路传输的正交调制过的信号的接收机来执行的控制信息，其中，所述控制信息包括：计数命令，在规定时间内计数生成状态度量时进行的归一化的次数；以及估计命令，根据执行所述计数命令时计数过的所述归一化次数来估计所述信号的差错率。
本发明的第4方案提供一种差错率估计装置，在对以多个传输方式或编码率调制过的信号进行解码时，估计所述信号的差错率，该装置包括：判定部件，判定所述信号的传输方式或编码率；计数部件，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；估计部件，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；以及选择部件，选择所述估计部件估计的每个所述信号的差错率中的一个。
所述选择部件最好选择与所述判定部件判定的传输方式或编码率对应的所述差错率。
所述选择部件最好通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
本发明的第5方案提供一种差错率估计方法，在对以多个传输方式或编码率调制的信号进行解码时估计所述信号的差错率，该方法包括以下步骤：(1)判定所述信号的传输方式或编码率；(2)以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；(3)根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；以及(4)选择所述估计步骤中估计的每个所述信号的差错率中的一个。
在所述选择步骤中，最好选择与所述判定步骤判定的传输方式或编码率对应的所述差错率。
此外，在所述选择步骤中，最好通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
本发明的第6方案提供一种信息提供媒体，提供由通过传输线路传输的接收以多个传输方式或编码率调制的信号的接收机来执行的控制信息，所述控制信息包括：判定命令，判定所述信号的传输方式或编码率；计数命令，以所述多个传输方式的每个方式或编码率来计数生成状态度量时进行的归一化的次数；估计命令，通过所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；以及选择命令，选择所述估计步骤中估计的每个所述信号的差错率中的一个。
本发明的第7方案提供一种差错率估计装置，在对以多个传输方式或编码率调制的信号进行解码时，估计所述信号的差错率，该装置包括：计数部件，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；估计部件，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；乘法部件，根据所述传输方式或编码率中规定的传输方式或编码率的所述估计部件估计的所述差错率的值，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及输出部件，将从所述乘法部件输出的每个所述信号的差错率相加后输出。
本发明的第8方案提供一种差错率估计方法，在对以多个传输方式或编码率调制的信号进行解码时，估计所述信号的差错率，该方法包括以下步骤：(1)以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；(2)根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；(3)根据所述传输方式或编码率中规定的传输方式或编码率的所述估计步骤中估计的所述差错率，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及(4)将从所述乘法部件输出的每个所述信号的差错率相加后输出。
本发明的第9方案提供一种信息提供媒体，提供由通过传输线路传输的接收以多个传输方式或编码率调制的信号的接收机来执行的控制信息，所述控制信息包括：计数命令，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；估计命令，根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；根据所述传输方式或编码率中规定的传输方式或编码率的所述估计步骤中估计的所述差错率，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及输出命令，将从所述乘法步骤输出的每个所述信号的差错率相加后输出。
本发明的第10方案提供一种接收机，对卷积编码、压缩链接处理、正交调制处理过的信号进行接收并解码，该接收机包括：解压缩链接处理部件，进行与所述压缩链接处理相反的处理；以及解码部件，对所述压缩链接处理过的正交调制数据进行解码；所述解码部件包括：分支度量计算部件，计算所述解压缩链接处理过的正交调制数据的分支度量；相加-比较-选择部件，具有估计信号差错率的差错估计部件，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及路径存储器部件，输出与该相加-比较-选择部件选择出的路径对应的信号序列；所述差错率估计部件包括：计数部件，在规定时间内计数生成状态度量时进行的归一化的次数；以及估计部件，根据所述计数部件计数的所述归一化次数来估计所述信号的差错率。
本发明的第11方案提供一种解码方法，对卷积编码、压缩链接处理、正交调制过的信号进行解码，所述解码方法包括以下步骤：(1)进行与所述压缩链接处理相反处理的解压缩链接；以及(2)对所述解压缩链接处理过的正交调制数据进行解码；所述解码步骤包括以下步骤：(a)计算所述解压缩链接处理过的正交调制数据的分支度量；(b)估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及(c)输出与该选择出的路径对应的信号序列；估计所述信号的差错率的步骤包括以下步骤：(i)在规定时间内计数生成状态度量时进行的归一化的次数；以及(ii)根据所述计数步骤中计数的所述归一化次数来估计所述信号的差错率。
本发明的第12方案提供一种接收机，对卷积编码、压缩链接处理、多种编码方式或编码率调制过的信号进行接收并解码，该接收机包括：解压缩链接处理部件，进行与所述压缩链接处理相反的处理；以及解码部件，对所述压缩链接处理过的正交调制数据进行解码；所述解码部件包括：分支度量计算部件，计算所述解压缩链接处理过的正交调制数据的分支度量；相加-比较-选择部件，具有估计信号差错率的差错估计部件，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及路径存储器部件，输出与该相加-比较-选择部件选择出的路径对应的信号序列；所述差错率估计部件包括：判定部件，判定所述信号的传输方式或编码率；计数部件，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；估计部件，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；以及选择部件，选择所述估计部件估计的每个所述信号的差错率中的一个。
本发明的第13方案提供一种解码方法，对卷积编码、压缩链接处理、以多种调制方式或编码率调制过的信号进行解码，所述解码方法包括以下步骤：(1)进行与所述压缩链接处理相反处理的解压缩链接；以及(2)对所述解压缩链接处理过的正交调制数据进行解码；所述解码步骤包括以下步骤：(a)计算所述解压缩链接处理过的正交调制数据的分支度量；(b)估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及(c)输出与该选择出的路径对应的信号序列；估计所述差错率的差错率估计步骤包括以下步骤：(i)判定步骤，判定所述信号的传输方式或编码率；(ii)以所述多个传输方式的每个传输方式或每个编码率来计数生成状态度量时进行的归一化的次数；(iii)根据所述计数步骤中计数的所述归一化次数来估计每个所述信号的差错率；以及(iv)选择所述估计步骤中估计的每个所述信号的差错率中的一个。
本发明的第14方案提供一种接收机，对卷积编码、压缩链接处理、以多种编码方式或编码率调制过的信号进行接收并解码，该接收机包括：解压缩链接处理部件，进行与所述压缩链接处理相反的处理；以及解码部件，对所述压缩链接处理过的正交调制数据进行解码；所述解码部件包括：分支度量计算部件，计算所述解压缩链接处理过的正交调制数据的分支度量；相加-比较-选择部件，具有估计信号差错率的差错估计部件，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及路径存储器部件，输出与该相加-比较-选择部件选择出的路径对应的信号序列；所述差错率估计部件包括：计数部件，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；估计部件，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；乘法部件，在所述编码方式或编码率内，根据规定的编码方式或编码率的所述估计部件估计的所述差错率的值来决定与每个所述信号的差错率相乘的值，并进行相乘；以及输出部件，将从所述乘法部件输出的每个所述信号的差错率相加后输出。
本发明的第15方案提供一种解码方法，对卷积编码、压缩链接处理、以多种调制方式或编码率调制过的信号进行解码，该解码方法包括以下步骤：(1)进行与所述压缩链接处理相反处理的解压缩链接；以及(2)对所述解压缩链接处理过的正交调制数据进行解码；所述解码步骤包括以下步骤：(a)计算所述解压缩链接处理过的正交调制数据的分支度量；(b)估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及(c)输出与该选择出的路径对应的信号序列；估计所述差错率的差错率估计步骤包括以下步骤：(i)以所述多个传输方式的每个传输方式或每个编码率来计数生成状态度量时进行的归一化的次数；(ii)根据所述计数步骤中计数的所述归一化次数来估计每个所述信号的差错率；(iii)在所述调制方式或编码率内，根据以规定的调制方式或编码率的所述估计步骤中估计的所述差错率的值，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及(iv)将从所述乘法步骤输出的每个所述信号的差错率相加后输出。
附图的简单说明
图1表示发送装置和接收装置的结构方框图。
图2表示图1的编码器的结构方框图。
图3A、3B是说明图1的压缩链接器的图。
图4A、4B是说明压缩链接器的输入输出数据的图。
图5是说明图1的映射器进行的信号点配置的图。
图6A、6B是说明图1的比特插入器的图。
图7A、7B是说明图1的比特插入器的输入输出数据的图。
图8表示图1的解码器的结构方框图。
图9是格构线图。
图10表示图8的ACS电路的结构方框图。
图11表示进行归一化的ACS电路的结构方框图。
图12表示图8的监视电路的结构方框图。
图13表示图12的累积加法器的结构方框图。
图14A～图14D是说明图13的累积加法器的操作定时图。
图15A、15B表示图12的表中存储的表的图。
图16表示本发明的ACS电路的结构方框图。
图17表示应用本发明的监视电路的结构方框图。
图18表示图17的归一化次数累计电路的结构方框图。
图19A～图19D是说明图18的归一化次数累计电路的操作定时图。
图20A、20B表示图17的表中存储的表的图。
图21A、21B表示图17的表中存储的表的图。
图22表示监视电路的另一结构方框图。
图23是图解说明图22的函数运算电路的函数的曲线图。
图24是说明不同编码率的帧结构的图。
图25是说明解码器的另一结构的图。
图26表示图25的监视电路的结构方框图。
图27表示图26的归一化次数累计电路的结构方框图。
图28A～28F是说明图27的归一化次数累计电路的操作定时图。
图29表示监视电路的另一结构示例的方框图。
图30表示监视电路的又一结构示例的方框图。
图31表示图30的选择器的结构图。
图32表示图30的选择器的结构图。
图33表示图30的选择器中存储的表的图。
图34表示图30的选择器中存储的表的图。
图35表示同时接收不同编码率的信号时的监视电路和接收机的结构方框图。
图36表示图35的监视电路的结构方框图。
图37表示图36的选择器中存储的表的图。
图38是说明用软件实现编码处理时的硬件结构的图。
图39是说明用软件实现解码处理时的硬件结构的图。
实施发明的最好形式
由于应用本发明的发射机和接收机分别与图1所示的结构基本相同，所以省略其说明。在本发明中，在接收机端进行的传输线路上的差错率的判定方法与上述方法不同。因此，首先参照图16来说明解码器9的ACS电路32的结构。
图16表示ACS电路32的结构方框图，该电路用所有状态的状态度量的高位1比特的数据来进行归一化，求状态度量。在从生成状态00的状态度量的状态00生成部41输出的N比特的数据中，将最高位的1比特通过运算异或逻辑的EXOR(exclusive OR)电路81-1输入到寄存器48-1，将除了最高位的1比特以外的N-1比特不通过EXOR电路81-1输入到寄存器48-1。在EXOR电路81-1中还输入来自运算逻辑积的AND电路82的数据。将从寄存器48-1输出的数据供给路径存储器33，并且将最高位的1比特也供给AND电路82。
同样，在从状态01生成部42输出的N比特的数据中，将最高位的1比特通过EXOR电路81-2输入到寄存器48-2，将除了最高位的1比特以外的N-1比特不通过EXOR电路81-2输入到寄存器48-2。在EXOR电路81-2中还输入来自AND电路82的数据。将从寄存器48-2输出的数据供给路径存储器33，并且将最高位的1比特也供给AND电路82。
此外，在从状态10生成部43输出的N比特的数据中，将最高位的1比特通过EXOR电路81-3输入到寄存器48-3，将除了最高位的1比特以外的N-1比特不通过EXOR电路81-3输入到寄存器48-3。在EXOR电路81-3中还输入来自AND电路82的数据。将从寄存器48-3输出的数据供给路径存储器33，并且将最高位的1比特也供给AND电路82。
而且，在从状态11生成部44输出的N比特的数据中，将最高位的1比特通过EXOR电路81-4输入到寄存器48-4，将除了最高位的1比特以外的N-1比特不通过EXOR电路81-4输入到寄存器48-4。在EXOR电路81-4中还输入来自AND电路82的数据。将从寄存器48-4输出的数据供给路径存储器33，并且将最高位的1比特也供给AND电路82。
AND电路82在从寄存器48-1～48-4输出的数据的高位1比特都为1时输出1，在除此以外时则输出0。各状态的状态度量的值慢慢增加，在最小状态度量的最高位的1比特变为1时，使用异或逻辑和电路(EXOR电路81-1～81-4)，通过使所有状态的状态度量的最高位比特为0，来进行归一化。
图17表示监视电路11的结构方框图。监视电路11由归一化次数累计电路91和表92构成。从ACS电路32将归一化信息输入到归一化次数累计电路91。归一化信息是ACS电路32每次进行归一化时输出到监视电路11的信息。
图18表示归一化次数累计电路91的结构方框图。归一化次数累计电路91由定时器101、归一化次数累计计数器102、以及寄存器103构成。从ACS电路32输出的归一化信息被输入到归一化次数累计计数器102。以每隔定时器101的规定时间产生的脉冲也被输入到归一化次数累计计数器102。此外，定时器101产生的脉冲还被输出到寄存器103。来自归一化次数累计计数器102的输出也被输入到寄存器103。
下面参照图19A～19D的定时图，来说明图18所示的归一化次数累计电路91的操作。如图19A所示，由定时器101每隔一个单位时间来产生脉冲，将该产生的脉冲供给归一化次数累计计数器102和寄存器103。如图19B所示，在从ACS电路32输出归一化信息的情况下，归一化次数累计计数器102计数该输入次数。在图19～19D所示的示例中，在一个单位时间中输入8次归一化信息。
归一化次数累计计数器102在从定时器101供给的每个脉冲中，将计数值输出到寄存器103(图19D)，并且将该值复位到0。这样，输出到寄存器103的被存储的计数值在输入来自定时器101的脉冲时被输出到表92中。
图20A、20B表示表92存储的表的示例图。图20A、20B所示的表表示从归一化次数累计电路91的寄存器103输出的计数值和根据该计数值估计的传输线路6的传输差错率的值(BER：Bit Error Rate(误码率))之间的对应关系。图20A是传输方式为QPSK时编码率R＝1/2情况的表，图20B是传输方式为QPSK时编码率R＝3/4情况的表。
例如，在传输方式为QPSK时编码率R＝1/2情况下，从寄存器103供给的计数值为355以上时，作为传输线路6的差错率信息12(图1)输出的值是0.50×10-3。同样，从传输方式、编码率、以及与计数值对应的值中，输出根据表计算出的值来作为差错率信息12。
图21A、21B表示作为差错率信息12输出CN比(Carrier to Noise Ration：载波与噪声比)情况的表。图21A是传输方式为QPSK方式时编码率R＝1/2情况的表，图21B是传输方式为QPSK方式时编码率R＝3/4情况的表。例如，在传输方式为QPSK方式、编码率＝1/2的情况下，从寄存器103供给的计数值在355以上时，作为传输线路6的差错率信息12输出的值为3.00(dB)。
图22表示监视电路11的另一结构方框图。图22所示的监视电路11由归一化次数累计电路91和函数运算电路111构成。函数运算电路111在估计差错率信息12时不用图20A、20B或图21A、21B所示的表，而使用根据这些表算出的函数f来估计。
在图20A所示的传输方式为QPSK方式、编码率R为1/2情况下的表中，在计数值为345～354(设代表值为350)时，BER为1.09×10-3，在计数值为335～344(设代表值为340)时，BER为0.80×10-2。换句话说，如果计数值从350到340减少10个，则作为BER的值，却变成约为4倍。考虑到这种情况，如果计算函数运算电路111中使用的式，则如下式(1)所示。
f(input)＝0.0005×4((360-input)/10) …(1)
在式(1)中，input表示从归一化次数累计电路91输入的计数值。
在式(1)中，作为input取得的计数值的范围在335以上、354以下。在计数值为334以下的情况下，作为差错率信息12，输出0.2×10-1，而在计数值为355以上的情况下，作为差错率信息12，输出0.5×10-3。
这是因为由函数f获得的值与形成表时使用的值之间产生差别(不依据函数而变)的缘故。这样，在实用的范围中，在没有问题的范围内使用函数f，而在其他范围中，输出计数值时的值。
同样，作为与图20B的传输方式是QPSK方式、编码率R为3/4的情况的表的情况对应的函数f，导出下式(2)。
f(input)＝0.0033×3((580-input)/10) …(2)
在式(2)中，作为input取得的计数值的范围在545以上、565以下。在计数值为544以下的情况下，输出1.90×10-1作为差错率信息12，而在计数值为565以上的情况下，输出4.80×10-3作为差错率信息12。
作为与图21A所示的传输方式为QPSK方式、编码率R为1/2的情况的表的情况对应的函数f，导出下式(3)。
f(input)＝0.05×(input-300) …(3)
在式(3)中，作为input取得的计数值的范围在335以上、355以下。在计数值为334以下的情况下，输出1.50作为差错率信息12，而在计数值为355以上的情况下，输出3.00作为差错率信息12。
作为与图21B所示的传输方式为QPSK方式、编码率R为3/4的情况的表的情况对应的函数f，导出下式(4)。
f(input)＝0.025×(input-500) …(4)
在式(4)中，作为input取得的计数值的范围在544以上、565以下。在计数值为544以下的情况下，输出0.85作为差错率信息12，而在计数值为565以上的情况下，输出2.20作为差错率信息12。
图23表示形成表时的数据和式(1)～式(4)中某一个式所得的曲线之间的关系。由图23可知，式(1)～式(4)是虚线内存在的表的值的近似式。在虚线外时，由于不与表的值近似，所以如上所述，输出规定的值。在实用时，由式(1)～式(4)获得的BER或C/N值充分的情况下，由式(1)～式(4)所得的范围以外也可输出差错率信息12。
在上述的说明中，说明了传输方式为QPSK方式、编码率R为1/2或3/4的某一个的情况，但有不同传输方式或编码率R混杂的情况。例如，如图24所示，以传输方式为QPSK方式、但其编码率R是1/2和3/4混在一起的情况为例来进行以下的说明。
图25表示混合不同编码率情况下的解码器9和监视电路11的结构方框图。在该结构中，从比特插入器8(图1)将与编码率R有关的信息输入到监视电路11。比特插入器8判定编码率R，在编码率为输入1/2信号的情况下，将该信号原封不动地输入到解码器9，而在编码率为输入3/4信号的情况下，通过进行解压缩链接来插入比特，将判定过的编码率R的信息输入到监视电路11，使该信号输出到解码器9。
图26表示图25所示的监视电路11的结构方框图。将来自ACS电路32的归一化信息和来自比特插入器8的编码率信息输入到该结构中的归一化次数累计电路91。
图27表示图26所示的归一化次数累计电路91的结构方框图。在该结构中，将编码率信息输入到定时器101和归一化次数累计计数器102。归一化信息和从定时器101输出的脉冲也被输入到归一化次数累计计数器102。来自归一化次数累计计数器102的输出和来自定时器101的脉冲被输入到寄存器103。
下面，参照图28A～28F的定时图来说明图27所示的归一化次数累计电路91的操作。如图28A所示，表示在传输方式都是QPSK方式，但其编码率R按1/2、3/4、1/2的顺序来变化的情况，如图28B所示，说明在定时器101中发生脉冲的情况。假设定时器101中产生的规定时刻的脉冲和其下一个时刻的脉冲之间的间隔为1个单位时间。
这里，例如，如果假设编码率信息在编码率R＝1/2时为1、在编码率R＝3/4时为0，则在如图28A所示那样变化编码率R的情况下，编码率信息就如图28C所示。然后，如图28D所示，归一化信息在1个单位时间内编码率R＝1/2时被输入6次，在编码率R＝3/4时被输入2次，在这样共计8次的归一化信息被输入到归一化次数累计计数器102的情况下，归一化次数累计计数器102对相同编码率R时的归一化的次数不计数，换句话说，仅在编码率信息为1期间时计数归一化的次数。
即，在图28E所示的例中，由于仅计数编码率R＝1/2时的归一化的次数，所以作为1个单位时间的归一化次数，作为从寄存器103输出到表92的值为6。
表92使用这样输入的值和存储的表来计算并输出差错率信息12。作为表92存储的表，可以使用图20A、20B所示的表，也可使用图21A、21B所示的表。此外，也可以根据函数f来求差错率信息12。
图29表示在不同传输方式和编码率R混在一起的情况下估计差错率信息12的监视电路11的另一结构方框图。在该结构中，将编码率R分成1/2信号和3/4信号来估计差错率信息12。来自ACS电路32的归一化信息被输入到归一化次数累计电路91-1和归一化次数累计电路91-2。将来自比特插入器8的编码率信息供给归一化次数累计电路91-2和选择器122，并且通过NOT电路121还供给归一化次数累计电路91-1。为了通过NOT电路121来输入归一化次数累计电路91-1中输入的编码率信息，而输入与归一化次数累计电路91-2相反的信息。
从归一化次数累计电路91-1输出的信息被输入到表92-1，从归一化次数累计电路91-2输出的信息被输入到表92-2。从表92-1和表92-2输出的信息被分别输入到选择器122。选择器122根据输入的编码信息来选择输出从表92-1、92-2输入的信息中一个。
归一化次数累计电路91-1和归一化次数累计电路91-2分别是图12所示的结构。归一化次数累计电路91-1计数编码率信息为编码率R＝1/2时输入的归一化次数，归一化次数累计电路91-2计数编码率信息为编码率R＝3/4时输入的归一化次数。如上所述，归一化次数累计电路91-1和归一化次数累计电路91-2输入的编码率信息是输入彼此相反的信息，所以在一个电路计数归一化次数期间，另一电路不进行计数。
这样，由归一化次数累计电路91-1、91-2计数的归一化次数被分别输出到对应的表91-1、91-2。在表92-1中，存储图20A和图21A所示的表，在表92-2中，存储图20B和图21B所示的表。表92-1、92-2根据分别存储的表来估计差错率信息12，将其结果输出到选择器122。选择器122选择与输入的编码率信息表示的编码率对应的来自表92-1、92-2的输入，作为差错率信息12来输出。
图30表示监视电路11的另一结构的方框图。该结构中的选择器131不使用编码信息而选择输出来自表92-1、92-2的输出。图31示出选择器131的结构。在选择器131中预先存储常数C，通过比较该常数C和输入的值，来决定输出的信息。即，设input 0为来自表92-1的输入、设input 1为来自表92-2的输入的情况下，在input 0比常数C大的情况下，将input 0作为差错率信息12来输出，而在input 0比常数C小或相等的情况下，将input 1作为差错率信息12来输出。
图32表示选择器131的另一结构的方框图。该选择器131输出对输入的值进行规定加权过的值。来自表92-1的信息被输入到乘法器141-1，来自表92-2的信息被输入到乘法器141-2。乘法器141-1、141-2将规定的值分别乘以输入的值，然后将该值输出到加法器142。加法器142将输入的值相加后输出。
图33是表示由乘法器141-1、141-2相乘的加权值的表。该表被预先存储在图中未示出的存储部中，根据需要来供给选择器131的乘法器141-1和乘法器141-2。此外，该表是与图21A、21B所示的表对应的表。用于加权的值根据编码率R＝1/2方的差错率信息12(从表91-1输出的信息)来决定。例如，在乘法器141-1中输入的来自表92-1的信息为2.5的情况下，将1.0作为加权值供给乘法器141-1，而将0.0作为加权值供给乘法器141-2。
图34是作为加权值的另一个表。该表是根据编码率R＝3/4的归一化次数的信息来进行加权情况下的表。根据该表，在进行加权的情况下，将来自归一化次数累计电路91-2的输出分别供给乘法器141-1和乘法器141-2(图32)。然后，乘法器141-1、141-2根据分别输入的归一化信息对从表92-1、92-2输入的值进行加权输出。例如，在从归一化次数累计电路91-2输出的归一化累计数的信息是570的情况下，乘法器141-1将从表92-1输入的值乘以0.0，乘法器141-2将从表92-2输入的值乘以1.0后输出到加法器142。
在上述说明中，表92-1、92-2根据存储的表来估计差错率信息12，但也可以使用上述函数来估计。即，也可以使用采用式(3)函数的函数运算电路来代替表92-1，使用采用式(2)函数的函数运算电路来代替表92-2。
下面说明同时接收、处理由不同传输方式(编码率)传输的两个以上的信号情况下的监视电路11。图35表示包括同时接收、处理由不同传输方式(编码率)传输的两个以上的信号的监视电路11的结构方框图。监视电路11从解码器9和解码器9’两者来输入归一化信息。
图36表示图35的监视电路11的结构方框图。解码器9的归一化信息被输入到归一化次数累计电路91-1，解码器9’的归一化信息被输入到归一化次数累计电路91-2。从归一化次数累计电路91-1输出的信息被输入到表91-1，从归一化次数累计电路91-2输出的信息被输入到表92-2。从表92-1、92-2输出的信息被分别输入到选择器131。
归一化次数累计电路91-1、91-2分别如图3所示那样构成，归一化次数累计电路91-1累计编码率R＝1/2的信号的归一化次数，归一化次数累计电路91-2累计编码率R＝3/4的信号的归一化次数。表92-1存储图21A的表，假定表92-2存储图21B的表。而且，选择器131具有图32所示的结构，存储图37所述的表，根据该存储的表来输出对输入的值进行加权过的值。
图37所示的表表示根据编码率R＝3/4的差错率信息12的估计值(从表92-2输出的信息)来进行加权情况下的表。例如，从表92-2输出的估计值为2.5的情况下，选择器131根据图37所示的表将1.0乘以从表92-1输入的估计值，将0.0乘以从表92-2输入的估计值，输出将这些值相加在一起的值。
如上所述，因为用求状态度量的ACS电路32进行的归一化次数来计算传输线路上的差错率，所以可以使电路规模小型化、简单化。此外，即使对于以不同的传输方式或编码率传输的信号，也可以适当地估计差错率信息。
下面，用图38来说明用软件来处理图1～图37说明的编码处理情况下的发射机1的硬件结构。
在图38中，发射机1包括：执行处理程序的CPU(Central Processing Unit：中央处理器)1001；存储根据图1～图37说明的编码处理步骤进行处理的处理程序的ROM(只读存储器)1002；暂时存储处理数据的RAM(随机存取存储器)1003；存储编码传输的数据的外部存储装置1004；以及通过传输线路6对接收机7发送信号点的I信号和Q信号的通信I/F(接口)1005。而且，包括连接各电路并传输程序或数据的总线1006。
外部存储装置1004是磁盘、光盘等可进行程序存取的信息记录媒体。
本实施例的处理程序被存储在ROM1002中来构成，但也可以存储到外部存储装置1004，通过总线1006实时传送到RAM1003，由CPU1001来执行。此外，也可以构成通信I/F1005，使得可进行信号的发送接收，通过传输线路从外部终端装置用通信I/F1005来接收处理程序，在存储到RAM1003或外部存储装置1004之后，由CPU1001来执行。
即，除了磁盘、CD-ROM等信息记录媒体组成的提供媒体以外，通过导入因特网、数字卫星等传输媒体，发射机1的进行上述各处理的计算机程序可以由CPU1001来处理。
下面用图39来说明用软件来处理图1～图37说明的解码处理情况下的接收机7的硬件结构。
在图39中，接收机7包括：执行处理程序的CPU(Central Processing Unit：中央处理器)2001；存储根据图1～图37说明的解码处理步骤进行处理的处理程序的ROM(只读存储器)2002；暂时存储处理数据的RAM(随机存取存储器)2003；存储解码出的数据的解码信息10的外部存储装置2004；以及通过传输线路6用于从发射机1接收I信号和Q信号的通信I/F(接口)2005。而且，包括连接各电路并传输程序或数据的总线2006。
外部存储装置2004是磁盘、光盘等可进行程序存取的信息记录媒体。
本实施例的处理程序被存储在ROM2002中来构成，但也可以存储到外部存储装置2004，通过总线2006实时传送到RAM2003，由CPU2001来执行。此外，也可以通过传输线路从外部终端装置用通信I/F2005来接收处理程序，在存储到RAM2003或外部存储装置2004之后，由CPU2001来执行。
即，除了磁盘、CD-ROM等信息记录媒体组成的提供媒体以外，通过导入因特网、数字卫星等传输媒体，接收机7的进行上述各处理的计算机程序可以由CPU2001来处理。
根据采用如上所述的本发明的差错率估计装置、差错率估计方法、以及信息记录媒体的上述实施例，在规定时间内计数生成状态度量时进行的归一化的次数，根据该计数的归一化次数来估计信号的差错率，所以可以将估计信号差错率的装置小型化，可以进行高速的运算。
此外，根据应用本发明的差错率估计装置、差错率估计方法、以及信息记录媒体的上述实施例，由于以多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数，根据该计数的归一化次数来估计每个信号的差错率，所以可以将估计信号的差错率的装置结构小型化，并进行高速运算。
此外，根据应用本发明的差错率估计装置、差错率估计方法、以及信息记录媒体的上述实施例，由于以多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数，根据该计数的归一化次数来估计每个信号的差错率，根据规定的传输方式或编码率的估计部件估计的差错率的值，来决定与每个信号的差错率相乘的值，并进行相乘，而且相加输出，所以可以将估计信号的差错率的装置结构小型化，并进行高速运算。
产业上的可利用性
本发明的差错率估计装置和差错率估计方法可以应用于传输信号的各种装置。
Claims (38)
1、一种差错率估计装置，在对正交调制的信号进行解码时估计所述信号的差错率，该装置包括：
计数部件(91：101，102，103)，在规定时间内计数生成状态度量时进行的归一化次数；以及
估计部件(92，111)，根据所述计数部件计数的所述归一化次数来估计所述信号的差错率。
2、如权利要求1所述的差错率估计装置，其中，所述估计部件根据与所述归一化次数和所述传输线路上的差错率相对应的表来估计所述差错率。
3、如权利要求1所述的差错率估计装置，其中，所述估计部件将所述计数部件计数的归一化的次数代入规定的函数。
4、如权利要求1所述的差错率估计装置，其中，所述计数部件仅对规定的传输方式或规定的编码率的信号计数所述归一化次数。
5、一种差错率估计方法，在对正交调制的信号进行解码时估计所述信号的差错率，该方法包括以下步骤：
在规定的时间内计数生成状态度量时进行的归一化的次数；以及
根据所述计数步骤计数的所述归一化次数来估计所述信号的差错率。
6、如权利要求5所述的差错率估计方法，其中，在所述估计步骤中，根据与所述归一化次数和所述传输线路上的差错率对应的表来估计所述差错率。
7、如权利要求5所述的差错率估计方法，其中，在所述估计步骤中，将所述计数步骤中计数的归一化过的次数代入规定的函数。
8、如权利要求5所述的差错率估计方法，其中，在所述计数步骤中，仅对规定的传输方式或规定的编码率的信号计数所述归一化次数。
9、一种信息提供媒体，提供由接收并解码通过传输线路传输的正交调制过的信号的接收机来执行的控制信息，其中，所述控制信息包括：
计数命令，在规定时间内计数生成状态度量时进行的归一化的次数；以及
估计命令，根据执行所述计数命令时计数过的所述归一化次数来估计所述信号的差错率。
10、如权利要求9所述的信息提供媒体，其中，所述估计命令根据与所述归一化次数和所述传输线路上的差错率对应的表来估计所述差错率。
11、如权利要求9所述的信息提供媒体，其中，所述估计命令将所述计数部件计数过的归一化过的次数代入规定的函数。
12、如权利要求9所述的信息提供媒体，其中，所述计数命令仅对规定的传输方式或规定的编码率的信号计数所述归一化次数。
13、一种差错率估计装置，在对以多个传输方式或编码率调制过的信号进行解码时，估计所述信号的差错率，该装置包括：
判定部件(62)，判定所述信号的传输方式或编码率；
计数部件(91)，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
估计部件(92、111)，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；以及
选择部件(32、33)，选择所述估计部件估计的每个所述信号的差错率中的一个。
14、如权利要求13所述的差错率估计装置，其中，所述选择部件选择与所述判定部件判定的传输方式或编码率对应的所述差错率。
15、如权利要求13所述的差错率估计装置，其中，所述选择部件通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
16、一种差错率估计方法，在对以多个传输方式或编码率调制的信号进行解码时估计所述信号的差错率，该方法包括以下步骤：
判定所述信号的传输方式或编码率；
以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；以及
选择所述估计步骤中估计的每个所述信号的差错率中的一个。
17、如权利要求16所述的差错率估计方法，其中，在所述选择步骤中，选择与所述判定步骤判定的传输方式或编码率对应的所述差错率。
18、如权利要求16所述的差错率估计方法，其中，在所述选择步骤中，通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
19、一种信息提供媒体，提供接收由通过传输线路传输的多个传输方式或编码率调制的信号的接收机来执行的控制信息，所述控制信息包括：
判定命令，判定所述信号的传输方式或编码率；
计数命令，以所述多个传输方式的每个方式或编码率来计数生成状态度量时进行的归一化的次数；
估计命令，通过所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；以及
选择命令，选择所述估计步骤中估计的每个所述信号的差错率中的一个。
20、一种差错率估计装置，在对以多个传输方式或编码率调制的信号进行解码时，估计所述信号的差错率，该装置包括：
计数部件(91)，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
估计部件(92)，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；
乘法部件(111)，根据所述传输方式或编码率中规定的传输方式或编码率的所述估计部件估计的所述差错率的值，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及
输出部件(32、33)，将从所述乘法部件输出的每个所述信号的差错率相加后输出。
21、一种差错率估计方法，在对以多个传输方式或编码率调制的信号进行解码时，估计所述信号的差错率，该方法包括以下步骤：
以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；
根据所述传输方式或编码率中规定的传输方式或编码率的所述估计步骤中估计的所述差错率，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及
将从所述乘法部件输出的每个所述信号的差错率相加后输出。
22、一种信息提供媒体，提供由通过传输线路传输的接收以多个传输方式或编码率调制的信号的接收机来执行的控制信息，所述控制信息包括：
计数命令，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
估计命令，根据所述计数步骤中计数的归一化次数来估计每个所述信号的差错率；
根据所述传输方式或编码率中规定的传输方式或编码率的所述估计步骤中估计的所述差错率，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及
输出命令，将从所述乘法步骤输出的每个所述信号的差错率相加后输出。
23、一种接收机(6)，对卷积编码、压缩链接处理、正交调制处理过的信号进行接收并解码，该接收机包括：
解压缩链接处理部件(8)，进行与所述压缩链接处理相反的处理；以及
解码部件(9)，对所述压缩链接处理过的正交调制数据进行解码；
所述解码部件包括：
分支度量计算部件(31)，计算所述解压缩链接处理过的正交调制数据的分支度量；
相加-比较-选择部件(32、11)，具有估计信号差错率的差错估计部件(11)，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及
路径存储器部件(33)，输出与该相加-比较-选择部件选择出的路径对应的信号序列；
所述差错率估计部件(11)包括：
计数部件(91)，在规定时间内计数生成状态度量时进行的归一化的次数；以及
估计部件(92、111)，根据所述计数部件计数的所述归一化次数来估计所述信号的差错率。
24、如权利要求23所述的接收机，其中，所述估计部件根据所述归一化次数和所述传输线路上的差错率相对应的表来估计所述差错率。
25、如权利要求23所述的接收机，其中，所述估计部件将所述计数部件计数的归一化过的次数代入规定的函数。
26、如权利要求23所述的接收机，所述计数部件仅计数与规定的传输方式或规定的编码率的信号对应的所述归一化次数。
27、一种解码方法，对卷积编码、压缩链接处理、正交调制过的信号进行解码，
所述解码方法包括以下步骤：
进行与所述压缩链接处理相反处理的解压缩链接；以及
对所述解压缩链接处理过的正交调制数据进行解码；
所述解码步骤包括以下步骤：
计算所述解压缩链接处理过的正交调制数据的分支度量；
估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及
输出与该选择出的路径对应的信号序列；
估计所述信号的差错率的步骤包括以下步骤：
在规定时间内计数生成状态度量时进行的归一化的次数；以及
根据所述计数步骤中计数的所述归一化次数来估计所述信号的差错率。
28、如权利要求27所述的解码方法，其中，在所述估计步骤中，根据与所述归一化次数和所述传输线路上的差错率对应的表来估计所述差错率。
29、如权利要求27所述的解码方法，其中，在所述估计步骤中，在所述计数步骤中将计数的归一化的次数代入规定的函数。
30、如权利要求27所述的解码方法，其中，在所述计数步骤中，仅计数与规定的传输方式或规定的编码率的信号对应的所述归一化次数。
31、一种接收机(6)，对卷积编码、压缩链接处理、多种编码方式或编码率调制过的信号进行接收并解码，
该接收机包括：
解压缩链接处理部件(8)，进行与所述压缩链接处理相反的处理；以及
解码部件(9)，对所述压缩链接处理过的正交调制数据进行解码；
所述解码部件(9)包括：
分支度量计算部件(31)，计算所述解压缩链接处理过的正交调制数据的分支度量；
相加-比较-选择部件(32、11)，具有估计信号差错率的差错估计部件(11)，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及
路径存储器部件(33)，输出与该相加-比较-选择部件选择出的路径对应的信号序列；
所述差错率估计部件(11)包括：
判定部件(62)，判定所述信号的传输方式或编码率；
计数部件(91)，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
估计部件(92、111)，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；以及
选择部件，选择所述估计部件估计的每个所述信号的差错率中的一个。
32、如权利要求31所述的接收机，其中，所述选择部件选择与所述判定部件判定出的传输方式或编码率对应的所述差错率。
33、如权利要求31所述的接收机，其中，所述选择部件通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
34、一种解码方法，对卷积编码、压缩链接处理、以多种调制方式或编码率调制过的信号进行解码，
所述解码方法包括以下步骤：
进行与所述压缩链接处理相反处理的解压缩链接；以及
对所述解压缩链接处理过的正交调制数据进行解码；
所述解码步骤包括以下步骤：
计算所述解压缩链接处理过的正交调制数据的分支度量；
估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及
输出与该选择出的路径对应的信号序列；
估计所述差错率的差错率估计步骤包括以下步骤：
判定步骤，判定所述信号的传输方式或编码率；
以所述多个传输方式的每个传输方式或每个编码率来计数生成状态度量时进行的归一化的次数；
根据所述计数步骤中计数的所述归一化次数来估计每个所述信号的差错率；以及
选择所述估计步骤中估计的每个所述信号的差错率中的一个。
35、如权利要求34所述的解码方法，其中，在所述选择步骤中，选择与所述判定步骤判定的传输方式或编码率对应的所述差错率。
36、如权利要求34所述的解码方法，其中，在所述选择步骤中，通过比较输入的多个差错率和规定的基准值来选择输出的差错率。
37、一种接收机(6)，对卷积编码、压缩链接处理、以多种编码方式或编码率调制过的信号进行接收并解码，
该接收机包括：
解压缩链接处理部件(8)，进行与所述压缩链接处理相反的处理；以及
解码部件(9)，对所述压缩链接处理过的正交调制数据进行解码；
所述解码部件(9)包括：
分支度量计算部件(31)，计算所述解压缩链接处理过的正交调制数据的分支度量；
相加-比较-选择部件(32、11)，具有估计信号差错率的差错估计部件(11)，对于该计算出的分支度量进行相加、比较，参照并选择所述差错估计部件估计出的结果；以及
路径存储器部件(33)，输出与该相加-比较-选择部件选择出的路径对应的信号序列；
所述差错率估计部件(11)包括：
计数部件(91)，以所述多个传输方式的每个方式或每个编码率来计数生成状态度量时进行的归一化的次数；
估计部件(92、111)，根据所述计数部件计数的归一化次数来估计每个所述信号的差错率；
乘法部件(111)，在所述编码方式或编码率内，根据规定的编码方式或编码率的所述估计部件估计的所述差错率的值来决定与每个所述信号的差错率相乘的值，并进行相乘；以及
输出部件，将从所述乘法部件输出的每个所述信号的差错率相加后输出。
38、一种解码方法，对卷积编码、压缩链接处理、以多种调制方式或编码率调制过的信号进行解码，
该解码方法包括以下步骤：
进行与所述压缩链接处理相反处理的解压缩链接；以及
对所述解压缩链接处理过的正交调制数据进行解码；
所述解码步骤包括以下步骤：
计算所述解压缩链接处理过的正交调制数据的分支度量；
估计信号的差错率，对于该计算出的分支度量进行相加、比较，参照所述估计出的差错率来选择路径；以及
输出与该选择出的路径对应的信号序列；
估计所述差错率的差错率估计步骤包括以下步骤：
以所述多个传输方式的每个传输方式或每个编码率来计数生成状态度量时进行的归一化的次数；
根据所述计数步骤中计数的所述归一化次数来估计每个所述信号的差错率；
在所述调制方式或编码率内，根据以规定的调制方式或编码率的所述估计步骤中估计的所述差错率的值，来决定与每个所述信号的差错率相乘的值，并进行相乘；以及
将从所述乘法步骤输出的每个所述信号的差错率相加后输出。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001790A JP2000201138A (ja) | 1999-01-07 | 1999-01-07 | 誤り率推定装置および方法、並びに提供媒体 |
| JP1790/99 | 1999-01-07 | ||
| JP1790/1999 | 1999-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1369154A true CN1369154A (zh) | 2002-09-11 |
| CN1210904C CN1210904C (zh) | 2005-07-13 |
Family
ID=11511383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008025622A Expired - Fee Related CN1210904C (zh) | 1999-01-07 | 2000-01-05 | 差错率估计装置和差错率估计方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7054357B1 (zh) |
| JP (1) | JP2000201138A (zh) |
| CN (1) | CN1210904C (zh) |
| AU (1) | AU1890200A (zh) |
| HK (1) | HK1051096A1 (zh) |
| WO (1) | WO2000041353A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104601271A (zh) * | 2006-04-21 | 2015-05-06 | 卢森特技术有限公司 | 利用解码数据和格式的回程传输控制无线蜂窝系统中小区外干扰效应的方法 |
| CN112396819A (zh) * | 2019-08-16 | 2021-02-23 | 北京小米移动软件有限公司 | 红外通信装置、系统、方法、终端设备及存储介质 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5001196B2 (ja) * | 2008-02-21 | 2012-08-15 | 三菱電機株式会社 | 受信装置および通信システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206252A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 回線品質監視回路 |
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| JPH07114418B2 (ja) | 1988-10-24 | 1995-12-06 | 日本電信電話株式会社 | 符号化変復調回路のマッピング方法 |
| JP2975390B2 (ja) | 1990-03-02 | 1999-11-10 | 日本電信電話株式会社 | 多値数可変変復調器 |
| JPH04123525A (ja) * | 1990-09-14 | 1992-04-23 | Nippon Telegr & Teleph Corp <Ntt> | 回線品質検出方法 |
| US5287115A (en) * | 1992-07-10 | 1994-02-15 | General Instrument Corporation | Automatic adjustment of receiver apparatus based on channel-bit-error-rate-affected parameter measurement |
| JP3259387B2 (ja) * | 1992-12-28 | 2002-02-25 | ソニー株式会社 | ビタビ復号器 |
| JPH0766736A (ja) * | 1993-08-25 | 1995-03-10 | Sony Corp | ビタビ復号装置 |
| JPH08288967A (ja) | 1995-04-17 | 1996-11-01 | Toshiba Corp | 伝送方式とその送受信装置及びトレリス復号器 |
| JPH09135177A (ja) * | 1995-11-07 | 1997-05-20 | Toshiba Corp | ビタビ復号同期判定方法および装置 |
| WO1998018209A1 (fr) * | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
| US6356595B1 (en) * | 1997-10-14 | 2002-03-12 | Sony Corporation | Method and apparatus for decoding continuously coded convolutionally encoded messages |
-
1999
- 1999-01-07 JP JP11001790A patent/JP2000201138A/ja not_active Withdrawn
-
2000
- 2000-01-05 CN CNB008025622A patent/CN1210904C/zh not_active Expired - Fee Related
- 2000-01-05 WO PCT/JP2000/000013 patent/WO2000041353A1/ja active Application Filing
- 2000-01-05 US US09/869,897 patent/US7054357B1/en not_active Expired - Fee Related
- 2000-01-05 AU AU18902/00A patent/AU1890200A/en not_active Abandoned
-
2003
- 2003-03-03 HK HK03101574.9A patent/HK1051096A1/zh unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104601271A (zh) * | 2006-04-21 | 2015-05-06 | 卢森特技术有限公司 | 利用解码数据和格式的回程传输控制无线蜂窝系统中小区外干扰效应的方法 |
| US9866334B2 (en) | 2006-04-21 | 2018-01-09 | Alcatel Lucent | Method to control the effects of out-of-cell interference in a wireless cellular system using backhaul transmission of decoded data and formats |
| CN104601271B (zh) * | 2006-04-21 | 2019-07-02 | 卢森特技术有限公司 | 利用解码数据和格式的回程传输控制无线蜂窝系统中小区外干扰效应的方法 |
| CN112396819A (zh) * | 2019-08-16 | 2021-02-23 | 北京小米移动软件有限公司 | 红外通信装置、系统、方法、终端设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000201138A (ja) | 2000-07-18 |
| HK1051096A1 (zh) | 2003-07-18 |
| WO2000041353A1 (fr) | 2000-07-13 |
| AU1890200A (en) | 2000-07-24 |
| CN1210904C (zh) | 2005-07-13 |
| US7054357B1 (en) | 2006-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1165140C (zh) | 标题压缩分组的传输方法和设备 | |
| TWI357739B (en) | Assembling forward error correction frames | |
| CN1252962C (zh) | 用于数据通信系统的速率匹配设备和方法 | |
| CN1214536C (zh) | 级联卷积码译码器 | |
| CN1302675C (zh) | 移动通信系统中用于调度上行链路分组传输的方法和设备 | |
| CN1179488C (zh) | 包括结合正交调幅的穿孔乘积码的数字传输系统与方法 | |
| CN1557072A (zh) | 使用缓冲器大小计算用于拥塞控制的传输速率的数据通信方法和系统 | |
| CN2585495Y (zh) | 使用码分多址的无线通信系统的物理层处理 | |
| CN1620760A (zh) | 用于通信系统的多级码发生器和解码器 | |
| CN1256814C (zh) | 无线电接收设备和无线电接收方法 | |
| CN1836394A (zh) | 在移动通信系统中编码/解码块低密度奇偶校验码的装置和方法 | |
| CN1526196A (zh) | 缩减的软输出信息分组的选择 | |
| CN1197352A (zh) | 高清晰度电视接收机的网络编码调制译码器及译码方法 | |
| CN1422004A (zh) | 数据传送方法、数据传送系统、发射机、接收机 | |
| CN1741435A (zh) | 对丢失数据单元进行恢复的方法 | |
| CN1941756A (zh) | 多分支均衡器处理模块及均衡接收的射频脉冲串的方法 | |
| CN1210904C (zh) | 差错率估计装置和差错率估计方法 | |
| CN1701553A (zh) | 无线通信系统内质量反馈解码 | |
| CN1675842A (zh) | 算术编码的方法和设备 | |
| CN1151677C (zh) | 级联纠错编码器 | |
| CN1281296A (zh) | 维特比解码器和传输设备 | |
| CN1825917A (zh) | 用于数字电视接收机的判定反馈的均衡器和方法 | |
| CN1698282A (zh) | 通信系统中用于解码纠错码的装置及其方法 | |
| Cui et al. | Robust linear video transmission over Rayleigh fading channel | |
| JP2013516905A (ja) | 直交多重記述符号化 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1051096 Country of ref document: HK |