CN1214536C - 级联卷积码译码器 - Google Patents

级联卷积码译码器 Download PDF

Info

Publication number
CN1214536C
CN1214536C CNB008168946A CN00816894A CN1214536C CN 1214536 C CN1214536 C CN 1214536C CN B008168946 A CNB008168946 A CN B008168946A CN 00816894 A CN00816894 A CN 00816894A CN 1214536 C CN1214536 C CN 1214536C
Authority
CN
China
Prior art keywords
signal
decoding
probability information
information
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008168946A
Other languages
English (en)
Other versions
CN1409897A (zh
Inventor
福政英伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1409897A publication Critical patent/CN1409897A/zh
Application granted granted Critical
Publication of CN1214536C publication Critical patent/CN1214536C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/0048—Decoding adapted to other signal detection operation in conjunction with detection of multiuser or interfering signals, e.g. iteration between CDMA or MIMO detector and FEC decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2972—Serial concatenation using convolutional component codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

如果在重复译码期间TURBO(涡轮)码或SCCC的重复译码的中间结果的输出和或然率信息的输出被有效地使用，则可以消除干扰而不用太多地增加译码计算量。对相互干扰的TURBO码和SCCC块的译码被并行地实行，以及进行另一个块的译码，以便反映作为TURBO码或SCCC的译码的中间结果而产生的译码数据和或然率信息，由此实行重复译码。

Description

级联卷积码译码器
                   技术领域
本发明涉及使用纠错技术的数字通信。
                   背景技术
近来，有关数字通信(诸如互联网、数字蜂窝电话)的技术领域取得了快速的发展。在这种环境下，对于重要信息的高速度高质量通信的基础研究一直在加强地进行着。在这些研究中，纠错技术是采用不稳定通信路径(诸如数字移动通信)建立的高质量通信的重要组成部分。
Turbo(涡轮)码是值得注意的纠错码，它能够用较少的能量实现高质量的数据通信，因此近年来受到广泛的注意。在数字移动通信领域中，这个技术十分有希望被采用为下一代标准。
另一方面，在CDMA(码分多址)技术领域(它也被预期为下一代标准)中，用于减小干扰的干扰抵销技术显著地引人注意，因为它可以使系统的容量取决于干扰量而受到限制。
TURBO编码是1993年公布的新的编码方案，它是由两种(或两种以上的)类型的系统性的卷积码的组合构成的(见C.Berrou等人的“Near Shannon Limit error-correcting coding：Turbo Codes(接近香农极限的纠错编码：TURBO码)”，Proceedings of ICF93；或“Near Optimum error-correcting coding：Turbo Codes(接近最佳的纠错编码：TURBO码)”，IEEE Transactions on Communications，Vol.44，No.10，1996)。TURBO码的译码过程的特征在于，通过对这两种类型的系统性的卷积码执行接连地重复译码运算而减少错误。这里，将概略地描述TURBO编码器和译码器的结构和它的译码方法。对于详细的信息，可参考Isaka等人的“Fingerpost to Shannon Limit：″parallel concatenated(Turbo)coding″，″Turbo(iterative)coding″and its surroundings(香农极限指南：″并行级联(Turbo)编码″，″Turbo(迭代)编码″及其周围环境)”；Technical ReportIT98-51 of The Institute of Electronics，Information andCommunication Engineers，J.Hagenauer“Iterative Decoding ofBinary Block and Convolutional Codes(二进制块和卷积码的迭代译码)”，IEEE Transactions on Information Theory，Vol.42，No.2，1996，等等。
图10上显示用于TURBO码的编码器，以及图11上显示它的译码器的方框图。两种递归的系统卷积码(RSCC)编码器1和2并行地配备了一个插入在它们中间的交织器3。原先的信息比特序列X被重新排列成交织的流，并把它输入到第二编码器2。现在，假定递归的系统卷积码编码器的编码率是1/2，从各个编码器1和2得出的奇偶校验比特Y1和Y2被附加到原先的信息比特X，以便产生具有1/3的编码率的TURBO码。
通过图11所示的译码器，译码器4首先执行第一系统卷积码的译码，然后，译码的结果在通过交织器5处理后，被加到译码器6，在其中执行第二系统卷积码的译码。这个结果通过去交织器7被进一步处理，再被加到译码器4，在其中再次执行第一系统卷积码的译码。这种迭代译码渐进地改进译码的符号的可靠性以及减少错误。
在对TURBO编码过程中实现的系统卷积码进行译码时，除了具有软判决信息以外必须有译码的结果，以便把它使用于以后的译码步骤。相应于RSCCl的译码器4接收一个信号(Lc y)(该信号是通过把接收信号按照与SNR(信号噪声比)和外来的信息(或然率信息)成正比地加权而获得的)，以及输出具有或然率比值的对数和外来的信息Le(u)的译码结果，并把它传送到后续的译码器。
有几种可以提供软判决结果的译码方法。这里，描述MAP。
MAP(最大后验概率)译码是这样一种译码方法，它对于每个信息符号uk确定在接收信号序列y已经给定的条件下能使P(uk)最大化的uk作为译码结果。为此，LLR(对数或然率比值：L(uk))在以下的公式(1)中被确定：
(公式1)
L ( u k ) = log P ( u k = + 1 | y ) P ( u k = - 1 | y ) = log Σ ( s k - 1 , s k ) , u k = + 1 p ( s k - 1 , s k , y ) Σ ( s k - 1 , s k ) , u k = - 1 p ( s k - 1 , s k , y )
其中
p(sk-1，sk，y)＝p(sk-1，yj＜k)·p(sk，yk|sk-1)·p(yj＞k|sk)
              ＝p(sk-1，yj＜k)·p(sk|sk-1)·p(sk，yk|sk-1，sk)·p(yj＞k|sk)
              ＝αk-1(sk-1)′γk(sk-1，sk)·βk(sk).
αk-1(sk-1)＝P(sk-1，yj＜k)是在时间k-1时状态为sk-1的概率，它是根据初始状态递归地确定的。βk(sk)＝P(yj＞k|sk)是在时间k时状态为sk的概率，它类似地是根据最后状态确定的。γk(sk-1，sk)是从在时间k-1时的状态sk-1到在时间k时的状态sk的转移概率，它被给出为以下的公式(2)：
(公式2)
           γk(sk-1，sk)＝P(sk|sk-1)·p(yk|sk-1，sk)
以上的公式(2)可如下地由公式(3)进行计算：
(公式3)
γ k ( s k - 1 , s k ) = exp [ 1 2 u k ( L e ( u k ) + L c y k s ) + 1 2 L c y k p x k p ]
αk(sk)和βk(sk)通过以下的公式(4)和(5)被递归地得出。
(公式4)
α k ( s k ) = Σ s k - 1 γ k ( s k - 1 , s k ) · α k - 1 ( s k - 1 )
(公式5)
β k - 1 ( s k - 1 ) = Σ s k γ k ( s k - 1 , s k ) · β k ( s k )
通过这些计算，或然率比值的对数L(uk)由以下的公式(6)被确定：
(公式6)
L ( u k ) = log ( Σ S + α k - 1 ( s k - 1 ) · γ k ( s k - 1 , s k ) · β k ( s k ) Σ S - α k - 1 ( s k - 1 ) · γ k ( s k - 1 , s k ) · β k ( s k ) )
其中
Figure C0081689400095
表示在uk＝1时的和值，以及其中
Figure C0081689400096
表示在uk＝-1时的和值。
而且，要被发送到随后的系统卷积码编码器的外来的或然率信息Le(uk)是通过从以上的或然率比值的对数L(uk)中减去加权的接收信号Lcyk s和被输入到这个译码器的外来的或然率信息Le(uk)而得到的。
这里，在上述的TURBO编码器中，两个系统卷积编码器1和2与设置在它们中间的交织器3并行地使用，但两个系统卷积编码器1和2也可以如图所示地串行地使用，构成交织的代码的串行级联(SCCC)，它也用作为类似的纠错码。在图12所示的结构中，凿孔P被插入在系统卷积码编码器1的下游一侧的并行/串行变换器P/S与交织器3之间，以使得该比特序列部分变少，由此，改进外部码编码器的编码率。
在串行级联卷积码的译码处理过程中，软输入软输出译码器被使用来以与如图13所示的TURBO码被译码的方式相类似的方式接连地译码两种类型的系统卷积码，以便能够通过使用先前的译码结果的或然率信息来进行迭代译码而减小误差。这里，作为外部代码编码器的系统卷积码编码器1(图12)和作为内部代码编码器的系统卷积码编码器2可被配置成其它的系统卷积码编码器。对于SCCC的细节，可以参考Sergio Benedetto等人的“Serial Concatenation of InterleavedCodes：Performance Analysis，Design，and Iterative Decoding(交织码的串行级联：性能分析、设计、和迭代译码)”，IEEETransactions on Information Theory，Vol.44，No.5，May 1998。
接着，将描述用于去除CDMA系统中其它站的干扰的干扰抵销器。在用于去除CDMA系统中其它站的干扰的干扰抵销器方面，已给出许多研究报告。例如，Y.C.Yoon等人的“A Spread-Spectrum MultiaccessSystem with Cochannel Interference Cancellation for MultipathFading Channels(带有用于多径衰落信道的同信道干扰抵销的扩频多接入系统)”，IEEE Journal on Selected Areas in Communications，vol.11，No.7，Sept.1993.
当k个用户通过码分多址共用同一个频率时，接收信号由以下的公式(7)表示。
(公式7)
r ( t ) = n ( t ) + Σ k = 1 K s k ( t - τ k )
在这种情形下，对于试图接收s1(t)的用户，其它信号sk(t)(k≠1)是恶化通信质量的干扰信号。为了处理这种情形，如以下的公式(8)所示，s1(t)的接收机同时解调信号sk(t)(k≠1)，以便产生复制信号rsk(t)，以及从接收信号中减去它们，由此从信号中去除干扰分量。
(公式8)
r ( t ) - Σ k = 2 K rs k ( t - τ k ) = s 1 ( t - τ 1 ) + n ( t ) + E ( t )
这里，由于复制信号不总是正确的，如果是这样的话，会发生某些错误(项e(t))。这个错误将由解调数据的判决错误和或τk的估值错误产生。由于使用根据经受干扰抵销的信号而判断的数据可以改进复制信号的精确性，可以预期，多次抵销将能够逐步减小想要的信号的错误比值。这个方案被称为相减型多级抵销器。
在传统的方案中，纠错码的译码处理过程和干扰抵销被分开地执行。所以，如果干扰抵销不完美，这将被认为噪声不可能被去除，从而使得纠错能力恶化。
而且，由于当使用纠错码(诸如卷积码)时需要复杂的译码，可以认为很难把多级干扰抵销与译码处理过程相组合。
为了解决上述的问题，提出本发明，所以，本发明的一个目的是提供一种并行或串行级联卷积码译码器，它能够以简单的配置同时执行纠错码的译码和干扰抵销。
                   发明内容揭示
为了达到以上目的，本发明具有以下的配置。
本发明提供了1一种在接收设备中的级联卷积码译码器，该接收设备接收通过使用扩频码而发送的编码信号的扩频信号，每个编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于实施常规编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，这些常规编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：
多个译码处理器，每个具有
(i)相减器，用于从接收的信号中减去干扰分量并且输出一个新的接收信号，
(ii)去扩频器，用于使用扩频码来去扩频所述新的接收信号并且输出去扩频接收信号，
(iii)用于实施软判决译码处理的软判决译码部分，它通过使用由先前的软判决译码处理产生的或然率信息来译码上述去扩频接收信号，以及输出临时的译码信号和所述临时的译码信号的或然率信息，
(iv)级联卷积编码部分，用于使所述临时的译码信号经受与级联卷积编码器相同的卷积编码处理，以便产生编码信号的复制的编码信号，以及
(v)重新扩频器，用于通过使用扩频码扩频复制的编码信号来产生所发送的扩频信号的复制信号；
其中所述接收信号包括来自多个发送站的发送信号，
其中在每个去扩频器所使用的扩频码对应于所述发送站的每个扩频码，以及其中所述多个译码处理器中的一个译码处理器的干扰分量是由其它的一个或多个译码处理器产生的复制信号。
本发明还提供了一种在接收设备中的级联卷积码译码器，该接收设备接收通过使用扩频码而发送的编码信号的扩频信号，每个编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于实施卷积编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，这些卷积编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：
多个译码处理器，每个具有
(i)去扩频器，用于使用扩频码来去扩频接收信号并且输出去扩频接收信号，
(ii)相减器，用于从去扩频接收信号中减去干扰信号并且输出一个新的接收信号，
(iii)用于实施软判决译码处理的软判决泽码部分，它通过使用由先前的软判决译码处理产生的或然率信息来译码上述新的接收信号，以及输出临时的译码信号和所述临时的译码信号的或然率信息，以及
(iv)级联卷积编码部分，用于使所述临时的译码信号经受与级联卷积编码器的处理过程相同的卷积编码处理，以便产生该编码信号的复制的编码信号，
其中所述接收信号包括来自多个发送站的发送信号，
其中在每个去扩频器所使用的扩频码对应于所述发送站的每个扩频码，
以及
其中所述多个译码处理器中的一个译码处理器的干扰分量是由其它的一个或多个译码处理器产生的复制信号，
其中编码信号具有奇偶校验信号，
其中所述软判决译码部分还输出奇偶校验信号的码序列或然率信息，
其中每个处理器还包括加权部分，用于通过使用码序列或然率信息来加权编码信号的复制的编码信号；和
其中所述干扰分量是在所述其它的一个或者多个译码处理器的加权部分中被加权的复制信号。
本发明的第一方面在于接收设备中的级联卷积码译码器，它接收编码信号的发送信号，每个所述编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于卷积地编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，这些卷积编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：多个译码和编码部分，每个具有(i)用于实施软判决译码处理的软判决译码部分，它通过使用由先前的软判决译码处理产生的、用于译码的或然率信息来译码接收信号，以及输出译码的信号和用于对所述译码的信号进行译码的或然率信息，(ii)级联卷积编码部分，用于使出现在软判决译码部分处的译码的信号经受与级联卷积编码器的处理过程相同的卷积编码处理，以便产生发送的编码信号的复制品，以及(iii)发送信号复制部分，用于从在级联卷积编码部分处产生的编码信号的复制品产生发送信号的复制品；以及干扰抵销器，用于从接收信号中去除干扰信号，该干扰信号是由发送信号复制部分根据来自不希望接收其发送信号的发射站的发送信号的复制品被确定的，其中从干扰抵销器输出的接收信号在软判决译码部分受到软判决译码处理，以便提取信息信号。
本发明的第二方面在于接收设备中的级联卷积码译码器，该接收设备接收带有奇偶校验信号的编码信号的发送信号，每个编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于卷积地编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，该级联卷积编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：多个译码和编码部分，每个具有(i)用于实施软判决译码处理的软判决译码部分，它通过使用由先前的软判决译码处理产生的用于译码的或然率信息来译码接收信号，以及输出译码的信号、用于对所述译码的信号进行译码的或然率信息、和所述译码信号和奇偶校验信号的码序列或然率信息，(ii)级联卷积编码部分，用于使在软判决译码部分处确定的信息信号经受与级联卷积编码器的处理过程相同的卷积编码处理，以便产生发送的编码信号的复制品，(iii)发送信号复制部分，用于从在级联卷积编码部分处产生的发送编码信号的复制品中产生发送信号的复制品；以及(iv)加权部分，用于通过使用码序列或然率信息来加权编码信号的复制品或发送信号的复制品；以及干扰抵销器，用于从接收信号中去除干扰信号，该干扰信号是由加权部分根据来自不希望接收其发送信号的发射站的发送信号的复制品而确定的，其中从干扰抵销器输出的接收信号在软判决译码部分受到软判决译码处理，以便提取信息信号。
本发明的第三方面在于由第一或第二方面规定的级联卷积码译码器，其中从干扰抵销器到译码和编码部分的处理序列可以重复进行预定的次数。
本发明的第四方面在于由第一到第三方面的任一项规定的级联卷积码译码器，该软判决译码部分在软判决译码处理重复预定的次数后确定信息信号。
本发明的第五方面在于由第一方面规定的级联卷积码译码器，其中接收信号是包括来自多个发射站的发送信号的扩频信号，提供了一个去扩频部分，以用于通过使用每个发射站的扩频码来对接收信号进行去扩频，软判决译码部分接收由去扩频部分去扩频的信号作为输入信号，以及发送信号复制部分具有用于扩频发送信号的复制品的扩频部分。
本发明的第六方面在于由第二方面规定的级联卷积码译码器，其中接收信号是包括来自多个发射站的发送信号的扩频信号，提供了一个用于通过使用每个发射站的扩频码来对接收信号进行去扩频的去扩频部分，软判决译码部分接收由去扩频部分去扩频的信号作为输入信号，以及发送信号复制部分具有用于扩频由加权部分加权的发送信号的复制品的扩频部分。
本发明的第七方面在于由第一或第二方面规定的级联卷积码译码器，其中接收信号是基于扩频码的扩频信号，干扰抵销器用来按照扩频码之间的互相关对属于在发送信号复制部分处产生的发送信号的复制品之一的不希望接收的发送信号的复制品的干扰信号进行加权，以及在去扩频后以符号为单位实施干扰抵销。
本发明的第八方面在于由第一方面规定的级联卷积码译码器，其中软判决译码部分包括：第一软判决译码器，用于根据接收信号实施相应于第一卷积编码器的软判决译码以及输出第一或然率信息；交织器部分，用于与交织器相应地重新排列接收信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；第二软判决译码器，用于根据接收信号、重新排列的第一或然率信息、和重新排列的接收信号实施相应于第二卷积编码器的软判决译码以及输出第二译码信息和第二或然率信息；去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信息和用于译码的或然率信息；以及译码判断部分，用于判断重新排列的第二译码信息和输出译码的信息信号。
本发明的第九方面在于由第二方面规定的级联卷积码译码器，其中软判决译码部分包括：第一软判决译码器，用于根据接收信号实施相应于第一卷积编码器的软判决译码以及输出第一或然率信息和作为第一奇偶校验信号的第一奇偶校验或然率信息；交织器部分，用于与交织器相应地重新排列接收信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；第二软判决译码器，用于根据接收信号、重新排列的第一或然率信息、和重新排列的接收信号实施相应于第二卷积编码器的软判决译码以及输出第二译码信息、第二或然率信息、和作为第二奇偶校验信号的第二奇偶校验或然率信息；去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信号和用于译码的或然率信息；以及译码判断部分，用于判断重新排列的第二译码信息和输出译码的信息信号；以及或然率信息综合器，用于根据重新排列的第二译码信息、第一奇偶校验或然率信息、和第二奇偶校验或然率信息输出码序列或然率信息。
按照本发明的第一方面，接收机接收多个编码信号的发送信号，其每个由卷积编码的信息信号组成，以及从多个发射站被发送。在被提供用于来自不同的发射站的每个接收信号的多个译码和编码部分的系列的每一个中，产生对于来自不同的发射站的每个接收信号的信息信号和发送信号的复制品，以便通过抵销来自不希望接收其发送信号的发射站的接收信号而再次获得想要的信息信号。
为了产生发送信号的复制品，首先，软判决译码部分实施软判决译码处理，这个译码处理过程包括：使用由先前的软判决译码处理产生的或然率信息来译码接收信号、和输出译码的信号和译码信号的或然率信息。
接着，级联卷积编码部分使译码的信号受到与级联卷积编码器相同的卷积编码处理，以便产生发送的编码信号的复制品。
而且，发送信号复制部分从在级联卷积编码部分处产生的每个编码信号复制品产生来自每个发射站的发送信号的复制品。
最后，干扰抵销器从接收信号中去除干扰信号，它是根据来自不希望接收其发送信号的发射站的发送信号的复制品而被确定的。然后，从其中抵销了干扰信号的接收信号在软判决译码部分处受到软判决译码处理，因此，使得有可能提取信息信号。
按照本发明的第二方面，除了第一方面以外，软判决译码部分用来输出奇偶校验信号的或然率信息，并且加权部分被提供来根据奇偶校验信号的或然率信息对编码信号的复制品或发送信号的复制品进行加权，由此产生高精度译码结果。
按照本发明的第三方面，由于允许从干扰抵销器到译码与编码部分的处理序列重复预定的次数，有可能通过增加重复次数得出高精度译码结果。
按照本发明的第四方面，由于允许从干扰抵销器到译码与编码部分的处理序列重复预定的次数，以便提高发送信号的复制品的精度，因此可以提高干扰抵销器中干扰抵销的效率，从而使得有可能得出高精度译码结果。
按照本发明的第五或第六方面，接收信号是包括来自多个发射站的发送信号的扩频信号，提供了用于通过使用每个发射站的扩频码来对接收信号进行去扩频的去扩频部分，软判决译码部分接收由去扩频部分进行去扩频的信号作为输入信号，以及发送信号复制部分具有一个用于扩频发送信号的复制品扩频部分。这种配置改进对抗干扰和对抗多径特性等的能力。
按照本发明的第七方面，接收信号是基于扩频码的扩频信号，干扰抵销器按照在扩频码之间的互相关，对属于发送信号复制部分处产生的发送信号的复制品之一的不希望被接收的发送信号的复制品的干扰信号进行加权，以及在去扩频后以符号为单位实施干扰抵销。这种配置干扰抵销器中干扰抵销的效率，使得有可能得出高精度译码结果。
按照本发明的第八和第九方面，有可能输出译码的信息信号、或然率信息、和作为奇偶校验信号的或然率信息。
按照本发明，通过在TURBO码的泽码处理中加上抵销干扰分量的操作，有可能带来特性上重大的改进，以使得纠错码的译码处理过程与干扰抵销处理过程可以同时进行，而同时遏制处理量的增加。
                   附图简述
图1是显示按照本发明的第一实施例的TURBO编码器的方框图；
图2是显示按照本发明的第一实施例的TURBO译码处理过程的第一和第二级的方框图；
图3是显示按照本发明的第一实施例的TURBO译码器的方框图；
图4是显示按照本发明的第二实施例的TURBO译码处理过程的第一和第二级的方框图；
图5是显示按照本发明的第三实施例的TURBO译码处理过程的第一和第二级的方框图；
图6是显示按照本发明的第三实施例的TURBO编码器的方框图；
图7是显示在按照本发明的第三实施例的出错率特性图；
图8是显示按照本发明的第四实施例的TURBO译码处理过程的第一和第二级的方框图；
图9是显示按照本发明的第五实施例的TURBO译码处理过程的第一和第二级的方框图；
图10是显示传统的TURBO编码器的方框图；
图11是显示传统的TURBO译码器的方框图；
图12是显示传统的SCCC编码器的方框图；以及
图13是显示传统的SCCC译码器的方框图。
                   实现本发明的最佳方式
通过注意到以下的事实来设计本发明的实施例：迭代地译码并行或串行级联卷积码(诸如TURBO码、SCCC等等)，输出在译码处理过程中提供的译码结果和或然率信息，以及有效地使用这些结果以使得有可能实施干扰抵销，而不会显著增加用于译码的运算量。
也就是说，通过并行地和逐块地译码互相干扰的多个TURBO码和SCCC等、执行迭代译码、利用作为TURBO码和SCCC等的过渡译码结果而得出的译码的数据和或然率信息来译码其它的块，使得能够同时进行干扰抵销以及TURBO码和SCCC等的迭代译码。
现在参照图1到3，详细地描述本发明的第一实施例。
图1是显示一个并行级联卷积编码器(PCCC：TURBO编码器)的方框图，其中系统(递归)卷积(RSC)编码器10和11被安排成与插入在它们之间的交织器12并行地连接。
交织器12重新排列输入数据序列X，以便产生数据序列X1，它是由以不同的次序排列起来的相同单元的组合。通过RSC编码器10递归卷积输入数据序列X而得到的数据序列(奇偶校验数据)被假定为Y1，而通过编码器11递归卷积被交织器12重新排列的数据序列X1而得到的数据序列(奇偶校验数据)被假定为Y2。
换句话说，第一奇偶校验码序列Y1和第二奇偶校验码序列Y2都是从输入数据序列X产生的，所以编码器产生并行的输出(X，Y1，Y2)。
在发送时，输入数据序列X、第一码序列Y1和第二码序列Y2被传送到并行/串行变换器P/S，处理的结果通过扩频器13被频谱扩散，从而使信号作为扩频码序列(X′，Y1′，Y2′)被发送出。
图2显示由来自多个发射站的发送信号组成的接收信号r(t)的TURBO译码器的基本结构。这里，为了描述方便起见，给出的图显示三个用户在同一个频率上进行码分多址接入。在图2上，一个译码周期被称为一级，图上显示属于迭代译码之列的第一级ST1和第二级ST2。这里，因为对于每个用户并行地实施同一个方案的译码，下面将描述对于一个用户的TURBO码译码器。
如图2所示，TURBO译码处理过程的初始级或第一级ST1，包括去扩频器15、TURBO码译码器16、TURBO码重新编码器17和重新扩频器18，所有的装置都安排成串联。
去扩频器15通过使用各个扩频码对输入的接入信号序列(X′，Y1′，Y2′)进行去扩频。在这个处理过程中，某些干扰分量可能仍留在每个信号中，这取决于互相关的强度。去扩频的接收信号序列(X，Y1，Y2)被传送到并行/串行变换器P/S(见图3)，以及被分开地提供给TURBO码译码器16。
在TURBO码译码器16中，首先执行单个译码处理周期。这个译码运行是与传统的TURBO码译码处理过程相同的，以及将参照图3所示的方框图来描述。
TURBO码译码器16通常包括软判决译码器20和23、交织器21和22、去交织器24以及译码判断部分25。
软判决译码器20和23是软判决译码部分，它们根据软判决输入产生软判决输出。例如，它们是用于实施MAP译码、SOVA(软输出维特比算法)译码等、通过使用来自前一级的或然率信息进行译码、并输出带有或然率信息的译码结果和译码结果的或然率信息的译码器。
交织器21和22实施与在编码器一侧使用的交织器12的相同的运行，以及可以作为共享的交织器之一的单个交织器部分来提供。
去交织器24是一个重新排列装置，用于从已被交织器重新排列的数据序列恢复原先的数据序列。这也可以用以上的交织器21和22来成形。然而，在交织器21和22使用于这个目的的情形下，需要一个未被显示的开关等作为用于切换输入数据的切换装置。
译码判断部分25是一个用于在纠错后产生数据的装置，它从具有或然率的译码的符号中去除或然率，以及确定信息是1还是0。
这样配置的并行级联卷积码(TURBO码)译码器16接收该接收信号序列(X，Y1，Y2)和由先前的信号译码处理过程确定的或然率信息E。在它们之中，接收信号序列(X，Y1)和或然率信息E被整体地输入到软判决译码器20，在其中实施软判决输出的第一纠错处理。通过这个操作，实施相应于在系统卷积编码器10(图1)中的系统卷积编码的纠错处理，作为结果，可以产生出对于每个信号的新的或然率信息E1。
由于重新排列的数据是由交织器12在由系统卷积编码器11(如图1所示)执行的系统卷积之前实施的，相应于输入数据X和或然率信息E1的交织器22和21进行数据重新排列，以便分别产生新的数据序列X1和E′。然后，通过使用这个或然率信息，软判决译码器23执行与或然率信息E′相组合的接收信号序列(X1，Y2)的软判决软输出纠错处理。通过这个运行，实施相应于在系统卷积编码器11中的编码的纠错处理，作为结果，可以产生出带有或然率信息的译码结果LX和或然率信息E2。
由于输入到软判决译码器2 3的数据序列X1和E1′已被交织器22和21重新排列，或然率信息E2的数据应当被去交织器24 a重新排列，以便产生或然率信息E2′。这个或然率信息E2′再次作为用于软判决软输出纠错处理的或然率信息E(E2′)而被使用，该软判决软输出纠错处理将在下一级由软判决译码器20执行。
从去交织器24b输出的、带有重新排列后的或然率的译码结果LX′被提供给译码判断部分25，在其中去除它的或然率信息，以便产生纠错的数据X2。
这里，如图2所示，在第一级提取的和在第二级被输入到相关的译码器16的、相应于第二和第三用户的或然率信息段分别用E2′b和E2′c表示。同样地，在第二级从相关的译码器16提取的和在未示出的第三级被输入到相关的译码器16的或然率信息码片分别用E、Eb和Ec表示。
作为以上的一个译码周期的译码结果得到的数据序列X2(图3)被输入到编码器(TURBO编码器)17，用于产生如图2所示的发送信号的复制信号，这样，它再次被编码为TURBO码，后者在重新扩频器18中由扩频码再次进行扩频，从而产生发送信号的复制信号RX1。用户2和3的复制信号分别表示为RX2和RX3。
为了产生从其它基站发出的、来自其它用户的信号的复制品，并行地提供了从去扩频器15到重新扩频器18的三个方块系列，以供各个用户去构成第一级ST1。
第二级ST2是通过第一级ST1的迭代处理实施的。也就是，接收信号r(t)被传送通过延时电路(延时)14，以使得第二级的处理过程以相对于第一级具有一个预定的时间滞后的延时被实施。在第二级ST2中，除了第一级的结构以外，在去扩频器15之前提供一个相减器26，用于从接收信号的输入数据序列X′中减去其它用户(第二和第三用户)的复制信号RX。在第一级ST1中，要被减去的其它用户的复制信号RX是零，所以它们未被画出。
在第二级ST2，首先在相减器26中，从先前的级ST1得出的、用于其它用户(第二和第三用户)的复制信号(RX2+RX3)被从接收信号r(t)中减去(干扰分量抵销)，以便产生新的接收序列(输入数据序列X2′、第一码序列Y1′、第二码序列Y2′)。这里，干扰分量的抵销可以通过减去干扰分量的复制品(RX2+RX3)而被正确地实施，该干扰分量的复制品是通过考虑通信路径的增益的影响、相位旋转和其它因素(诸如从接收信号扩频的信号的带宽)而从复制信号产生的。
以上的接收序列(X2′，Y1′，Y2′)由去扩频器15进行去扩频，以及被提供到TURBO译码器16。在这时，在第一级ST1处产生的第一用户或然率信息E2′被用作为外来的信息。
在TURBO译码器16之后的和向下的处理包括与第一级ST1相同的处理17和18，在其中产生复制信号RX12。
因此，通过以通常对于TURBO码的迭代译码方式重复进行类似于在第二级ST2中实施数据译码和复制信号产生的方式的处理，有可能通过简单的结构抵销干扰分量以及译码作为纠错码的TURBO码。也就是，本实施例的TURBO码译码器的特征在于提供以下功能：产生来自干扰站的复制信号RX和从接收信号中减去它们，从而使得与传统的TURBO译码器相比，译码的复杂性并没有增加(虽然为了得到改进的特性，重复次数应当增加)。而且，当TURBO译码处理用简单的硬判决处理代替时，这导致与传统的相减型多级干扰抵销器类似的结构，因此，使得简单的结构能够同时执行干扰分量抵销和作为纠错码的TURBO码的译码(第二实施例)。
接着，参照图4详细地描述本发明的第二实施例。这里，与以上的实施例相同的部件分配以相同的参考数字，以及将省略关于它们的说明。
在以上的第一实施例中，在每一级ST的译码器16处的TURBO译码处理对于每一级执行一次，然后，运行进到以后一级ST。在这种情形下，当产生复制信号RX时，如果译码数据包括许多错误，复制信号生成的精度可能变得较低，因而可能导致错误增加。为了避免这一点，在本实施例中，通过在每级的TURBO译码处理时执行预定数目的反馈环而减少译码数据的错误，以便提高在产生复制信号时的精度。
图4是显示本发明的处理方案的方框图。与图2所示的第一实施例的差别在于，在第一级ST1产生复制信号RX之前，在每个译码器16对于译码TURBO码重复进行多次循环。更具体地，通过使用来自去交织器24(图3)的或然率信息E2′作为加到第一级ST1的输入或然率信息E而执行迭代TURBO译码处理。在通过以上的处理减少译码数据错误以后，产生复制信号RX，随后是第二级ST2处的干扰抵销处理。
当然，在每级ST处TURBO码译码处理的迭代次数可以任意地设置。例如，有可能改变环路的数目，以使得在第一级ST1处有六个环路和在第二级ST2只有一个环路等等。
因此，以上的处理使得能够通过减少译码数据X2的错误(图3)从而当产生复制信号RXn时增强复制信号RXn的精度，因而可以有效地实施干扰抵销。
(第三实施例)
接着，将参照图5和6详细地描述本发明的第三实施例。这里，与以上的实施例相同的结构被分配以相同的参考数字，以及将省略关于它们的说明。
图5是显示本实施例的系统配置的方框图。与第一实施例的配置的差别在于译码器16b输出奇偶校验数据Y1和Y2的或然率值LY1和LY2(图6)，以及在每个TURBO编码器17的下游提供加权部分27(图5)。
加权部分27是一个被设置在TURBO编码器17的下游的装置，它根据从在译码器16b处的TURBO码译码处理得到的或然率信息LLR(图6)估值复制信号的精度，以及对于复制信号执行加权处理。由加权部分27加权的纠错数据X2由重新扩频器18进行扩频，以便产生加权的复制信号URX。
类似于以上的实施例，在对于不同的用户的第一级ST1处产生的加权的复制信号URX1到URX3被合适地提供到下一级或第二级的每个用户的相减部分26，以便实施对其它用户的加权的复制信号的和值的相减。
为了能够输出奇偶校验数据Y1和Y2的或然率数值，除了上述的译码器16的配置以外，译码器16b具有如图6所示的或然率信息综合器28。作为它的输入，或然率信息综合器28接收由软判决译码器20确定的具有或然率信息的奇偶校验符号LY1、由软判决译码器23确定的具有或然率信息的奇偶校验符号LY2、和从去交织器24b输出的具有或然率信息的译码符号LX′，以及把译码符号和奇偶校验符号的或然率信息作为码序列的或然率信息整体地输出到加权部分27(图5)。
奇偶校验符号Y1和Y2的或然率数值(图6)类似于上述的信息符号的或然率数值，可以通过以上的公式(6)而被得到(假设信息符号uk是奇偶校验符号)。
加权的复制信号由下式(9)给出：
(公式9)
                   Ik＝tanh(L(x))·δ(sign(x)，x′)，
其中x用uk代替。δ(a，b)是一个函数，它只在a＝b时等于1，否则等于0。x′表示通过重新编码得到的符号。Sign(x)是一个函数，当x是正时它等于1，以及当x是负时它等于-1。也就是，当重新编码的符号的正负号与从或然率信息LLR得到的符号的正负号一致时加权因子被设置为或然率信息的tanh，否则被设置为0。
图7显示本实施例的差错比特性。TURBO码具有等于3的约束长度和等于1000的块长度。迭代译码次数假设是18。用于信息调制和扩频调制的调制按BPSK(二进制移相键控)来实施。扩频比是4，至于扩频码，具有等于(218-1)的周期的最大长度序列根据帧长度被截断。假设通信路径是静态的以及想要的站和干扰站给出相同的接收信号电平。
图7比较地显示在以上的条件下用户数目从1改变到5的情形的特性。单个用户情形没有干扰，因此被假设为给出理想的特性。相反，当用户数目增加时，由于干扰，而出现特性恶化。然而，带有本实施例的干扰抵销(IC)功能的译码运行的结果能显著地改进特性。
正如这里所述，每个码块与其它码块并行地或串行地经受包括以下各个步骤的处理：通过按照干扰与接收信号的想要的分量的比值来加权前述的纠错信号X2(图6)以便产生发送信号的复制品，使用或然率信息，以及从接收信号中减去复制品(去除干扰分量)。这个循环在多个级上重复进行，由此完成译码处理，从而有可能得到高精度译码结果。
(第四实施例)
接着，将参照图8所示的显示本实施例的系统配置的方框图，以便详细地描述本发明的第四实施例。这里，与以上的实施例相同的部件被分配以相同的参考数字，以及将省略关于它们的说明。
在第一到第三实施例中的每一级，接收扩频接收信号r(t)，而在以前的级中对于各个用户而产生的扩频复制信号RX被减去。在本实施例中，接收信号序列r1(X′，Y1′，Y2′)在第一级ST1中被反扩频，以及它们作为输入信号被提供到第二级ST2和向下传送。
所以，对于第二级及其下游没有提供如上面的去扩频器15。由于加到第二级及其下游的输入信号不是扩频信号，在每一级产生的发送信号的复制信号不需要被扩频，所以不提供重新扩频器18(图2)。
因此，在第二级ST2或其下游的相减器26处，其它的非扩频的复制信号的和值从去扩频的接收信号序列(X，Y1，Y2)中被减去，在这种情形下，每个复制信号与一个处在相关的扩频码之间的互相关值(θi，j)相乘(进行加权)，以便执行减法。具体地，对于第一用户的接收，从去扩频的接收信号序列X中减去与互相关值(θ1，2)相乘后的第二用户复制信号URX2以及与互相关值(θ1，3)相乘后的第三用户复制信号URX3。
因此，通过减法器26的干扰抵销是通过在考虑通信路径的增益、相位旋转和扩频码之间的互相关值的影响的情况下进行加权以及进一步根据所得到的或然率信息进行加权和在去扩频后按符号为单位减去该结果而实施的。
在这种情形下，也可以得到等价于以上实施例的高度精确的泽码结果。
(第五实施例)
接着参照图9，详细地描述本发明的第五实施例。图9是显示本实施例的系统配置的方框图，其中是发射站通过使用互相正交的多个扩频码实施信息序列的多码传输时的电路结构。这里，与以上的实施例相同的部件被分配以相同的参考数字，所以将省略关于它们的说明。
本实施例与第三实施例的结构的差别在于，为了处理使用互相正交的多个扩频码的多码传输，并行地提供一对去扩频器15，而延时电路29被放置在一个去扩频器15之前，以及在该对去扩频器15的下游一侧提供用于实施RAKE合成的MRC电路30。
而且，提供了用于相加同一级的复制信号(恢复的符号)的加法器31，以及在第二级及其下游处，在每个去扩频器15之前提供有用于减去加法器31中的复制信号RX的和值的减法器26。
多个电波或发送信号经受取决于通信路径的不同延时，以及一起被接收机接收。在使用正交扩频码的多码传输时，在没有延时的信号之间不出现干扰，但在其间具有延时的那些信号将互相干扰。
在第一级ST1，受到在码分多址(CDMA)系统中引起的其它站的干扰的接收信号通过每个去扩频器15根据相关的扩频码被反扩频，并且其结果将进行RAKE综合。然后，信号通过TURBO编码而被译码(一次)。译码的信息序列再次由TURBO编码器17进行TURBO编码，最终得出的信号由加权部分27使用或然率信息LLR(图6)以与第三实施例的相同的方式被加权，这是由重新扩频器18进行的重新扩频。这样得到的重新扩频信号被加法器31合成，从而产生发送信号的复制信号RX。
在第二级ST2，在减法器26中在延时的电波的一个定时上从接收信号中减去发送信号的复制信号RX，以便提取领先的电波分量，然后由去扩频器15对它进行反扩频。同样地，领先的波被去除，以便提取延时的波，然后由去扩频器15对它进行反扩频。这样得到的去扩频的接收信号在MRC电路30中进行最大比值组合，由此相应于各个扩频码的信号分量可被提取。由此以及随后，在译码器16后的译码处理通过使用先前级的或然率信息E2′，以与第三实施例相同的方式重复地进行。
虽然本实施例的以上的说明给出在使用TURBO码的情况下干扰分量的去除和纠错码的译码，但也有可能得到与在使用串行级联卷积码编码(SCCC)的情形下相同的效果。对于SCCC码，作为外部码编码器的系统卷积编码器10和作为内部码编码器的系统卷积编码器11与一个被插入在它们中间的交织器串行地进行设置。在译码处理时，软判决软输出以与TURBO译码器译码TURBO码相同的方式重复地实施。因此，把SCCC译码应用到以上的TURBO码编码器16和16b，使得有可能用简单的结构以与以上实施例相同的方式同时执行干扰分量的抵销和作为纠错码的SCCC译码。
正如以上所述，按照本发明，通过在TURBO码的译码处理中附加上抵销干扰分量的操作，有可能带来特性上重大的改进，使得纠错码的译码与干扰抵销可以同时进行，而同时遏制处理量的增加。
工业可应用性
本发明的级联卷积码译码器在数字通信领域中可被用作能够进行高速度高质量通信的译码器，以及可适合于应用到用于互联网和数字蜂窝电话通信的纠错装置。

Claims (11)

1.在接收设备中的级联卷积码译码器，该接收设备接收通过使用扩频码而发送的编码信号的扩频信号，每个编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于实施常规编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，这些常规编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：
多个译码处理器，每个具有
(i)相减器，用于从接收的信号中减去干扰分量并且输出一个新的接收信号，
(ii)去扩频器，用于使用扩频码来去扩频所述新的接收信号并且输出去扩频接收信号，
(iii)用于实施软判决译码处理的软判决译码部分，它通过使用由先前的软判决译码处理产生的或然率信息来译码上述去扩频接收信号，以及输出临时的译码信号和所述临时的译码信号的或然率信息，
(iv)级联卷积编码部分，用于使所述临时的译码信号经受与级联卷积编码器相同的卷积编码处理，以便产生编码信号的复制的编码信号，以及
(v)重新扩频器，用于通过使用扩频码扩频复制的编码信号来产生所发送的扩频信号的复制信号；
其中所述接收信号包括来自多个发送站的发送信号，
其中在每个去扩频器所使用的扩频码对应于所述发送站的每个扩频码，
以及
其中所述多个译码处理器中的一个译码处理器的干扰分量是由其它的一个或多个译码处理器产生的复制信号。
2.按照权利要求1的级联卷积码译码器，其中该编码信号带有奇偶校验信号，其中所述软判决译码部分还输出奇偶校验信号的码序列或然率信息，其中每个处理器还包括加权部分，用于通过使用码序列或然率信息来加权编码信号的复制的编码信号；和
其中所述干扰分量是在其它的一个或多个译码处理器的加权部分中被加权的复制信号。
3.按照权利要求1或2的级联卷积码译码器，其中从相减器到重新扩频器的处理序列可以重复进行预定的次数。
4.按照权利要求1或2的级联卷积码译码器，其中软判决译码部分在软判决译码处理重复预定的次数后将临时的译码信号输出到级联卷积编码部分。
5.按照权利要求1的级联卷积码译码器，其中软判决译码部分包括：
第一软判决译码器，用于根据由先前的软判决译码处理所产生的或然率信息以及去扩频接收信号来实施相应于第一卷积编码器的软判决译码以及输出第一或然率信息；
交织器部分，用于与交织器相应地重新排列去扩频接收信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；
第二软判决译码器，用于根据重新排列的第一或然率信息和重新排列的接收信号来实施相应于第二卷积编码器的软判决译码以及输出第二译码信息和第二或然率信息；
去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信息和临时译码信号的或然率信息；以及
译码判断部分，用于判断重新排列的第二译码信息和输出临时译码信号。
6.按照权利要求2的级联卷积码译码器，其中奇偶校验信号包括第一奇偶校验信号和第二奇偶校验信号，
其中去扩频接收信号包括去扩频编码信号、去扩频第一奇偶校验信号和去扩频第二奇偶校验信号，以及
其中软判决译码部分包括：
第一软判决译码器，用于根据由先前的软判决译码处理所产生的或然率信息、去扩频编码信号以及去扩频第一奇偶校验信号来实施相应于第一卷积编码器的软判决译码，以及输出第一或然率信息和关于第一奇偶校验信号的第一奇偶校验或然率信息；
交织器部分，用于与交织器相应地重新排列去扩频编码信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；
第二软判决译码器，用于根据重新排列的第一或然率信息、重新排列的接收信号以及去扩频第二奇偶校验信号来实施相应于第二卷积编码器的软判决译码以及输出第二译码信息、第二译码信息的第二或然率信息和关于第二奇偶校验信号的第二奇偶校验或然率信息；
去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信息和临时译码信号的或然率信息；
译码判断部分，用于判断重新排列的第二译码信息和输出临时译码信息信号；以及
或然率信息综合器，用于根据重新排列的第二译码信息、第一奇偶校验或然率信息、和第二奇偶校验或然率信息输出码序列或然率信息。
7.在接收设备中的级联卷积码译码器，该接收设备接收通过使用扩频码而发送的编码信号的扩频信号，每个编码信号是通过对信息信号进行卷积编码而被产生的，所述卷积编码要使用具有用于实施卷积编码的第一卷积编码器和第二卷积编码器的级联卷积编码器，这些卷积编码器与被插入在它们中间用于根据预定的法则重新排列输入数据的交织器并行地或串行地连接，该级联卷积码译码器包括：
多个译码处理器，每个具有
(i)去扩频器，用于使用扩频码来去扩频接收信号并且输出去扩频接收信号，
(ii)相减器，用于从去扩频接收信号中减去干扰信号并且输出一个新的接收信号，
(iii)用于实施软判决译码处理的软判决译码部分，它通过使用由先前的软判决译码处理产生的或然率信息来译码上述新的接收信号，以及输出临时的译码信号和所述临时的译码信号的或然率信息，以及
(iv)级联卷积编码部分，用于使所述临时的译码信号经受与级联卷积编码器的处理过程相同的卷积编码处理，以便产生该编码信号的复制的编码信号，
其中所述接收信号包括来自多个发送站的发送信号，
其中在每个去扩频器所使用的扩频码对应于所述发送站的每个扩频码，
以及
其中所述多个译码处理器中的一个译码处理器的干扰分量是由其它的一个或多个译码处理器产生的复制信号，
其中编码信号具有奇偶校验信号，
其中所述软判决译码部分还输出奇偶校验信号的码序列或然率信息，
其中每个处理器还包括加权部分，用于通过使用码序列或然率信息来加权编码信号的复制的编码信号；和
其中所述干扰分量是在所述其它的一个或者多个译码处理器的加权部分中被加权的复制信号。
8.按照权利要求7的级联卷积译码器，其中从相减器到级联卷积编码部分的处理序列可以重复进行预定的次数。
9.按照权利要求7的级联卷积码译码器，其中软判决译码部分在软判决译码处理重复预定的次数后将临时的译码信号输出到级联卷积编码部分。
10.按照权利要求7的级联卷积码译码器，其中软判决译码部分包括：
第一软判决译码器，用于根据由先前的软判决译码处理所产生的或然率信息以及所述新的接收信号来实施相应于第一卷积编码器的软判决译码以及输出第一或然率信息；
交织器部分，用于与交织器相应地重新排列所述新的接收信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；
第二软判决译码器，用于根据重新排列的第一或然率信息和重新排列的接收信号来实施相应于第二卷积编码器的软判决译码以及输出第二译码信息和第二或然率信息；
去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信息和临时译码信号的或然率信息；以及
译码判断部分，用于判断重新排列的第二译码信息和输出临时译码信号。
11.按照权利要求7的级联卷积码译码器，其中奇偶校验信号包括第一奇偶校验信号和第二奇偶校验信号，
其中新的接收信号包括去扩频编码信号、去扩频第一奇偶校验信号和去扩频第二奇偶校验信号，以及
其中软判决译码部分包括：
第一软判决译码器，用于根据由先前的软判决译码处理所产生的或然率信息、去扩频编码信号以及去扩频第一奇偶校验信号来实施相应于第一卷积编码器的软判决译码，以及输出第一或然率信息和关于第一奇偶校验信号的第一奇偶校验或然率信息；
交织器部分，用于与交织器相应地重新排列去扩频编码信号和第一或然率信息以及输出重新排列的接收信号和重新排列的第一或然率信息；
第二软判决译码器，用于根据重新排列的第一或然率信息、重新排列的接收信号以及去扩频第二奇偶校验信号来实施相应于第二卷积编码器的软判决译码以及输出第二译码信息、第二译码信息的第二或然率信息和关于第二奇偶校验信号的第二奇偶校验或然率信息；
去交织器部分，用于与交织器相应地重新排列第二译码信息和第二或然率信息以及输出重新排列的第二译码信息和临时译码信号的或然率信息；
译码判断部分，用于判断重新排列的第二译码信息和输出临时译码信息信号；以及
或然率信息综合器，用于根据重新排列的第二译码信息、第一奇偶校验或然率信息和第二奇偶校验或然率信息输出码序列或然率信息。
CNB008168946A 1999-12-07 2000-12-07 级联卷积码译码器 Expired - Fee Related CN1214536C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP348073/1999 1999-12-07
JP34807399A JP3590310B2 (ja) 1999-12-07 1999-12-07 連接畳込み符号復号器

Publications (2)

Publication Number Publication Date
CN1409897A CN1409897A (zh) 2003-04-09
CN1214536C true CN1214536C (zh) 2005-08-10

Family

ID=18394571

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008168946A Expired - Fee Related CN1214536C (zh) 1999-12-07 2000-12-07 级联卷积码译码器

Country Status (8)

Country Link
US (1) US6983412B2 (zh)
EP (1) EP1259001B8 (zh)
JP (1) JP3590310B2 (zh)
KR (1) KR100538499B1 (zh)
CN (1) CN1214536C (zh)
AU (1) AU771052B2 (zh)
DE (1) DE60043863D1 (zh)
WO (1) WO2001043292A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2821217B1 (fr) * 2001-02-21 2003-04-25 France Telecom Procede et systeme de codage-decodage iteratif de flux de donnees numeriques codees par combinaisons spatio-temporelles, en emission et reception multiple
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
JP3730885B2 (ja) * 2001-07-06 2006-01-05 株式会社日立製作所 誤り訂正ターボ符号の復号器
US6973579B2 (en) 2002-05-07 2005-12-06 Interdigital Technology Corporation Generation of user equipment identification specific scrambling code for the high speed shared control channel
KR100502608B1 (ko) 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
JP4244700B2 (ja) * 2003-05-21 2009-03-25 日本電気株式会社 ターボ復号器及びそれに用いるダイナミック復号方法
US7200798B2 (en) * 2003-06-26 2007-04-03 Lucent Technologies Inc. Unified serial/parallel concatenated convolutional code decoder architecture and method
CN100364238C (zh) * 2005-01-21 2008-01-23 清华大学 一种Turbo码与多维调制级联的系统编译码方案
US8711947B2 (en) * 2005-10-11 2014-04-29 Samsung Electronics Co., Ltd. Digital broadcasting transmission and reception system, and a signal processing method using turbo processing and turbo decoding
KR100745980B1 (ko) * 2006-01-11 2007-08-06 삼성전자주식회사 분류기 통합을 위한 스코어 합성 방법 및 장치
FR2896359A1 (fr) * 2006-01-19 2007-07-20 France Telecom Procede d'encodage et de decodage rapides et dispositifs associes.
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
US7770087B2 (en) * 2007-01-19 2010-08-03 Harris Corporation Serial concatenated convolutional code decoder
US7904784B2 (en) * 2007-03-14 2011-03-08 Harris Corporation Serial concatenated convolutional code decoder
US7870458B2 (en) * 2007-03-14 2011-01-11 Harris Corporation Parallel arrangement of serial concatenated convolutional code decoders with optimized organization of data for efficient use of memory resources
US8024636B2 (en) * 2007-05-04 2011-09-20 Harris Corporation Serially concatenated convolutional code decoder with a constrained permutation table
KR101466694B1 (ko) * 2007-08-28 2014-11-28 삼성전자주식회사 Ｅｃｃ 회로, ｅｃｃ 회로를 구비하는 메모리 시스템 및그의 오류 정정 방법
US7991082B2 (en) * 2007-10-31 2011-08-02 Harris Corporation Maximum a posteriori probability decoder
KR20090083758A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 연접 부호 복호화 방법 및 장치
KR101648448B1 (ko) * 2008-04-29 2016-08-16 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법
JP5084043B2 (ja) * 2008-06-11 2012-11-28 シャープ株式会社 受信装置、通信システム及び通信方法
US8238499B2 (en) * 2008-08-29 2012-08-07 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for low-complexity interference cancellation in communication signal processing
US8254502B2 (en) * 2008-12-22 2012-08-28 Qualcomm Incorporated Post decoding soft interference cancellation
US8370706B2 (en) * 2009-10-02 2013-02-05 Infinera Corporation Interleaved correction code transmission
US8634794B2 (en) * 2010-08-11 2014-01-21 Telefonaktiebolaget L M Ericsson (Publ) Multi-user interference cancellation in a single-carrier radio receiver
CN102088338B (zh) * 2011-03-02 2013-05-01 上海交通大学 基于多跳级联卷积码的编解码装置及其实现方法
EP2761766A4 (en) * 2011-09-28 2015-07-15 Ericsson Telefon Ab L M UPDATE OF DISTURBANCES AND EQUIVALENT WEIGHTS DURING A RECEPTION WITH REPEATED TURBOINE REFERENCE SUPPRESSION
US8787426B2 (en) 2011-09-28 2014-07-22 Telefonaktiebolaget Lm Ericsson (Publ) Finger placement in multi-stage interference cancellation
US8761323B2 (en) 2011-09-28 2014-06-24 Telefonaktiebolaget Lm Ericsson (Publ) Impairment covariance and combining weight updates during iterative turbo interference cancellation reception
CN102394663B (zh) * 2011-10-11 2013-08-28 东南大学 前馈卷积码的分段并行编码方法
JP5796510B2 (ja) * 2012-02-16 2015-10-21 富士通株式会社 電子装置、受信装置及び誤り訂正方法
CN105356905B (zh) * 2015-10-16 2017-09-29 上海磐启微电子有限公司 一种直接序列扩频码与1/k 码率卷积码混合编码方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
CA2197342C (en) 1995-06-13 2001-11-06 Mamoru Sawahashi Cdma demodulating apparatus
JP2855173B2 (ja) * 1995-06-13 1999-02-10 エヌ・ティ・ティ移動通信網株式会社 Ｃｄｍａ復調装置
JP2798128B2 (ja) * 1996-08-06 1998-09-17 日本電気株式会社 Ｃｄｍａマルチユーザ受信装置
JPH10117180A (ja) 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 符号分割多元接続復調装置
JP3311943B2 (ja) * 1996-10-18 2002-08-05 松下電器産業株式会社 干渉信号除去装置
JPH10190495A (ja) * 1996-12-20 1998-07-21 Fujitsu Ltd 干渉キャンセラ
JP3586348B2 (ja) 1997-03-05 2004-11-10 富士通株式会社 信号対干渉電力比測定装置及び信号対干渉電力比測定方法並びにｃｄｍａ通信方式下での送信電力制御方法
JP3437411B2 (ja) * 1997-05-20 2003-08-18 松下電器産業株式会社 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
US6075824A (en) * 1997-08-04 2000-06-13 Motorola, Inc. Method and apparatus for re-encoding decoded data
US6000054A (en) * 1997-11-03 1999-12-07 Motorola, Inc. Method and apparatus for encoding and decoding binary information using restricted coded modulation and parallel concatenated convolution codes
JPH11168408A (ja) 1997-12-05 1999-06-22 Fujitsu Ltd 干渉キャンセラ装置
JP3305639B2 (ja) 1997-12-24 2002-07-24 株式会社エヌ・ティ・ティ・ドコモ 直接拡散ｃｄｍａ伝送方式におけるｒａｋｅ受信機
JPH11266226A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp Ｃｄｍａ通信システムに適用される干渉除去装置およびその方法
US6202189B1 (en) * 1998-12-17 2001-03-13 Teledesic Llc Punctured serial concatenated convolutional coding system and method for low-earth-orbit satellite data communication
JP3144411B2 (ja) 1999-03-17 2001-03-12 株式会社ワイ・アール・ピー移動通信基盤技術研究所 スペクトル拡散通信装置
WO2001050614A2 (en) * 2000-01-03 2001-07-12 Icoding Technology, Inc. System and method for high speed processing of turbo codes
US6671852B1 (en) * 2000-09-06 2003-12-30 Motorola, Inc. Syndrome assisted iterative decoder for turbo codes

Also Published As

Publication number Publication date
US20030005388A1 (en) 2003-01-02
US6983412B2 (en) 2006-01-03
EP1259001A4 (en) 2006-11-08
JP3590310B2 (ja) 2004-11-17
EP1259001B1 (en) 2010-02-17
JP2001168735A (ja) 2001-06-22
CN1409897A (zh) 2003-04-09
DE60043863D1 (de) 2010-04-01
WO2001043292A1 (fr) 2001-06-14
EP1259001B8 (en) 2010-05-26
AU771052B2 (en) 2004-03-11
KR20020064331A (ko) 2002-08-07
KR100538499B1 (ko) 2005-12-23
EP1259001A1 (en) 2002-11-20
AU1733901A (en) 2001-06-18

Similar Documents

Publication Publication Date Title
CN1214536C (zh) 级联卷积码译码器
CN1310458C (zh) 对存在码间干扰并在多路发送和接收中进行按位交织编码的数字数据流进行编码/解码的方法及相应系统
CN1223135C (zh) 用于对具有发射机或信道引入的比特间耦合的接收信号进行解码的基带处理器、方法和系统
CN1252962C (zh) 用于数据通信系统的速率匹配设备和方法
CN1406420A (zh) 发送装置、接收装置以及通信方法
CN1479982A (zh) 移动通信系统、多载波码分多址发送装置及接收装置
CN1968071A (zh) 解码装置、解码方法、和接收设备
CN1643859A (zh) 移动通信系统中接收分组数据控制信道的装置和方法
CN1502168A (zh) 随机存取多向cdma2000 turbo编码交织器
US8406354B2 (en) Interference cancellation in a multi-user receiver
CN1579049A (zh) 检测具有未知信号特征的消息的方法和装置
CN1711712A (zh) 带有似然加权的迭代解码
CN1366738A (zh) 交织地址生成装置
CN1802796A (zh) 用于多用户检测的通信方法和设备
CN1473402A (zh) 无线电接收设备和无线电接收方法
CN1992581A (zh) 与差错重传相结合的部分并行干扰对消方法和接收器
CN1674482A (zh) 归一化迭代软干扰抵消信号检测方法和装置
CN1685621A (zh) 用于解交织通信设备中的交织数据流的方法和装置
CN1478330A (zh) 用于直接序列－码分多址信道的多用户检测器
CN101060339A (zh) 一种在SCDMA系统中实现Turbo编译码方案的装置和方法
CN1411189A (zh) 双层加权并行干扰对消算法的简化算法
CN1151677C (zh) 级联纠错编码器
CN1227820C (zh) 优化的增强解码器
CN1143471C (zh) 快速最大后验概率译码的方法和系统
CN1372733A (zh) 干扰消除器装置和干扰消除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050810

Termination date: 20151207

EXPY Termination of patent right or utility model