JP2000201138A - 誤り率推定装置および方法、並びに提供媒体 - Google Patents
誤り率推定装置および方法、並びに提供媒体Info
- Publication number
- JP2000201138A JP2000201138A JP11001790A JP179099A JP2000201138A JP 2000201138 A JP2000201138 A JP 2000201138A JP 11001790 A JP11001790 A JP 11001790A JP 179099 A JP179099 A JP 179099A JP 2000201138 A JP2000201138 A JP 2000201138A
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- estimating
- signal
- counting
- normalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Artificial Intelligence (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 伝送路上の誤り率を判定する装置の規模を小
型化するとともに、演算量を減らす。 【解決手段】 正規化回数累計回路９１は、ステートメ
トリックを演算するACS回路において、所定時間内で正
規化が行われた回数を累計する。テーブル９２は、正規
化回数累計回路９１で累計された正規化回数と伝送路上
の誤り率が対応付けられて記述されたテーブルが記憶さ
れている。テーブル９２は、記憶されているテーブルを
用いて、入力された正規化の累積回数に対応する誤り率
を判定し、出力する。
型化するとともに、演算量を減らす。 【解決手段】 正規化回数累計回路９１は、ステートメ
トリックを演算するACS回路において、所定時間内で正
規化が行われた回数を累計する。テーブル９２は、正規
化回数累計回路９１で累計された正規化回数と伝送路上
の誤り率が対応付けられて記述されたテーブルが記憶さ
れている。テーブル９２は、記憶されているテーブルを
用いて、入力された正規化の累積回数に対応する誤り率
を判定し、出力する。
Description
【０００１】
【発明の属する技術分野】本発明は誤り率推定装置およ
び方法、並びに提供媒体に関し、特に、ステートメトリ
ックを求める回路が行う正規化の回数を用いて伝送路上
の誤り率を判定する誤り率推定装置および方法、並びに
提供媒体に関する。
び方法、並びに提供媒体に関し、特に、ステートメトリ
ックを求める回路が行う正規化の回数を用いて伝送路上
の誤り率を判定する誤り率推定装置および方法、並びに
提供媒体に関する。
【０００２】
【従来の技術】現在、放送衛星として打ち上げが予定さ
れているＢＳ４後発機を用いて、デジタル放送サービス
を行うことが電波管理審議会で答申されている。このデ
ジタル放送サービスにおいて、伝送路符号化方式とし
て、８PSK（Phase Shift keying）、QPSK（Quadrature
PSK）、およびBPSK（Binary PSK）が規定されている。
れているＢＳ４後発機を用いて、デジタル放送サービス
を行うことが電波管理審議会で答申されている。このデ
ジタル放送サービスにおいて、伝送路符号化方式とし
て、８PSK（Phase Shift keying）、QPSK（Quadrature
PSK）、およびBPSK（Binary PSK）が規定されている。
【０００３】図２３は、送信機と受信機の構成例を示す
ブロック図である。送信機１は、情報源２、符号化器
３、パンクチャリング器４、およびマッピング器５から
構成されている。情報源２は、符号化して伝送するデー
タを、符号化器３に出力する。符号化器３は、入力され
た１ビットのデータを、符号化率Ｒ＝１／２で、トレリ
ス符号化し、２ビットの符号語として、パンクチャリン
グ器４に出力する。パンクチャリング器４は、入力され
た２ビットのデータをパンクチャリングして、マッピン
グ器５に出力する。マッピング器５は、入力された２ビ
ットの符号語を直交変調方式により、４個の信号点のう
ちの１つの信号点に割り当て、その信号点のＩ信号とＱ
信号を伝送路６に出力する。
ブロック図である。送信機１は、情報源２、符号化器
３、パンクチャリング器４、およびマッピング器５から
構成されている。情報源２は、符号化して伝送するデー
タを、符号化器３に出力する。符号化器３は、入力され
た１ビットのデータを、符号化率Ｒ＝１／２で、トレリ
ス符号化し、２ビットの符号語として、パンクチャリン
グ器４に出力する。パンクチャリング器４は、入力され
た２ビットのデータをパンクチャリングして、マッピン
グ器５に出力する。マッピング器５は、入力された２ビ
ットの符号語を直交変調方式により、４個の信号点のう
ちの１つの信号点に割り当て、その信号点のＩ信号とＱ
信号を伝送路６に出力する。
【０００４】受信機７は、ビット挿入器８、復号器９、
および復号情報１０から構成されている。ビット挿入器
８は、伝送路６を介して入力された受信信号（Ｉ，Ｑ）
に対し、ビット挿入を行い、復号器９に出力する。復号
器９は、入力された信号に対しトレリス復号を施し、復
号情報１０として出力する。復号情報１０は、復号され
たデータを示しており、この復号情報１０を図示してい
ない再生装置により再生することにより、画像や音声を
得ることができる。
および復号情報１０から構成されている。ビット挿入器
８は、伝送路６を介して入力された受信信号（Ｉ，Ｑ）
に対し、ビット挿入を行い、復号器９に出力する。復号
器９は、入力された信号に対しトレリス復号を施し、復
号情報１０として出力する。復号情報１０は、復号され
たデータを示しており、この復号情報１０を図示してい
ない再生装置により再生することにより、画像や音声を
得ることができる。
【０００５】復号器９から出力されるステートメトリッ
クの情報は、監視回路１１に供給される。監視回路１１
は、伝送路６上の誤り率を判定し、その情報を誤り率情
報１２として出力する。この誤り率情報１２は、例え
ば、データを受信するアンテナの向きを、最も誤り率の
低い方向に向けて設置する際のデータとして用いられ
る。
クの情報は、監視回路１１に供給される。監視回路１１
は、伝送路６上の誤り率を判定し、その情報を誤り率情
報１２として出力する。この誤り率情報１２は、例え
ば、データを受信するアンテナの向きを、最も誤り率の
低い方向に向けて設置する際のデータとして用いられ
る。
【０００６】図２４は、符号化器３の構成を示すブロッ
ク図である。この符号化器３は畳み込み符号化器であ
り、入力された１ビットのデータｂ０が、（ｃ１，ｃ
０）の２ビットのデータに符号化され、出力される。出
力される２ビットのデータｃ１，ｃ０は、遅延器２１，
２２と排他的論理和回路２３，２４により構成される演
算器により、データｂ０を演算して生成されるようにな
されている。
ク図である。この符号化器３は畳み込み符号化器であ
り、入力された１ビットのデータｂ０が、（ｃ１，ｃ
０）の２ビットのデータに符号化され、出力される。出
力される２ビットのデータｃ１，ｃ０は、遅延器２１，
２２と排他的論理和回路２３，２４により構成される演
算器により、データｂ０を演算して生成されるようにな
されている。
【０００７】すなわち、データｂ０は、遅延器２１、排
他的論理和回路２３、および排他的論理和回路２４に入
力される。遅延器２１に入力されたデータｂ０は、１単
位時間遅延され、遅延器２２と排他的論理回路２３に出
力される。遅延器２２に入力されたデータは、さらに１
単位時間遅延され、排他的論理和回路２３と排他的論理
和回路２４に出力される。排他的論理和回路２３は、い
ま符号化器３に入力されているデータｂ０、その１単位
時間前に符号化器３に入力されたデータ、さらに２単位
時間前に符号化器３に入力されたデータの合計３つのデ
ータの入力を受け、これらの３つのデータの排他的論理
和を演算することにより、出力データｃ１を生成する。
他的論理和回路２３、および排他的論理和回路２４に入
力される。遅延器２１に入力されたデータｂ０は、１単
位時間遅延され、遅延器２２と排他的論理回路２３に出
力される。遅延器２２に入力されたデータは、さらに１
単位時間遅延され、排他的論理和回路２３と排他的論理
和回路２４に出力される。排他的論理和回路２３は、い
ま符号化器３に入力されているデータｂ０、その１単位
時間前に符号化器３に入力されたデータ、さらに２単位
時間前に符号化器３に入力されたデータの合計３つのデ
ータの入力を受け、これらの３つのデータの排他的論理
和を演算することにより、出力データｃ１を生成する。
【０００８】排他的論理和回路２４は、いま符号化器３
に入力されているデータｂ０と、２単位時間前に符号化
器３に入力されたデータの入力を受け、これら２つのデ
ータの排他的論理和を演算することにより、出力データ
ｃ０を生成する。
に入力されているデータｂ０と、２単位時間前に符号化
器３に入力されたデータの入力を受け、これら２つのデ
ータの排他的論理和を演算することにより、出力データ
ｃ０を生成する。
【０００９】このようにして、符号化器３から出力され
た出力データ（ｃ１，ｃ０）は、パンクチャリング器４
に入力される。パンクチャリング器４は、伝送路６に対
して、符号化率Ｒ＝１／２のデータを出力する場合、入
力されたデータをそのままマッピング器５に出力し、符
号化率Ｒ＝３／４のデータを出力する場合、入力された
データをパンクチャリングして、マッピング器５に出力
する。
た出力データ（ｃ１，ｃ０）は、パンクチャリング器４
に入力される。パンクチャリング器４は、伝送路６に対
して、符号化率Ｒ＝１／２のデータを出力する場合、入
力されたデータをそのままマッピング器５に出力し、符
号化率Ｒ＝３／４のデータを出力する場合、入力された
データをパンクチャリングして、マッピング器５に出力
する。
【００１０】図２５は、パンクチャリングを説明する図
である。パンクチャリング器４は、図２５（Ａ）に示す
ように、入力されたデータ（ｃ１，ｃ０）を、保持して
いる図２５（Ｂ）に示すパンクチャリングテーブルに従
ってパンクチャリングし、データ（ｐ１，ｐ０）を出力
する。
である。パンクチャリング器４は、図２５（Ａ）に示す
ように、入力されたデータ（ｃ１，ｃ０）を、保持して
いる図２５（Ｂ）に示すパンクチャリングテーブルに従
ってパンクチャリングし、データ（ｐ１，ｐ０）を出力
する。
【００１１】図２５（Ｂ）に示したパンクチャリングテ
ーブルでは、”１”は入力されたデータがデータｐ１ま
たはｐ２として出力されることを示しており、”０”は
入力されたデータは出力されない（消去される）ことを
示している。例えば、図２６（Ａ）に示したようなデー
タが入力された場合、図２６（Ｂ）に示したデータが出
力される。
ーブルでは、”１”は入力されたデータがデータｐ１ま
たはｐ２として出力されることを示しており、”０”は
入力されたデータは出力されない（消去される）ことを
示している。例えば、図２６（Ａ）に示したようなデー
タが入力された場合、図２６（Ｂ）に示したデータが出
力される。
【００１２】すなわち、図２６（Ａ）に示したように、
入力データｃ１としてデータＸ１乃至Ｘ６が、入力デー
タｃ０としてデータＹ１乃至Ｙ６が、それぞれ入力され
た場合、ただし、データｃ０，ｃ１の順で入力されるた
め、パンクチャリング器４には、データＹ１，Ｘ１，Ｙ
２，Ｘ２，・・・，Ｙ６，Ｘ６の順で順次入力された場
合、図２６（Ｂ）に示したように、出力データｐ１とし
てデータＸ１，Ｙ３，Ｘ４，Ｙ６が、出力データｐ０と
してデータＹ１，Ｘ２，Ｙ４，Ｘ５が、それぞれ出力さ
れる。ただし、出力データは、データｐ０，ｐ１の順で
出力されるため、パンクチャリング器４からは、データ
Ｙ１，Ｘ１，Ｘ２，Ｙ３，Ｙ４，Ｘ４，Ｘ５，Ｙ６の順
で出力される。
入力データｃ１としてデータＸ１乃至Ｘ６が、入力デー
タｃ０としてデータＹ１乃至Ｙ６が、それぞれ入力され
た場合、ただし、データｃ０，ｃ１の順で入力されるた
め、パンクチャリング器４には、データＹ１，Ｘ１，Ｙ
２，Ｘ２，・・・，Ｙ６，Ｘ６の順で順次入力された場
合、図２６（Ｂ）に示したように、出力データｐ１とし
てデータＸ１，Ｙ３，Ｘ４，Ｙ６が、出力データｐ０と
してデータＹ１，Ｘ２，Ｙ４，Ｘ５が、それぞれ出力さ
れる。ただし、出力データは、データｐ０，ｐ１の順で
出力されるため、パンクチャリング器４からは、データ
Ｙ１，Ｘ１，Ｘ２，Ｙ３，Ｙ４，Ｘ４，Ｘ５，Ｙ６の順
で出力される。
【００１３】入力されたデータＹ１，Ｘ１は、パンクチ
ャリングテーブルの値１の位置に相当するデータなの
で、そのまま、出力データＰ０，Ｐ１として出力される
が、入力されたデータＹ２は、パンクチャリングテーブ
ルの値０の位置に相当するデータのため削除される。そ
して、次に出力される（パンクチャリングテーブルの値
１の位置に相当する）データＸ２がデータｐ０として出
力される。以下、同様に、パンクチャリングテーブルの
値０の位置に相当するデータは削除され、パンクチャリ
ングテーブルの値１に相当するデータは出力される。
ャリングテーブルの値１の位置に相当するデータなの
で、そのまま、出力データＰ０，Ｐ１として出力される
が、入力されたデータＹ２は、パンクチャリングテーブ
ルの値０の位置に相当するデータのため削除される。そ
して、次に出力される（パンクチャリングテーブルの値
１の位置に相当する）データＸ２がデータｐ０として出
力される。以下、同様に、パンクチャリングテーブルの
値０の位置に相当するデータは削除され、パンクチャリ
ングテーブルの値１に相当するデータは出力される。
【００１４】このようにしてパンクチャリング器４から
出力されたデータは、マッピング器５により、図２７に
示したような信号点にマッピングされる。各信号点は、
９０度の等間隔で配置されている。図２５で示したｐ１
が、信号点割り当てのMSBに、ｐ０が信号点割り当てのL
SBになる。すなわち、信号点の割り当ては、（ｐ１，ｐ
０）と表すことができる。
出力されたデータは、マッピング器５により、図２７に
示したような信号点にマッピングされる。各信号点は、
９０度の等間隔で配置されている。図２５で示したｐ１
が、信号点割り当てのMSBに、ｐ０が信号点割り当てのL
SBになる。すなわち、信号点の割り当ては、（ｐ１，ｐ
０）と表すことができる。
【００１５】マッピング器５によりマッピングされたデ
ータは、伝送路６を介して受信機７のビット挿入器８に
入力される。図２８は、ビット挿入について説明する図
である。ビット挿入は、パンクチャリング器４で行われ
たパンクチャリングと逆の処理、すなわち、符号化率Ｒ
＝１／２のデータを受信した場合、その受信されたデー
タをそのまま復号器９に出力し、符号化率Ｒ＝３／４の
データを受信した場合、削除されたデータ（ビット）を
挿入する処理である。
ータは、伝送路６を介して受信機７のビット挿入器８に
入力される。図２８は、ビット挿入について説明する図
である。ビット挿入は、パンクチャリング器４で行われ
たパンクチャリングと逆の処理、すなわち、符号化率Ｒ
＝１／２のデータを受信した場合、その受信されたデー
タをそのまま復号器９に出力し、符号化率Ｒ＝３／４の
データを受信した場合、削除されたデータ（ビット）を
挿入する処理である。
【００１６】図２８（Ａ）に示したように、ビット挿入
器８は、入力されたデータ（ｐ１’，ｐ０’）を、図２
８（Ｂ）に示したデパンクチャリングテーブルに従って
ビット挿入し、出力データ（ｃ１’，ｃ０’）を出力す
る。図２８（Ｂ）に示したデパンクチャリングテーブル
の値１は、入力されたデータをそのまま出力することを
示し、値０は０を挿入する（ビットを挿入する）ことを
示している。
器８は、入力されたデータ（ｐ１’，ｐ０’）を、図２
８（Ｂ）に示したデパンクチャリングテーブルに従って
ビット挿入し、出力データ（ｃ１’，ｃ０’）を出力す
る。図２８（Ｂ）に示したデパンクチャリングテーブル
の値１は、入力されたデータをそのまま出力することを
示し、値０は０を挿入する（ビットを挿入する）ことを
示している。
【００１７】例えば、図２９（Ａ）に示した入力データ
（パンクチャリング器４から出力されたデータで、図２
６（Ｂ）に示したデータ）がビット挿入器８に入力され
た場合、図２９（Ｂ）に示したデータが出力される。送
信機１から送信されたデータは、データｐ０，ｐ１の順
なので、受信機７のビット挿入器８に入力される順も、
データｐ０’，ｐ１’になる。そして、ビット挿入器８
から出力されるデータの順は、データｃ０’，ｃ１’に
なる。
（パンクチャリング器４から出力されたデータで、図２
６（Ｂ）に示したデータ）がビット挿入器８に入力され
た場合、図２９（Ｂ）に示したデータが出力される。送
信機１から送信されたデータは、データｐ０，ｐ１の順
なので、受信機７のビット挿入器８に入力される順も、
データｐ０’，ｐ１’になる。そして、ビット挿入器８
から出力されるデータの順は、データｃ０’，ｃ１’に
なる。
【００１８】従って、入力データｐ０’として入力され
たデータＸ２は、デパンクチャリングテーブルの値０の
位置に相当するデータなので、入力されたデータＸ２の
代わりに０が挿入される形で、データｃ０’として出力
される。そして、データＸ２は、データｃ１’として出
力される。このように、値０に位置する入力データは、
０が挿入されて出力される。
たデータＸ２は、デパンクチャリングテーブルの値０の
位置に相当するデータなので、入力されたデータＸ２の
代わりに０が挿入される形で、データｃ０’として出力
される。そして、データＸ２は、データｃ１’として出
力される。このように、値０に位置する入力データは、
０が挿入されて出力される。
【００１９】このようにして、ビット挿入器８によりビ
ットが挿入されたデータは、復号器９に出力される。図
３０は、復号器９の内部構成を示すブロック図である。
復号器９は、ブランチメトリック生成器３１（以下、Ｂ
Ｍ生成器３１と記述する）、ACS（Add,Compare and Sel
ect）回路３２、およびパスメモリ３３から構成されて
いる。復号器９に入力された信号は、まず、伝送路の雑
音や歪みのある受信信号点から、本来受信すべき信号点
までのユークリッド距離の２乗を計算し、ブランチメト
リックとして発生するＢＭ生成器３１に入力される。Ｂ
Ｍ生成器３１で発生されたブランチメトリックは、ACS
回路３２により、畳み込み符号のトレリスに従って、累
積計算され、比較されることで、各状態のステートメト
リックが計算される。
ットが挿入されたデータは、復号器９に出力される。図
３０は、復号器９の内部構成を示すブロック図である。
復号器９は、ブランチメトリック生成器３１（以下、Ｂ
Ｍ生成器３１と記述する）、ACS（Add,Compare and Sel
ect）回路３２、およびパスメモリ３３から構成されて
いる。復号器９に入力された信号は、まず、伝送路の雑
音や歪みのある受信信号点から、本来受信すべき信号点
までのユークリッド距離の２乗を計算し、ブランチメト
リックとして発生するＢＭ生成器３１に入力される。Ｂ
Ｍ生成器３１で発生されたブランチメトリックは、ACS
回路３２により、畳み込み符号のトレリスに従って、累
積計算され、比較されることで、各状態のステートメト
リックが計算される。
【００２０】図３１は、ACS回路３２により行われるス
テートメトリックの算出について説明するトレリス遷移
図である。時刻ｔ＋１におけるステート００に入るパス
としては、時刻ｔにおけるステート００でＢＭ００が選
択された場合と、時刻ｔにおけるステート０１でＢＭ１
１が選択された場合の、２つのパスが考えられる。時刻
ｔのステート００のステートメトリックにＢＭ００の値
を加算した値と、時刻ｔのステート０１のステートメト
リックにＢＭ１１を加算した値とが比較され、値の小さ
いパスが、時刻ｔ＋１の時のステート００のステートメ
トリックとして用いられる。
テートメトリックの算出について説明するトレリス遷移
図である。時刻ｔ＋１におけるステート００に入るパス
としては、時刻ｔにおけるステート００でＢＭ００が選
択された場合と、時刻ｔにおけるステート０１でＢＭ１
１が選択された場合の、２つのパスが考えられる。時刻
ｔのステート００のステートメトリックにＢＭ００の値
を加算した値と、時刻ｔのステート０１のステートメト
リックにＢＭ１１を加算した値とが比較され、値の小さ
いパスが、時刻ｔ＋１の時のステート００のステートメ
トリックとして用いられる。
【００２１】同様に、時刻ｔ＋１の時のステート０１，
１０，１１のステートメトリックも算出される。
１０，１１のステートメトリックも算出される。
【００２２】ACS回路３２は、上述したように、符号化
側（伝送側）の状態遷移を類推しながら、パスメモリ３
３を制御する。伝送路での雑音や歪みが無ければ、入力
された信号は、本来の送信信号点に一致するので、ＢＭ
生成器３１は、送信した信号点に関するブランチメトリ
ックは０を、その他のブランチメトリックは信号点間の
距離の２乗を、それぞれ発生する。従って、ACS回路３
２において、これらのブランチメトリックが状態遷移図
に従って累積加算され、ステートメトリックが計算され
ると、本来のパスに関しては、ステートメトリックは０
のままであるが、その他のパスに関しては、ステートメ
トリックが大きな値を持つことになるので、このことか
ら送信信号系列を推定することが可能となる。
側（伝送側）の状態遷移を類推しながら、パスメモリ３
３を制御する。伝送路での雑音や歪みが無ければ、入力
された信号は、本来の送信信号点に一致するので、ＢＭ
生成器３１は、送信した信号点に関するブランチメトリ
ックは０を、その他のブランチメトリックは信号点間の
距離の２乗を、それぞれ発生する。従って、ACS回路３
２において、これらのブランチメトリックが状態遷移図
に従って累積加算され、ステートメトリックが計算され
ると、本来のパスに関しては、ステートメトリックは０
のままであるが、その他のパスに関しては、ステートメ
トリックが大きな値を持つことになるので、このことか
ら送信信号系列を推定することが可能となる。
【００２３】ここで、入力された信号に雑音が乗ってい
た場合を考える。入力された信号は、本来の送信信号点
と雑音が加算されているため、本来の送信信号点に関す
るブランチメトリックは必ずしも０になるとは限らず、
雑音電力による不確定性を有する。同様に、その他のブ
ランチメトリックに関しても、信号点間距離の２乗は、
雑音電力に依存した不確定性を有する。しかしながら、
雑音電力が小さいとき、送信信号系列は、ACS回路３２
にて、これらのブランチメトリックを状態遷移図に従っ
て、累積加算し、ステートメトリックを計算すると、本
来のパスに関しては、ステートメトリックは小さな値で
あるが、その他のパスに関しては、ステートメトリック
が大きな値を持つことになることから、送信信号系列を
推定することができる。
た場合を考える。入力された信号は、本来の送信信号点
と雑音が加算されているため、本来の送信信号点に関す
るブランチメトリックは必ずしも０になるとは限らず、
雑音電力による不確定性を有する。同様に、その他のブ
ランチメトリックに関しても、信号点間距離の２乗は、
雑音電力に依存した不確定性を有する。しかしながら、
雑音電力が小さいとき、送信信号系列は、ACS回路３２
にて、これらのブランチメトリックを状態遷移図に従っ
て、累積加算し、ステートメトリックを計算すると、本
来のパスに関しては、ステートメトリックは小さな値で
あるが、その他のパスに関しては、ステートメトリック
が大きな値を持つことになることから、送信信号系列を
推定することができる。
【００２４】図３２はACS回路３２の構成を示すブロッ
ク図である。ACS回路３２は、ステート００、０１，１
０，１１の、それぞれのステートメトリックを求めるス
テート００生成部４１、ステート０１生成部４２、ステ
ート１０生成部４３、およびステート１１生成部４４と
から構成されている。ステート００生成部４１は、加算
器４５−１，４６−１とセレクタ４７−１から構成され
ている。加算器４５−１には、時刻ｔにおけるステート
００のステートメトリックとＢＭ００が入力され、加算
される。同様に、加算器４６−１には、時刻ｔにおける
ステート０１のステートメトリックとＢＭ１１が入力さ
れ、加算される。
ク図である。ACS回路３２は、ステート００、０１，１
０，１１の、それぞれのステートメトリックを求めるス
テート００生成部４１、ステート０１生成部４２、ステ
ート１０生成部４３、およびステート１１生成部４４と
から構成されている。ステート００生成部４１は、加算
器４５−１，４６−１とセレクタ４７−１から構成され
ている。加算器４５−１には、時刻ｔにおけるステート
００のステートメトリックとＢＭ００が入力され、加算
される。同様に、加算器４６−１には、時刻ｔにおける
ステート０１のステートメトリックとＢＭ１１が入力さ
れ、加算される。
【００２５】セレクタ４７−１は、加算器４５−１と加
算器４６−１とから、それぞれ入力された値を比較し、
値の小さい方をレジスタ４８−１に出力する。レジスタ
４８−１は、セレクタ４７−１から出力された時刻ｔ＋
１におけるステート００のステートメトリックの値を、
次の時刻ｔ＋２のステート００のステートメトリックを
求める際の値として記憶するとともに、パスメモリ３３
にも出力する。
算器４６−１とから、それぞれ入力された値を比較し、
値の小さい方をレジスタ４８−１に出力する。レジスタ
４８−１は、セレクタ４７−１から出力された時刻ｔ＋
１におけるステート００のステートメトリックの値を、
次の時刻ｔ＋２のステート００のステートメトリックを
求める際の値として記憶するとともに、パスメモリ３３
にも出力する。
【００２６】ステート０１生成部４２は、加算器４５−
２，４６−２とセレクタ４７−２から構成されている。
加算器４５−２には、時刻ｔにおけるステート１０のス
テートメトリックとＢＭ１０が入力されて加算され、加
算器４６−２には、時刻ｔにおけるステート１１のステ
ートメトリックとＢＭ０１が入力されて加算される。セ
レクタ４７−２は、加算器４５−２と加算器４６−２と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−２に出力する。レジスタ４８−２は、セ
レクタ４７−２から出力された時刻ｔ＋１におけるステ
ート０１のステートメトリックの値を、次の時刻ｔ＋２
のステート０１のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
２，４６−２とセレクタ４７−２から構成されている。
加算器４５−２には、時刻ｔにおけるステート１０のス
テートメトリックとＢＭ１０が入力されて加算され、加
算器４６−２には、時刻ｔにおけるステート１１のステ
ートメトリックとＢＭ０１が入力されて加算される。セ
レクタ４７−２は、加算器４５−２と加算器４６−２と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−２に出力する。レジスタ４８−２は、セ
レクタ４７−２から出力された時刻ｔ＋１におけるステ
ート０１のステートメトリックの値を、次の時刻ｔ＋２
のステート０１のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
【００２７】ステート１０生成部４３は、加算器４５−
３，４６−３とセレクタ４７−３から構成されている。
加算器４５−３には、時刻ｔにおけるステート００のス
テートメトリックとＢＭ１１が入力されて加算され、加
算器４６−３には、時刻ｔにおけるステート０１のステ
ートメトリックとＢＭ００が入力されて加算される。セ
レクタ４７−３は、加算器４５−１と加算器４６−３と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−３に出力する。レジスタ４８−３は、セ
レクタ４７−３から出力された時刻ｔ＋１におけるステ
ート１０のステートメトリックの値を、次の時刻ｔ＋２
のステート１０のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
３，４６−３とセレクタ４７−３から構成されている。
加算器４５−３には、時刻ｔにおけるステート００のス
テートメトリックとＢＭ１１が入力されて加算され、加
算器４６−３には、時刻ｔにおけるステート０１のステ
ートメトリックとＢＭ００が入力されて加算される。セ
レクタ４７−３は、加算器４５−１と加算器４６−３と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−３に出力する。レジスタ４８−３は、セ
レクタ４７−３から出力された時刻ｔ＋１におけるステ
ート１０のステートメトリックの値を、次の時刻ｔ＋２
のステート１０のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
【００２８】ステート１１生成部４４は、加算器４５−
３，４６−３とセレクタ４７−４から構成されている。
加算器４５−４には、時刻ｔにおけるステート１０のス
テートメトリックとＢＭ０１が入力され、加算され、加
算器４６−４には、時刻ｔにおけるステート１１のステ
ートメトリックとＢＭ１０が入力され、加算される。セ
レクタ４７−４は、加算器４５−１と加算器４６−４と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−４に出力する。レジスタ４８−４は、セ
レクタ４７−４から出力された時刻ｔ＋１におけるステ
ート１１のステートメトリックの値を、次の時刻ｔ＋２
のステート１１のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
３，４６−３とセレクタ４７−４から構成されている。
加算器４５−４には、時刻ｔにおけるステート１０のス
テートメトリックとＢＭ０１が入力され、加算され、加
算器４６−４には、時刻ｔにおけるステート１１のステ
ートメトリックとＢＭ１０が入力され、加算される。セ
レクタ４７−４は、加算器４５−１と加算器４６−４と
から、それぞれ入力された値を比較し、値の小さい方を
レジスタ４８−４に出力する。レジスタ４８−４は、セ
レクタ４７−４から出力された時刻ｔ＋１におけるステ
ート１１のステートメトリックの値を、次の時刻ｔ＋２
のステート１１のステートメトリックを求める際の値と
して記憶するとともに、パスメモリ３３にも出力する。
【００２９】しかしながら、上述したACS回路３２のビ
ット長は有限であるので、ブランチメトリックの加算に
よるオーバーフローを起こしてしまうので、オーバーフ
ローを起こさないように処理する必要がある。このよう
に、オーバーフローを起こさないように処理することを
正規化と称する。図３３に正規化を行いながらステート
メトリックを算出するACS回路３２の構成を示す。
ット長は有限であるので、ブランチメトリックの加算に
よるオーバーフローを起こしてしまうので、オーバーフ
ローを起こさないように処理する必要がある。このよう
に、オーバーフローを起こさないように処理することを
正規化と称する。図３３に正規化を行いながらステート
メトリックを算出するACS回路３２の構成を示す。
【００３０】図３３に示したACS回路３２の構成におい
ては、ステート００生成部４１から出力された値は減算
器５１−１を介してレジスタ４８−１に供給され、ステ
ート０１生成部４２から出力された値は減算器５１−２
を介してレジスタ４８−２に供給され、ステート１０生
成部４３から出力された値は減算器５１−３を介してレ
ジスタ４８−３に供給され、ステート１１生成部４４か
ら出力された値は減算器５１−４を介してレジスタ４８
−４に供給される。レジスタ４８−１乃至４８−４から
の出力は、それぞれパスメモリ３３と最小値演算回路５
２に入力される。
ては、ステート００生成部４１から出力された値は減算
器５１−１を介してレジスタ４８−１に供給され、ステ
ート０１生成部４２から出力された値は減算器５１−２
を介してレジスタ４８−２に供給され、ステート１０生
成部４３から出力された値は減算器５１−３を介してレ
ジスタ４８−３に供給され、ステート１１生成部４４か
ら出力された値は減算器５１−４を介してレジスタ４８
−４に供給される。レジスタ４８−１乃至４８−４から
の出力は、それぞれパスメモリ３３と最小値演算回路５
２に入力される。
【００３１】最小値演算回路５２は、レジスタ４８−１
乃至４８−４から出力されたステートメトリックの最小
値を演算し、その値を減算器５１−１乃至５１−４、パ
スメモリ３３、および監視回路１１に出力する。減算器
５１−１乃至５１−４は、それぞれ対応するステート生
成部４１乃至４４から入力された値から、最小値演算回
路５２から入力された値を減算する。このようにして、
正規化が行われる。
乃至４８−４から出力されたステートメトリックの最小
値を演算し、その値を減算器５１−１乃至５１−４、パ
スメモリ３３、および監視回路１１に出力する。減算器
５１−１乃至５１−４は、それぞれ対応するステート生
成部４１乃至４４から入力された値から、最小値演算回
路５２から入力された値を減算する。このようにして、
正規化が行われる。
【００３２】図３４は、監視回路１１の構成を示すブロ
ック図である。監視回路１１は、累計加算器６１とテー
ブル６２とから構成されている。累計加算器６１は、所
定時間当たりの最小ステートメトリックの値を累計し、
その累計和をテーブル６２に出力する。テーブル６２
は、ROM（Read Only Memory）などから構成されてお
り、累計加算器６１から出力された値とノイズとが関連
付けられたテーブルを用いて、伝送路のノイズの判定を
する。
ック図である。監視回路１１は、累計加算器６１とテー
ブル６２とから構成されている。累計加算器６１は、所
定時間当たりの最小ステートメトリックの値を累計し、
その累計和をテーブル６２に出力する。テーブル６２
は、ROM（Read Only Memory）などから構成されてお
り、累計加算器６１から出力された値とノイズとが関連
付けられたテーブルを用いて、伝送路のノイズの判定を
する。
【００３３】図３５は、累計加算器６１の構成を示すブ
ロック図である。タイマ７１は、所定の周期でパルスを
発生し、そのパルスを最小ＳＭ（ステートメトリック）
値累計装置７２に供給する。最小ＳＭ値累計装置７２に
は、最小値演算回路５２（図３３）から出力されたステ
ートメトリックの最小値と、最小ＳＭ値累計装置７２か
ら出力され、フィードバックされた値が入力される。ま
た、最小ＳＭ値累計装置７２から出力された値とタイマ
７１で発生されたパルスは、レジスタ７３にも供給され
る。
ロック図である。タイマ７１は、所定の周期でパルスを
発生し、そのパルスを最小ＳＭ（ステートメトリック）
値累計装置７２に供給する。最小ＳＭ値累計装置７２に
は、最小値演算回路５２（図３３）から出力されたステ
ートメトリックの最小値と、最小ＳＭ値累計装置７２か
ら出力され、フィードバックされた値が入力される。ま
た、最小ＳＭ値累計装置７２から出力された値とタイマ
７１で発生されたパルスは、レジスタ７３にも供給され
る。
【００３４】図３６のタイミングチャートを参照して、
図３５に示した累計加算器６１の動作を説明する。タイ
マ７１により発生されるパルス（図３６（Ａ））は、最
小ＳＭ値の累計をリセットするためのリセットパルスで
あり、最小ＳＭ値累計装置７２は、所定の時刻ｔに発生
されたパルスと、その次の時刻ｔ＋１で発生されたパル
スとの間に入力された最小ＳＭ値を累計し、その値をレ
ジスタ７３に出力する。
図３５に示した累計加算器６１の動作を説明する。タイ
マ７１により発生されるパルス（図３６（Ａ））は、最
小ＳＭ値の累計をリセットするためのリセットパルスで
あり、最小ＳＭ値累計装置７２は、所定の時刻ｔに発生
されたパルスと、その次の時刻ｔ＋１で発生されたパル
スとの間に入力された最小ＳＭ値を累計し、その値をレ
ジスタ７３に出力する。
【００３５】最小ＳＭ値累計装置７２に、最小ＳＭ値と
して、図３６（Ｂ）に示したような値が入力されると、
図３６（Ｃ）に示したような値が出力される。すなわ
ち、最小ＳＭ値累計装置７２は、時刻ｔにおいて、タイ
マ７１からのパルスが入力されると、累計値を０にリセ
ットする。そして、時刻ｔ乃至ｔ＋１の間に入力された
最小ＳＭ値を順次累計していく。そして、再び時刻ｔ＋
１において、タイマ７１からのパルスが入力されると、
累計値がリセットされて０とされる。
して、図３６（Ｂ）に示したような値が入力されると、
図３６（Ｃ）に示したような値が出力される。すなわ
ち、最小ＳＭ値累計装置７２は、時刻ｔにおいて、タイ
マ７１からのパルスが入力されると、累計値を０にリセ
ットする。そして、時刻ｔ乃至ｔ＋１の間に入力された
最小ＳＭ値を順次累計していく。そして、再び時刻ｔ＋
１において、タイマ７１からのパルスが入力されると、
累計値がリセットされて０とされる。
【００３６】レジスタ７３は、タイマ７１からのパルス
が入力された時点に最小ＳＭ値累計装置７２から入力さ
れた値を記憶し、その値をテーブル６２に出力する。
が入力された時点に最小ＳＭ値累計装置７２から入力さ
れた値を記憶し、その値をテーブル６２に出力する。
【００３７】図３７は、テーブル６２に記憶されている
テーブルの一例を示す図である。伝送方式がQPSKであ
り、符号化率Ｒ＝１／２の場合、図３７（Ａ）に示した
テーブルに従って伝送路上のデータの伝送誤り率（Ｃ／
Ｎ）の大きさが判定される。また、伝送方式がQPSKであ
り、符号化率Ｒ＝３／４の場合、図３７（Ｂ）に示した
テーブルに従って伝送路上のデータの伝送誤り率の大き
さが判定される。
テーブルの一例を示す図である。伝送方式がQPSKであ
り、符号化率Ｒ＝１／２の場合、図３７（Ａ）に示した
テーブルに従って伝送路上のデータの伝送誤り率（Ｃ／
Ｎ）の大きさが判定される。また、伝送方式がQPSKであ
り、符号化率Ｒ＝３／４の場合、図３７（Ｂ）に示した
テーブルに従って伝送路上のデータの伝送誤り率の大き
さが判定される。
【００３８】
【発明が解決しようとする課題】上述した伝送路上の誤
り率を判定するには、最小ステートメトリックの値を算
出する最小値演算回路５２、最小値演算回路５２からの
出力を累計する最小ＳＭ値累計装置７２、および累計し
た値を記憶するレジスタ７３が必要であった。これらの
回路（装置）は、送信機１から送信される送信信号点の
数（状態数）（上述した例では４状態）が増加するに従
って、その回路規模が大きくなるといった課題があっ
た。
り率を判定するには、最小ステートメトリックの値を算
出する最小値演算回路５２、最小値演算回路５２からの
出力を累計する最小ＳＭ値累計装置７２、および累計し
た値を記憶するレジスタ７３が必要であった。これらの
回路（装置）は、送信機１から送信される送信信号点の
数（状態数）（上述した例では４状態）が増加するに従
って、その回路規模が大きくなるといった課題があっ
た。
【００３９】また、状態数の増加に伴い、演算時間も増
大するといった課題があった。さらに、ＢＳの伝送方式
においては、時分割に異なる伝送方式が用いられて伝送
されることが提案されている。複数の伝送方式が用いら
れた場合、図３４に示したような監視回路１１では、伝
送誤り率を判定する事が困難になるといった課題があっ
た。
大するといった課題があった。さらに、ＢＳの伝送方式
においては、時分割に異なる伝送方式が用いられて伝送
されることが提案されている。複数の伝送方式が用いら
れた場合、図３４に示したような監視回路１１では、伝
送誤り率を判定する事が困難になるといった課題があっ
た。
【００４０】本発明はこのような状況に鑑みてなされた
ものであり、ステートメトリックを求める回路において
行われる正規化の回数を用いて伝送路上の誤り率を判定
することにより、演算時間の短縮や回路規模の縮小を可
能にするものである。
ものであり、ステートメトリックを求める回路において
行われる正規化の回数を用いて伝送路上の誤り率を判定
することにより、演算時間の短縮や回路規模の縮小を可
能にするものである。
【００４１】
【課題を解決するための手段】請求項１に記載の誤り率
推定装置は、ステートメトリックを生成する際に行われ
る正規化の回数を、所定時間内カウントするカウント手
段と、カウント手段によりカウントされた正規化回数に
より、信号の誤り率を推定する推定手段とを含むことを
特徴とする。
推定装置は、ステートメトリックを生成する際に行われ
る正規化の回数を、所定時間内カウントするカウント手
段と、カウント手段によりカウントされた正規化回数に
より、信号の誤り率を推定する推定手段とを含むことを
特徴とする。
【００４２】請求項５に記載の誤り率推定方法は、ステ
ートメトリックを生成する際に行われる正規化の回数
を、所定時間内カウントするカウントステップと、カウ
ントステップでカウントされた正規化回数により、信号
の誤り率を推定する推定ステップとを含むことを特徴と
する。
ートメトリックを生成する際に行われる正規化の回数
を、所定時間内カウントするカウントステップと、カウ
ントステップでカウントされた正規化回数により、信号
の誤り率を推定する推定ステップとを含むことを特徴と
する。
【００４３】請求項６に記載の提供媒体は、誤り率推定
装置に、ステートメトリックを生成する際に行われる正
規化の回数を、所定時間内カウントするカウントステッ
プと、カウントステップでカウントされた正規化回数に
より、信号の誤り率を推定する推定ステップとを含む処
理を実行させるコンピュータが読み取り可能なプログラ
ムを提供することを特徴とする。
装置に、ステートメトリックを生成する際に行われる正
規化の回数を、所定時間内カウントするカウントステッ
プと、カウントステップでカウントされた正規化回数に
より、信号の誤り率を推定する推定ステップとを含む処
理を実行させるコンピュータが読み取り可能なプログラ
ムを提供することを特徴とする。
【００４４】請求項７に記載の誤り率推定装置は、信号
の伝送方式または符号化率を判定する判定手段と、ステ
ートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウント手段と、カウント手段によりカウントされた正
規化回数により、信号毎の誤り率を推定する推定手段
と、推定手段により推定された信号毎の誤り率のうちの
１つを選択する選択手段とを含むことを特徴とする。
の伝送方式または符号化率を判定する判定手段と、ステ
ートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウント手段と、カウント手段によりカウントされた正
規化回数により、信号毎の誤り率を推定する推定手段
と、推定手段により推定された信号毎の誤り率のうちの
１つを選択する選択手段とを含むことを特徴とする。
【００４５】請求項１０に記載の誤り率推定方法は、信
号の伝送方式または符号化率を判定する判定ステップ
と、ステートメトリックを生成する際に行われる正規化
の回数を、複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、カウントステップでカウン
トされた正規化回数により、信号毎の誤り率を推定する
推定ステップと、推定ステップで推定された信号毎の誤
り率のうちの１つを選択する選択ステップとを含むこと
を特徴とする。
号の伝送方式または符号化率を判定する判定ステップ
と、ステートメトリックを生成する際に行われる正規化
の回数を、複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、カウントステップでカウン
トされた正規化回数により、信号毎の誤り率を推定する
推定ステップと、推定ステップで推定された信号毎の誤
り率のうちの１つを選択する選択ステップとを含むこと
を特徴とする。
【００４６】請求項１１に記載の提供媒体は、信号の伝
送方式または符号化率を判定する判定ステップと、ステ
ートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウントステップと、カウントステップでカウントされ
た正規化回数により、信号毎の誤り率を推定する推定ス
テップと、推定ステップで推定された信号毎の誤り率の
うち、１つを選択する選択ステップとを含む処理を実行
させるコンピュータが読み取り可能なプログラムを提供
することを特徴とする。
送方式または符号化率を判定する判定ステップと、ステ
ートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウントステップと、カウントステップでカウントされ
た正規化回数により、信号毎の誤り率を推定する推定ス
テップと、推定ステップで推定された信号毎の誤り率の
うち、１つを選択する選択ステップとを含む処理を実行
させるコンピュータが読み取り可能なプログラムを提供
することを特徴とする。
【００４７】請求項１２に記載の誤り率推定装置は、ス
テートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウント手段と、カウント手段によりカウントされた正
規化回数により、信号毎の誤り率を推定する推定手段
と、伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の推定手段により推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算す
る乗算手段と、乗算手段から出力された信号毎の誤り率
を加算し、出力する出力手段とを含むことを特徴とす
る。
テートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウント手段と、カウント手段によりカウントされた正
規化回数により、信号毎の誤り率を推定する推定手段
と、伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の推定手段により推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算す
る乗算手段と、乗算手段から出力された信号毎の誤り率
を加算し、出力する出力手段とを含むことを特徴とす
る。
【００４８】請求項１３に記載の誤り率推定方法は、ス
テートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウントステップと、カウントステップでカウントされ
た正規化回数により、信号毎の誤り率を推定する推定ス
テップと、伝送方式または符号化率のうち、所定の伝送
方式または符号化率の推定ステップで推定された誤り率
の値に応じて、信号毎の誤り率に乗算する値を決定し、
乗算する乗算ステップと、乗算ステップから出力された
信号毎の誤り率を加算し、出力する出力ステップとを含
むことを特徴とする。
テートメトリックを生成する際に行われる正規化の回数
を、複数の伝送方式毎または符号化率毎にカウントする
カウントステップと、カウントステップでカウントされ
た正規化回数により、信号毎の誤り率を推定する推定ス
テップと、伝送方式または符号化率のうち、所定の伝送
方式または符号化率の推定ステップで推定された誤り率
の値に応じて、信号毎の誤り率に乗算する値を決定し、
乗算する乗算ステップと、乗算ステップから出力された
信号毎の誤り率を加算し、出力する出力ステップとを含
むことを特徴とする。
【００４９】請求項１４に記載の提供媒体は、ステート
メトリックを生成する際に行われる正規化の回数を、複
数の伝送方式毎または符号化率毎にカウントするカウン
トステップと、カウントステップでカウントされた正規
化回数により、信号毎の誤り率を推定する推定ステップ
と、伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の推定ステップで推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算す
る乗算ステップと、乗算ステップから出力された信号毎
の誤り率を加算し、出力する出力ステップとを含む処理
を実行させるコンピュータが読み取り可能なプログラム
を提供することを特徴とする。
メトリックを生成する際に行われる正規化の回数を、複
数の伝送方式毎または符号化率毎にカウントするカウン
トステップと、カウントステップでカウントされた正規
化回数により、信号毎の誤り率を推定する推定ステップ
と、伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の推定ステップで推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算す
る乗算ステップと、乗算ステップから出力された信号毎
の誤り率を加算し、出力する出力ステップとを含む処理
を実行させるコンピュータが読み取り可能なプログラム
を提供することを特徴とする。
【００５０】請求項１に記載の誤り率推定装置、請求項
５に記載の誤り率推定方法、および請求項６に記載の提
供媒体においては、ステートメトリックを生成する際に
行われる正規化の回数が、所定時間内カウントされ、そ
のカウントされた正規化回数により、信号の誤り率が推
定される。
５に記載の誤り率推定方法、および請求項６に記載の提
供媒体においては、ステートメトリックを生成する際に
行われる正規化の回数が、所定時間内カウントされ、そ
のカウントされた正規化回数により、信号の誤り率が推
定される。
【００５１】請求項７に記載の誤り率推定装置、請求項
１０に記載の誤り率推定方法、および請求項１１に記載
の提供媒体においては、ステートメトリックを生成する
際に行われる正規化の回数が、複数の伝送方式毎または
符号化率毎にカウントされ、そのカウントされた正規化
回数により、信号毎の誤り率が推定され、そのうちの１
つが選択されて出力される。
１０に記載の誤り率推定方法、および請求項１１に記載
の提供媒体においては、ステートメトリックを生成する
際に行われる正規化の回数が、複数の伝送方式毎または
符号化率毎にカウントされ、そのカウントされた正規化
回数により、信号毎の誤り率が推定され、そのうちの１
つが選択されて出力される。
【００５２】請求項１２に記載の誤り率推定装置、請求
項１３に記載の誤り率推定方法、および請求項１４に記
載の提供媒体においては、ステートメトリックを生成す
る際に行われる正規化の回数が、複数の伝送方式毎また
は符号化率毎にカウントされ、そのカウントされた正規
化回数により、信号毎の誤り率が推定され、所定の伝送
方式または符号化率の推定手段により推定された誤り率
の値に応じて、信号毎の誤り率に乗算する値が決定さ
れ、乗算され、さらに加算されて出力される。
項１３に記載の誤り率推定方法、および請求項１４に記
載の提供媒体においては、ステートメトリックを生成す
る際に行われる正規化の回数が、複数の伝送方式毎また
は符号化率毎にカウントされ、そのカウントされた正規
化回数により、信号毎の誤り率が推定され、所定の伝送
方式または符号化率の推定手段により推定された誤り率
の値に応じて、信号毎の誤り率に乗算する値が決定さ
れ、乗算され、さらに加算されて出力される。
【００５３】
【発明の実施の形態】本発明を適用する送信機と受信機
は、それぞれ図２３に示した従来の場合と基本的に同様
の構成とされているので、その説明は省略する。本発明
では、受信機側において行われる伝送路上の誤り率の判
定の仕方が、従来と異なっている。そこで、まず最初
に、復号器９のACS回路３２の構成について、図１を参
照して説明する。
は、それぞれ図２３に示した従来の場合と基本的に同様
の構成とされているので、その説明は省略する。本発明
では、受信機側において行われる伝送路上の誤り率の判
定の仕方が、従来と異なっている。そこで、まず最初
に、復号器９のACS回路３２の構成について、図１を参
照して説明する。
【００５４】図１は、全ステートのステートメトリック
の上位１ビットのデータを用いて正規化を行い、ステー
トメトリックを求めるACS回路３２の構成を示すブロッ
ク図である。ステート００のステートメトリックを生成
するステート００生成部４１から出力されたＮビットの
データのうち、最上位の１ビットは、排他的論理和を演
算するEXOR（exclusive OR）回路８１−１を介してレジ
スタ４８−１に入力され、最上位の１ビットを除くＮ−
１ビットは、EXOR回路８１−１を介さずにレジスタ４８
−１に入力される。EXOR回路８１−１には、論理積を演
算するAND回路８２からのデータも入力される。レジス
タ４８−１から出力されたデータは、パスメモリ３３に
供給されると共に、最上位の１ビットは、AND回路８２
にも供給される。
の上位１ビットのデータを用いて正規化を行い、ステー
トメトリックを求めるACS回路３２の構成を示すブロッ
ク図である。ステート００のステートメトリックを生成
するステート００生成部４１から出力されたＮビットの
データのうち、最上位の１ビットは、排他的論理和を演
算するEXOR（exclusive OR）回路８１−１を介してレジ
スタ４８−１に入力され、最上位の１ビットを除くＮ−
１ビットは、EXOR回路８１−１を介さずにレジスタ４８
−１に入力される。EXOR回路８１−１には、論理積を演
算するAND回路８２からのデータも入力される。レジス
タ４８−１から出力されたデータは、パスメモリ３３に
供給されると共に、最上位の１ビットは、AND回路８２
にも供給される。
【００５５】同様に、ステート０１生成部４２から出力
されたＮビットのデータのうち、最上位の１ビットは、
EXOR回路８１−２を介してレジスタ４８−２に入力さ
れ、最上位の１ビットを除くＮ−１ビットは、EXOR回路
８１−２を介さずにレジスタ４８−２に入力される。EX
OR回路８１−２には、AND回路８２からのデータも入力
される。レジスタ４８−２から出力されたデータは、パ
スメモリ３３に供給されると共に、最上位の１ビット
は、AND回路８２にも供給される。
されたＮビットのデータのうち、最上位の１ビットは、
EXOR回路８１−２を介してレジスタ４８−２に入力さ
れ、最上位の１ビットを除くＮ−１ビットは、EXOR回路
８１−２を介さずにレジスタ４８−２に入力される。EX
OR回路８１−２には、AND回路８２からのデータも入力
される。レジスタ４８−２から出力されたデータは、パ
スメモリ３３に供給されると共に、最上位の１ビット
は、AND回路８２にも供給される。
【００５６】また、ステート１０生成部４３から出力さ
れたＮビットのデータのうち、最上位の１ビットは、EX
OR回路８１−３を介してレジスタ４８−３に入力され、
最上位の１ビットを除くＮ−１ビットは、EXOR回路８１
−３を介さずにレジスタ４８−３に入力される。EXOR回
路８１−３には、AND回路８２からのデータも入力され
る。レジスタ４８−３から出力されたデータは、パスメ
モリ３３に供給されると共に、最上位の１ビットは、AN
D回路８２にも供給される。
れたＮビットのデータのうち、最上位の１ビットは、EX
OR回路８１−３を介してレジスタ４８−３に入力され、
最上位の１ビットを除くＮ−１ビットは、EXOR回路８１
−３を介さずにレジスタ４８−３に入力される。EXOR回
路８１−３には、AND回路８２からのデータも入力され
る。レジスタ４８−３から出力されたデータは、パスメ
モリ３３に供給されると共に、最上位の１ビットは、AN
D回路８２にも供給される。
【００５７】さらに、ステート１１生成部４４から出力
されたＮビットのデータのうち、最上位の１ビットは、
EXOR回路８１−４を介してレジスタ４８−４に入力さ
れ、最上位の１ビットを除くＮ−１ビットは、EXOR回路
８１−４を介さずにレジスタ４８−４に入力される。EX
OR回路８１−４には、AND回路８２からのデータも入力
される。レジスタ４８−４から出力されたデータは、パ
スメモリ３３に供給されると共に、最上位の１ビット
は、AND回路８２にも供給される。
されたＮビットのデータのうち、最上位の１ビットは、
EXOR回路８１−４を介してレジスタ４８−４に入力さ
れ、最上位の１ビットを除くＮ−１ビットは、EXOR回路
８１−４を介さずにレジスタ４８−４に入力される。EX
OR回路８１−４には、AND回路８２からのデータも入力
される。レジスタ４８−４から出力されたデータは、パ
スメモリ３３に供給されると共に、最上位の１ビット
は、AND回路８２にも供給される。
【００５８】AND回路８２は、レジスタ４８−１乃至４
８−４から出力されたデータの上位１ビットが全て１の
ときは１を出力し、それ以外のときは０を出力する。各
ステートのステートメトリックの値が徐々に増加してい
き、最小ステートメトリックの最上位の１ビットが１に
なったときに、排他的論理和演算（EXOR回路８１−１乃
至８１−４）を用いて、全ステートのステートメトリッ
クの最上位ビットを０とすることで、正規化が行われ
る。
８−４から出力されたデータの上位１ビットが全て１の
ときは１を出力し、それ以外のときは０を出力する。各
ステートのステートメトリックの値が徐々に増加してい
き、最小ステートメトリックの最上位の１ビットが１に
なったときに、排他的論理和演算（EXOR回路８１−１乃
至８１−４）を用いて、全ステートのステートメトリッ
クの最上位ビットを０とすることで、正規化が行われ
る。
【００５９】図２は、監視回路１１の構成を示すブロッ
ク図である。監視回路１１は、正規化回数累計回路９１
とテーブル９２とから構成されている。正規化回数累計
回路９１には、ACS回路３２から正規化情報が入力され
る。正規化情報は、ACS回路３２により正規化が行われ
る毎に監視回路１１に出力される情報である。
ク図である。監視回路１１は、正規化回数累計回路９１
とテーブル９２とから構成されている。正規化回数累計
回路９１には、ACS回路３２から正規化情報が入力され
る。正規化情報は、ACS回路３２により正規化が行われ
る毎に監視回路１１に出力される情報である。
【００６０】図３は、正規化回数累計回路９１の構成を
示すブロック図である。正規化回数累計回路９１は、タ
イマ１０１、正規化回数累計カウンタ１０２、およびレ
ジスタ１０３から構成されている。ACS回路３２から出
力された正規化情報は、正規化回数累計カウンタ１０２
に入力される。正規化回数累計カウンタ１０２には、タ
イマ１０１で所定時間毎に発生されるパルスも入力され
る。また、タイマ１０１で発生されたパルスは、レジス
タ１０３にも出力される。レジスタ１０３には、正規化
回数累計カウンタ１０２からの出力も入力される。
示すブロック図である。正規化回数累計回路９１は、タ
イマ１０１、正規化回数累計カウンタ１０２、およびレ
ジスタ１０３から構成されている。ACS回路３２から出
力された正規化情報は、正規化回数累計カウンタ１０２
に入力される。正規化回数累計カウンタ１０２には、タ
イマ１０１で所定時間毎に発生されるパルスも入力され
る。また、タイマ１０１で発生されたパルスは、レジス
タ１０３にも出力される。レジスタ１０３には、正規化
回数累計カウンタ１０２からの出力も入力される。
【００６１】図４のタイミングチャートを参照して、図
３に示した正規化回数累計回路９１の動作について説明
する。図４（Ａ）に示したように、タイマ１０１によ
り、１単位時間毎に、パルスが発生され、その発生され
たパルスは、正規化回数累計カウンタ１０２とレジスタ
１０３に供給される。図４（Ｂ）に示したように、ACS
回路３２から正規化情報が出力された場合、正規化回数
累計カウンタ１０２は、その入力回数をカウントする。
図４に示した例では、１単位時間に８回の正規化情報が
入力されている。
３に示した正規化回数累計回路９１の動作について説明
する。図４（Ａ）に示したように、タイマ１０１によ
り、１単位時間毎に、パルスが発生され、その発生され
たパルスは、正規化回数累計カウンタ１０２とレジスタ
１０３に供給される。図４（Ｂ）に示したように、ACS
回路３２から正規化情報が出力された場合、正規化回数
累計カウンタ１０２は、その入力回数をカウントする。
図４に示した例では、１単位時間に８回の正規化情報が
入力されている。
【００６２】正規化回数累計カウンタ１０２は、タイマ
１０１から供給されるパルス毎に、カウンタ値をレジス
タ１０３に出力する（図４（Ｄ））と共に、その値を０
にリセットする。このようにして、レジスタ１０３に出
力され、記憶されたカウンタ値は、タイマ１０１からの
パルスが入力されたときに、テーブル９２に出力され
る。
１０１から供給されるパルス毎に、カウンタ値をレジス
タ１０３に出力する（図４（Ｄ））と共に、その値を０
にリセットする。このようにして、レジスタ１０３に出
力され、記憶されたカウンタ値は、タイマ１０１からの
パルスが入力されたときに、テーブル９２に出力され
る。
【００６３】図５は、テーブル９２が記憶しているテー
ブルの一例を示す図である。図５に示したテーブルは、
正規化回数累計回路９１のレジスタ１０３から出力され
たカウンタ値（計数値）と、その計数値から推定される
伝送路６の伝送誤り率の値（BER：Bit Error Rate）と
の対応を示している。図５（Ａ）は、伝送方式がQPSK方
式で、符号化率Ｒ＝１／２の場合のテーブルであり、図
５（Ｂ）は、伝送方式がQPSK方式で、符号化率Ｒ＝３／
４の場合のテーブルである。
ブルの一例を示す図である。図５に示したテーブルは、
正規化回数累計回路９１のレジスタ１０３から出力され
たカウンタ値（計数値）と、その計数値から推定される
伝送路６の伝送誤り率の値（BER：Bit Error Rate）と
の対応を示している。図５（Ａ）は、伝送方式がQPSK方
式で、符号化率Ｒ＝１／２の場合のテーブルであり、図
５（Ｂ）は、伝送方式がQPSK方式で、符号化率Ｒ＝３／
４の場合のテーブルである。
【００６４】例えば、伝送方式がQPSK方式で符号化率Ｒ
＝１／２の場合で、レジスタ１０３から供給された計数
値が３５５以上のとき、伝送路６の誤り率情報１２（図
２３）として出力される値は、０．５０×１０-3であ
る。同様に、伝送方式、符号化率、および計数値に対応
した値からテーブルに基づいて算出された値が、誤り率
情報１２として出力される。
＝１／２の場合で、レジスタ１０３から供給された計数
値が３５５以上のとき、伝送路６の誤り率情報１２（図
２３）として出力される値は、０．５０×１０-3であ
る。同様に、伝送方式、符号化率、および計数値に対応
した値からテーブルに基づいて算出された値が、誤り率
情報１２として出力される。
【００６５】図６は、誤り率情報１２として、ＣＮ比
（Carrier to Noise Ratio）を出力する場合のテーブル
を示している。図６（Ａ）は、伝送方式がQPSK方式で、
符号化率Ｒ＝１／２の場合のテーブルであり、図６
（Ｂ）は、伝送方式がQPSK方式で、符号化率Ｒ＝３／４
の場合のテーブルである。例えば、伝送方式がQPSK方式
で、符号化率Ｒ＝１／２の場合で、レジスタ１０３から
供給された計数値が３５５以上のとき、伝送路６の誤り
率情報１２として出力される値は、３．００（ｄＢ）で
ある。
（Carrier to Noise Ratio）を出力する場合のテーブル
を示している。図６（Ａ）は、伝送方式がQPSK方式で、
符号化率Ｒ＝１／２の場合のテーブルであり、図６
（Ｂ）は、伝送方式がQPSK方式で、符号化率Ｒ＝３／４
の場合のテーブルである。例えば、伝送方式がQPSK方式
で、符号化率Ｒ＝１／２の場合で、レジスタ１０３から
供給された計数値が３５５以上のとき、伝送路６の誤り
率情報１２として出力される値は、３．００（ｄＢ）で
ある。
【００６６】図７は、監視回路１１の他の構成を示すブ
ロック図である。図７に示した監視回路１１は、正規化
回数累計回路９１と関数演算回路１１１から構成されて
いる。関数演算回路１１１は、誤り率情報１２を推定す
るのに、図５や図６で示したテーブルを用いず、これら
のテーブルから算出される関数ｆを用いて推定する。
ロック図である。図７に示した監視回路１１は、正規化
回数累計回路９１と関数演算回路１１１から構成されて
いる。関数演算回路１１１は、誤り率情報１２を推定す
るのに、図５や図６で示したテーブルを用いず、これら
のテーブルから算出される関数ｆを用いて推定する。
【００６７】図５（Ａ）に示した、伝送方式がQPSK方式
で符号率Ｒが１／２の場合のテーブルにおいて、計数値
が３４５乃至３５４（代表値を３５０とする）のとき、
ＢＥＲは１．０９×１０-3であり、計数値が３３５乃至
３４４（代表値を３４０とする）のとき、ＢＥＲは０．
８０×１０-2である。換言すると、計数値が３５０から
３４０に、１０だけ減ると、ＢＥＲの値としては約４倍
になることがわかる。このことを考慮し、関数演算回路
１１１に用いる式を算出すると、次式（１）に示すよう
になる。 ｆ（input）＝０．０００５×４((360-input)/10) ・・・（１） 式（１）において、inputは、正規化回数累計回路９１
から入力される計数値を表す。
で符号率Ｒが１／２の場合のテーブルにおいて、計数値
が３４５乃至３５４（代表値を３５０とする）のとき、
ＢＥＲは１．０９×１０-3であり、計数値が３３５乃至
３４４（代表値を３４０とする）のとき、ＢＥＲは０．
８０×１０-2である。換言すると、計数値が３５０から
３４０に、１０だけ減ると、ＢＥＲの値としては約４倍
になることがわかる。このことを考慮し、関数演算回路
１１１に用いる式を算出すると、次式（１）に示すよう
になる。 ｆ（input）＝０．０００５×４((360-input)/10) ・・・（１） 式（１）において、inputは、正規化回数累計回路９１
から入力される計数値を表す。
【００６８】なお、式（１）において、inputとして取
り得る計数値の範囲は３３５以上３５４以下である。計
数値が３３４以下の場合、誤り率情報１２として０．２
×１０-1が出力され、計数値が３５５以上の場合、誤り
率情報１２として０．５×１０-3が出力される。
り得る計数値の範囲は３３５以上３５４以下である。計
数値が３３４以下の場合、誤り率情報１２として０．２
×１０-1が出力され、計数値が３５５以上の場合、誤り
率情報１２として０．５×１０-3が出力される。
【００６９】これは、関数ｆにより得られる値と、テー
ブルを作成する際に用いた値との間に差が生じる（関数
ｆに従わなくなる）からである。このように、実用範囲
において、問題のない範囲では関数ｆを用い、その他の
範囲においては、計数値にあった値を出力するようにす
る。
ブルを作成する際に用いた値との間に差が生じる（関数
ｆに従わなくなる）からである。このように、実用範囲
において、問題のない範囲では関数ｆを用い、その他の
範囲においては、計数値にあった値を出力するようにす
る。
【００７０】同様に、図５（Ｂ）の伝送方式がQPSK方式
で符号率Ｒが３／４の場合のテーブルの場合に対応する
関数ｆとして、次式（２）が導かれる。 ｆ（input）＝０．００３３×３((580-input)/10) ・・・（２） 式（２）において、inputとして取り得る計数値の範囲
は、５４５以上５６５以下である。計数値が５４４以下
の場合、誤り率情報１２として１．９０×１０-1が出力
され、計数値が５６５以上の場合、誤り率情報１２とし
て４．８０×１０-3が出力される。
で符号率Ｒが３／４の場合のテーブルの場合に対応する
関数ｆとして、次式（２）が導かれる。 ｆ（input）＝０．００３３×３((580-input)/10) ・・・（２） 式（２）において、inputとして取り得る計数値の範囲
は、５４５以上５６５以下である。計数値が５４４以下
の場合、誤り率情報１２として１．９０×１０-1が出力
され、計数値が５６５以上の場合、誤り率情報１２とし
て４．８０×１０-3が出力される。
【００７１】図６（Ａ）に示した伝送方式がQPSK方式で
符号率Ｒが１／２の場合のテーブルに対応する関数ｆと
して、次式（３）が導かれる。 ｆ（input）＝０．０５×（input−３００） ・・・（３） 式（３）において、inputとして取り得る計数値の範囲
は、３３５以上３５５以下である。計数値が３３４以下
の場合、誤り率情報１２として１．５０が出力され、計
数値が３５５以上の場合、誤り率情報１２として３．０
０が出力される。
符号率Ｒが１／２の場合のテーブルに対応する関数ｆと
して、次式（３）が導かれる。 ｆ（input）＝０．０５×（input−３００） ・・・（３） 式（３）において、inputとして取り得る計数値の範囲
は、３３５以上３５５以下である。計数値が３３４以下
の場合、誤り率情報１２として１．５０が出力され、計
数値が３５５以上の場合、誤り率情報１２として３．０
０が出力される。
【００７２】図６（Ｂ）に示した伝送方式がQPSK方式で
符号率Ｒが３／４の場合のテーブルに対応する関数ｆと
して、次式（４）が導かれる。 ｆ（input）＝０．０２５×（input−５００） ・・・（４） 式（４）において、inputとして取り得る計数値の範囲
は、５４４以上５６５以下である。計数値が５４４以下
の場合、誤り率情報１２として０．８５が出力され、計
数値が５６５以上の場合、誤り率情報１２として２．２
０が出力される。
符号率Ｒが３／４の場合のテーブルに対応する関数ｆと
して、次式（４）が導かれる。 ｆ（input）＝０．０２５×（input−５００） ・・・（４） 式（４）において、inputとして取り得る計数値の範囲
は、５４４以上５６５以下である。計数値が５４４以下
の場合、誤り率情報１２として０．８５が出力され、計
数値が５６５以上の場合、誤り率情報１２として２．２
０が出力される。
【００７３】図８にテーブルを作成する際にもととなる
データと、式（１）乃至式（４）のうちの、いずれか１
つの式で得られるグラフとの関係を示す。図８からわか
るように、式（１）乃至式（４）は、点線内に存在する
テーブルの値との近似式である。点線外では、テーブル
の値とは近似しないため、上述したように、式（１）乃
至式（４）を用いて誤り率情報１２を得るのではなく、
所定の値を出力するようにする。なお、実用の際に、式
（１）乃至式（４）で得られるＢＥＲまたはＣ／Ｎ値で
十分な場合、この式（１）乃至式（４）で得られる範囲
外は、誤り率情報１２を出力しないようにしてもよい。
データと、式（１）乃至式（４）のうちの、いずれか１
つの式で得られるグラフとの関係を示す。図８からわか
るように、式（１）乃至式（４）は、点線内に存在する
テーブルの値との近似式である。点線外では、テーブル
の値とは近似しないため、上述したように、式（１）乃
至式（４）を用いて誤り率情報１２を得るのではなく、
所定の値を出力するようにする。なお、実用の際に、式
（１）乃至式（４）で得られるＢＥＲまたはＣ／Ｎ値で
十分な場合、この式（１）乃至式（４）で得られる範囲
外は、誤り率情報１２を出力しないようにしてもよい。
【００７４】上述した説明においては、伝送方式がQPSK
方式で、符号率Ｒが１／２または３／４の、どちらか一
方である場合を説明したが、異なる伝送方式や符号率Ｒ
が混在する場合がある。例えば、図９に示すように、伝
送方式はQPSK方式だが、その符号率Ｒが１／２と３／４
が混在する場合を例に挙げて、以下の説明をする。
方式で、符号率Ｒが１／２または３／４の、どちらか一
方である場合を説明したが、異なる伝送方式や符号率Ｒ
が混在する場合がある。例えば、図９に示すように、伝
送方式はQPSK方式だが、その符号率Ｒが１／２と３／４
が混在する場合を例に挙げて、以下の説明をする。
【００７５】図１０は、異なる符号率Ｒが混合する場合
の復号器９と監視回路１１の構成を示すブロック図であ
る。この構成においては、監視回路１１に、ビット挿入
器８（図２３）から符号率Ｒに関する情報が入力され
る。ビット挿入器８は、符号率Ｒを判定し、符号率Ｒが
１／２の信号が入力された場合、その信号をそのまま復
号器９に出力し、符号率Ｒが３／４の信号が入力された
場合、デパンクチャリングすることによりビット挿入
し、その信号を復号器９に出力するようにされており、
監視回路１１には、判定された符号率Ｒの情報が入力さ
れる。
の復号器９と監視回路１１の構成を示すブロック図であ
る。この構成においては、監視回路１１に、ビット挿入
器８（図２３）から符号率Ｒに関する情報が入力され
る。ビット挿入器８は、符号率Ｒを判定し、符号率Ｒが
１／２の信号が入力された場合、その信号をそのまま復
号器９に出力し、符号率Ｒが３／４の信号が入力された
場合、デパンクチャリングすることによりビット挿入
し、その信号を復号器９に出力するようにされており、
監視回路１１には、判定された符号率Ｒの情報が入力さ
れる。
【００７６】図１１は、図１０に示した監視回路１１の
構成を示すブロック図である。この構成における正規化
回数累計回路９１には、ACS回路３２からの正規化情報
とビット挿入器８からの符号化率情報が入力される。
構成を示すブロック図である。この構成における正規化
回数累計回路９１には、ACS回路３２からの正規化情報
とビット挿入器８からの符号化率情報が入力される。
【００７７】図１２は、図１１に示した正規化回数累計
回路９１の構成を示すブロック図である。この構成にお
いては、タイマ１０１と正規化回数累計カウンタ１０２
に、符号化率情報が入力される。正規化回数累計カウン
タ１０２には、正規化情報とタイマ１０１から出力され
たパルスも入力される。レジスタ１０３には、正規化回
数累計カウンタ１０２からの出力とタイマ１０１からの
パルスが入力される。
回路９１の構成を示すブロック図である。この構成にお
いては、タイマ１０１と正規化回数累計カウンタ１０２
に、符号化率情報が入力される。正規化回数累計カウン
タ１０２には、正規化情報とタイマ１０１から出力され
たパルスも入力される。レジスタ１０３には、正規化回
数累計カウンタ１０２からの出力とタイマ１０１からの
パルスが入力される。
【００７８】図１３のタイミングチャートを参照して、
図１２に示した正規化回数累計回路９１の動作について
説明する。図１３（Ａ）に示したように伝送方式はQPSK
方式で共通だが、その符号化率Ｒが、１／２，３／４，
１／２の順で変化する場合で、図１３（Ｂ）に示したよ
うに、タイマ１０１においてパルスが発生される場合に
ついて説明する。タイマ１０１において発生される所定
の時刻のパルスと、その次の時刻のパルスとの間隔を１
単位時間とする。
図１２に示した正規化回数累計回路９１の動作について
説明する。図１３（Ａ）に示したように伝送方式はQPSK
方式で共通だが、その符号化率Ｒが、１／２，３／４，
１／２の順で変化する場合で、図１３（Ｂ）に示したよ
うに、タイマ１０１においてパルスが発生される場合に
ついて説明する。タイマ１０１において発生される所定
の時刻のパルスと、その次の時刻のパルスとの間隔を１
単位時間とする。
【００７９】ここで、例えば、符号化率情報を、符号化
率Ｒ＝１／２のとき１、符号化率Ｒ＝３／４のとき０と
すると、図１３（Ａ）に示したように符号化率Ｒが変化
する場合、符号化率情報は、図１３（Ｃ）に示したよう
になる。そして、正規化情報が、図１３（Ｄ）に示した
ように、１単位時間内で、符号化率Ｒ＝１／２の時、６
回、符号化率Ｒ＝３／４の時、２回、合計８回の正規化
情報が正規回数累計カウンタ１０２に入力された場合、
正規化回数累計カウンタ１０２は、同一の符号化率Ｒの
時の正規化の回数、換言すれば、符号化率情報が１の間
のときしか、正規化の回数をカウントしない。
率Ｒ＝１／２のとき１、符号化率Ｒ＝３／４のとき０と
すると、図１３（Ａ）に示したように符号化率Ｒが変化
する場合、符号化率情報は、図１３（Ｃ）に示したよう
になる。そして、正規化情報が、図１３（Ｄ）に示した
ように、１単位時間内で、符号化率Ｒ＝１／２の時、６
回、符号化率Ｒ＝３／４の時、２回、合計８回の正規化
情報が正規回数累計カウンタ１０２に入力された場合、
正規化回数累計カウンタ１０２は、同一の符号化率Ｒの
時の正規化の回数、換言すれば、符号化率情報が１の間
のときしか、正規化の回数をカウントしない。
【００８０】すなわち、図１３（Ｅ）に示した例では、
符号化率Ｒ＝１／２の時の正規化回数しかカウントしな
いので、１単位時間の正規化回数として、レジスタ１０
３から、テーブル９２に出力される値としては６とな
る。
符号化率Ｒ＝１／２の時の正規化回数しかカウントしな
いので、１単位時間の正規化回数として、レジスタ１０
３から、テーブル９２に出力される値としては６とな
る。
【００８１】テーブル９２は、このようにして入力され
た値と、記憶しているテーブルを用いて、誤り率情報１
２を算出して出力する。テーブル９２が記憶するテーブ
ルとしては、図５に示したテーブル、または図６で示し
たテーブルを用いることが可能である。また、関数ｆに
より誤り率情報１２を求めるようにしても良い。
た値と、記憶しているテーブルを用いて、誤り率情報１
２を算出して出力する。テーブル９２が記憶するテーブ
ルとしては、図５に示したテーブル、または図６で示し
たテーブルを用いることが可能である。また、関数ｆに
より誤り率情報１２を求めるようにしても良い。
【００８２】図１４は、異なる伝送方式や符号化率Ｒが
混在する場合に誤り率情報１２を推定する監視回路１１
の他の構成を示すブロック図である。この構成において
は、符号化率Ｒが１／２の信号と３／４の信号とを分け
て誤り率情報１２を推定する。正規化回数累計回路９１
−１と正規化回数累計回路９１−２には、ACS回路３２
からの正規化情報が入力される。ビット挿入器８からの
符号化率情報は、正規化回数累計回路９１−２とセレク
タ１２２に供給されると共に、NOT回路１２１を介して
正規化回数累計回路９１−１にも供給される。正規化回
数累計回路９１−１に入力される符号化率情報は、NOT
回路１２１を介して入力されるため、正規化回数累計回
路９１−２とは相反する情報が入力される。
混在する場合に誤り率情報１２を推定する監視回路１１
の他の構成を示すブロック図である。この構成において
は、符号化率Ｒが１／２の信号と３／４の信号とを分け
て誤り率情報１２を推定する。正規化回数累計回路９１
−１と正規化回数累計回路９１−２には、ACS回路３２
からの正規化情報が入力される。ビット挿入器８からの
符号化率情報は、正規化回数累計回路９１−２とセレク
タ１２２に供給されると共に、NOT回路１２１を介して
正規化回数累計回路９１−１にも供給される。正規化回
数累計回路９１−１に入力される符号化率情報は、NOT
回路１２１を介して入力されるため、正規化回数累計回
路９１−２とは相反する情報が入力される。
【００８３】正規化回数累計回路９１−１から出力され
た情報はテーブル９２−１に、正規化回数累計回路９１
−２から出力された情報はテーブル９２−２に、それぞ
れ入力される。テーブル９２−１とテーブル９２−２か
ら出力された情報は、それぞれ、セレクタ１２２に入力
される。セレクタ１２２は、入力された符号化情報に基
づき、テーブル９２−１，９２−２から入力された情報
のうちの、一方を選択して出力する。
た情報はテーブル９２−１に、正規化回数累計回路９１
−２から出力された情報はテーブル９２−２に、それぞ
れ入力される。テーブル９２−１とテーブル９２−２か
ら出力された情報は、それぞれ、セレクタ１２２に入力
される。セレクタ１２２は、入力された符号化情報に基
づき、テーブル９２−１，９２−２から入力された情報
のうちの、一方を選択して出力する。
【００８４】正規化回数累計回路９１−１と正規化回数
累計回路９１−２は、それぞれ、図１２に示したような
構成である。正規化回数累計回路９１−１は、符号化率
情報が符号化率Ｒ＝１／２のとき入力された正規化回数
をカウントし、正規化回数累計回路９１−２は符号化率
情報が符号化率Ｒ＝３／４のとき入力された正規化回数
をカウントする。上述したように、正規化回数累計回路
９１−１と正規化回数累計回路９１−２に入力される符
号化率情報は、互いに相反する情報が入力されるので、
一方が正規化回数をカウントしている間、他方はカウン
トを行わない。
累計回路９１−２は、それぞれ、図１２に示したような
構成である。正規化回数累計回路９１−１は、符号化率
情報が符号化率Ｒ＝１／２のとき入力された正規化回数
をカウントし、正規化回数累計回路９１−２は符号化率
情報が符号化率Ｒ＝３／４のとき入力された正規化回数
をカウントする。上述したように、正規化回数累計回路
９１−１と正規化回数累計回路９１−２に入力される符
号化率情報は、互いに相反する情報が入力されるので、
一方が正規化回数をカウントしている間、他方はカウン
トを行わない。
【００８５】このようにして正規化回数累計回路９１−
１，９１−２によりカウントされた正規化回数は、それ
ぞれ対応するテーブル９２−１，９２−２に出力され
る。テーブル９２−１には、図５（Ａ）と図６（Ａ）に
示したテーブルが記憶されており、テーブル９２−２に
は、図５（Ｂ）と図６（Ｂ）に示したテーブルが記憶さ
れている。テーブル９２−１，９２−２は、それぞれ記
憶しているテーブルに従って、誤り率情報１２を推定
し、その結果をセレクタ１２２に出力する。セレクタ１
２２は、入力された符号化率情報が示す符号率に対応す
るテーブル９２−１，９２−２からの入力を選択し、誤
り率情報１２として出力する。
１，９１−２によりカウントされた正規化回数は、それ
ぞれ対応するテーブル９２−１，９２−２に出力され
る。テーブル９２−１には、図５（Ａ）と図６（Ａ）に
示したテーブルが記憶されており、テーブル９２−２に
は、図５（Ｂ）と図６（Ｂ）に示したテーブルが記憶さ
れている。テーブル９２−１，９２−２は、それぞれ記
憶しているテーブルに従って、誤り率情報１２を推定
し、その結果をセレクタ１２２に出力する。セレクタ１
２２は、入力された符号化率情報が示す符号率に対応す
るテーブル９２−１，９２−２からの入力を選択し、誤
り率情報１２として出力する。
【００８６】図１５は、監視回路１１の他の構成を示す
ブロック図である。この構成におけるセレクタ１３１
は、符号化情報を用いずにテーブル９２−１，９２−２
からの入力を選択して出力する。セレクタ１３１の構成
を図１６に示す。セレクタ１３１には、定数Ｃが記憶さ
れており、この定数Ｃと入力された値とを比較すること
により、出力する情報を決定する。すなわち、input０
をテーブル９２−１からの入力とし、input１をテーブ
ル９２−２からの入力とした場合、input０が定数Ｃよ
りも大きい場合、input０を誤り率情報１２として出力
し、input０が定数Ｃよりも小さい、または同等である
場合、input１を誤り率情報１２として出力する。
ブロック図である。この構成におけるセレクタ１３１
は、符号化情報を用いずにテーブル９２−１，９２−２
からの入力を選択して出力する。セレクタ１３１の構成
を図１６に示す。セレクタ１３１には、定数Ｃが記憶さ
れており、この定数Ｃと入力された値とを比較すること
により、出力する情報を決定する。すなわち、input０
をテーブル９２−１からの入力とし、input１をテーブ
ル９２−２からの入力とした場合、input０が定数Ｃよ
りも大きい場合、input０を誤り率情報１２として出力
し、input０が定数Ｃよりも小さい、または同等である
場合、input１を誤り率情報１２として出力する。
【００８７】図１７はセレクタ１３１の他の構成を示す
ブロック図である。このセレクタ１３１は、入力された
値に所定の重み付けを行った値を出力する。乗算器１４
１−１には、テーブル９２−１からの情報が入力され、
乗算器１４１−２には、テーブル９２−２からの情報が
入力される。乗算器１４１−１，１４１−２は、それぞ
れ入力された値に、所定の値を乗算し、その値を加算器
１４２に出力する。加算器１４２は、入力された値を加
算して出力する。
ブロック図である。このセレクタ１３１は、入力された
値に所定の重み付けを行った値を出力する。乗算器１４
１−１には、テーブル９２−１からの情報が入力され、
乗算器１４１−２には、テーブル９２−２からの情報が
入力される。乗算器１４１−１，１４１−２は、それぞ
れ入力された値に、所定の値を乗算し、その値を加算器
１４２に出力する。加算器１４２は、入力された値を加
算して出力する。
【００８８】図１８は、乗算器１４１−１，１４１−２
により乗算される重み付けの値を示すテーブルである。
このテーブルは、図示されていない記憶部に記憶されて
おり、必要に応じて、セレクタ１３１の乗算器１４１−
１と乗算器１４１−２に供給される。また、このテーブ
ルは、図６に示したテーブルに対応したテーブルであ
る。重み付けの為の値は、符号化率Ｒ＝１／２の方の誤
り率情報１２（テーブル９１−１から出力される情報）
をもとに決定される。例えば、乗算器１４１−１に入力
されたテーブル９２−１からの情報が、２．５の場合、
乗算器１４１−１には、重み付けの値として１．０が、
乗算器１４１−２には、重み付けの値として０．０が供
給される。
により乗算される重み付けの値を示すテーブルである。
このテーブルは、図示されていない記憶部に記憶されて
おり、必要に応じて、セレクタ１３１の乗算器１４１−
１と乗算器１４１−２に供給される。また、このテーブ
ルは、図６に示したテーブルに対応したテーブルであ
る。重み付けの為の値は、符号化率Ｒ＝１／２の方の誤
り率情報１２（テーブル９１−１から出力される情報）
をもとに決定される。例えば、乗算器１４１−１に入力
されたテーブル９２−１からの情報が、２．５の場合、
乗算器１４１−１には、重み付けの値として１．０が、
乗算器１４１−２には、重み付けの値として０．０が供
給される。
【００８９】図１９は、重み付けの値としての他のテー
ブルである。このテーブルにおいては、符号化率Ｒ＝３
／４の正規化累計数の情報をもとに、重み付けを行う場
合のテーブルである。このテーブルに従って、重み付け
を行う場合、乗算器１４１−１と乗算器１４１−２（図
１７）に、それぞれ正規化回数累積回路９１−２からの
出力が供給されるようにする。そして、乗算器１４１−
１，１４１−２は、それぞれ、入力された正規化情報に
基づいて、テーブル９２−１，９２−２から入力された
値に対して重み付けを行い出力する。例えば、正規化回
数累計回路９１−２から出力された正規化累計数の情報
が５７０の場合、乗算器１４１−１は、テーブル９２−
１から入力された値に、０．０を乗算し、乗算器１４１
−２は、テーブル９２−２から入力された値に、１．０
を乗算して加算器１４２に出力する。
ブルである。このテーブルにおいては、符号化率Ｒ＝３
／４の正規化累計数の情報をもとに、重み付けを行う場
合のテーブルである。このテーブルに従って、重み付け
を行う場合、乗算器１４１−１と乗算器１４１−２（図
１７）に、それぞれ正規化回数累積回路９１−２からの
出力が供給されるようにする。そして、乗算器１４１−
１，１４１−２は、それぞれ、入力された正規化情報に
基づいて、テーブル９２−１，９２−２から入力された
値に対して重み付けを行い出力する。例えば、正規化回
数累計回路９１−２から出力された正規化累計数の情報
が５７０の場合、乗算器１４１−１は、テーブル９２−
１から入力された値に、０．０を乗算し、乗算器１４１
−２は、テーブル９２−２から入力された値に、１．０
を乗算して加算器１４２に出力する。
【００９０】上述した説明においては、テーブル９２−
１，９２−２は、記憶しているテーブルから誤り率情報
１２を推定するようにしたが、上述した関数を用いて推
定するようにしてもよい。すなわち、テーブル９２−１
の代わりに、式（３）の関数を用いた関数演算回路を用
い、テーブル９２−２の代わりに、式（２）の関数を用
いた関数演算回路を用いるようにしても良い。
１，９２−２は、記憶しているテーブルから誤り率情報
１２を推定するようにしたが、上述した関数を用いて推
定するようにしてもよい。すなわち、テーブル９２−１
の代わりに、式（３）の関数を用いた関数演算回路を用
い、テーブル９２−２の代わりに、式（２）の関数を用
いた関数演算回路を用いるようにしても良い。
【００９１】異なる伝送方式（符号化率）で伝送された
２以上の信号を同時に受信し、処理する場合の監視回路
１１について以下に説明する。図２０は、異なる伝送方
式で伝送された２つの信号を同時に受信し、処理する監
視回路１１を含む受信機の構成を示すブロック図であ
る。監視回路１１は、復号器９と復号器９’の両方から
正規化情報が入力される。
２以上の信号を同時に受信し、処理する場合の監視回路
１１について以下に説明する。図２０は、異なる伝送方
式で伝送された２つの信号を同時に受信し、処理する監
視回路１１を含む受信機の構成を示すブロック図であ
る。監視回路１１は、復号器９と復号器９’の両方から
正規化情報が入力される。
【００９２】図２１は、図２０の監視回路１１の構成を
示すブロック図である。正規化回数累計回路９１−１に
は、符号器９の正規化情報が入力され、正規化回数累計
回路９１−２には、符号器９’の正規化情報が入力され
る。正規化回数累計回路９１−１から出力された情報
は、テーブル９２−１に入力され、正規化回数累計回路
９１−２から出力された情報は、テーブル９２−２に入
力される。テーブル９２−１，９２−２から出力された
情報は、それぞれセレクタ１３１に入力される。
示すブロック図である。正規化回数累計回路９１−１に
は、符号器９の正規化情報が入力され、正規化回数累計
回路９１−２には、符号器９’の正規化情報が入力され
る。正規化回数累計回路９１−１から出力された情報
は、テーブル９２−１に入力され、正規化回数累計回路
９１−２から出力された情報は、テーブル９２−２に入
力される。テーブル９２−１，９２−２から出力された
情報は、それぞれセレクタ１３１に入力される。
【００９３】正規化回数累計回路９１−１，９１−２
は、それぞれ図３に示したような構成とされており、正
規化回数累計回路９１−１は、符号化率Ｒ＝１／２の信
号の正規化回数を累計し、正規化回数累計回路９１−２
は、符号化率Ｒ＝３／４の信号の正規化回数を累計す
る。テーブル９２−１は、図６（Ａ）のテーブルを記憶
し、テーブル９２−２は、図６（Ｂ）のテーブルを記憶
しているとする。そして、セレクタ１３１は、図１７に
示したような構成をしており、図２２に示すテーブルを
記憶し、この記憶されているテーブルに基づいて、入力
された値に対して重み付けをした値を出力する。
は、それぞれ図３に示したような構成とされており、正
規化回数累計回路９１−１は、符号化率Ｒ＝１／２の信
号の正規化回数を累計し、正規化回数累計回路９１−２
は、符号化率Ｒ＝３／４の信号の正規化回数を累計す
る。テーブル９２−１は、図６（Ａ）のテーブルを記憶
し、テーブル９２−２は、図６（Ｂ）のテーブルを記憶
しているとする。そして、セレクタ１３１は、図１７に
示したような構成をしており、図２２に示すテーブルを
記憶し、この記憶されているテーブルに基づいて、入力
された値に対して重み付けをした値を出力する。
【００９４】図２２に示したテーブルは、符号化率Ｒ＝
３／４の誤り率情報１２の推定値（テーブル９２−２か
ら出力された情報）をもとに、重み付けを行う場合のテ
ーブルを示している。例えば、テーブル９２−２から出
力された推定値が、２．５の場合、セレクタ１３１は、
図２２に示したテーブルに基づき、テーブル９２−１か
ら入力された推定値に１．０を乗算し、テーブル９２−
２から入力された推定値に０．０を乗算し、これらの値
を加え合わせた値を出力する。
３／４の誤り率情報１２の推定値（テーブル９２−２か
ら出力された情報）をもとに、重み付けを行う場合のテ
ーブルを示している。例えば、テーブル９２−２から出
力された推定値が、２．５の場合、セレクタ１３１は、
図２２に示したテーブルに基づき、テーブル９２−１か
ら入力された推定値に１．０を乗算し、テーブル９２−
２から入力された推定値に０．０を乗算し、これらの値
を加え合わせた値を出力する。
【００９５】上述したように、ステートメトリックを求
めるACS回路３２で行われる正規化回数をもとに伝送路
上の誤り率を算出するようにしたので、回路規模を小型
化、簡略化することが可能である。また、異なる伝送方
式や符号率で伝送された信号に対しても、適切に誤り率
情報を推定することが可能となる。
めるACS回路３２で行われる正規化回数をもとに伝送路
上の誤り率を算出するようにしたので、回路規模を小型
化、簡略化することが可能である。また、異なる伝送方
式や符号率で伝送された信号に対しても、適切に誤り率
情報を推定することが可能となる。
【００９６】本明細書中において、上記処理を実行する
コンピュータプログラムをユーザに提供する提供媒体に
は、磁気ディスク、CD-ROMなどの情報記録媒体の他、イ
ンターネット、デジタル衛星などのネットワークによる
伝送媒体も含まれる。
コンピュータプログラムをユーザに提供する提供媒体に
は、磁気ディスク、CD-ROMなどの情報記録媒体の他、イ
ンターネット、デジタル衛星などのネットワークによる
伝送媒体も含まれる。
【００９７】
【発明の効果】以上の如く請求項１に記載の誤り率推定
装置、請求項５に記載の誤り率推定方法、および請求項
６に記載の提供媒体によれば、ステートメトリックを生
成する際に行われる正規化の回数を、所定時間内カウン
トし、そのカウントされた正規化回数により、信号の誤
り率を推定するようにしたので、信号の誤り率を推定す
る装置の構成を小型化し、高速に演算する事が可能とな
る。
装置、請求項５に記載の誤り率推定方法、および請求項
６に記載の提供媒体によれば、ステートメトリックを生
成する際に行われる正規化の回数を、所定時間内カウン
トし、そのカウントされた正規化回数により、信号の誤
り率を推定するようにしたので、信号の誤り率を推定す
る装置の構成を小型化し、高速に演算する事が可能とな
る。
【００９８】請求項７に記載の誤り率推定装置、請求項
１０に記載の誤り率推定方法、および請求項１１に記載
の提供媒体によれば、ステートメトリックを生成する際
に行われる正規化の回数を、複数の伝送方式毎または符
号化率毎にカウントし、そのカウントされた正規化回数
により、信号毎の誤り率を推定するようにしたので、信
号の誤り率を推定する装置の構成を小型化し、高速に演
算する事が可能となる。
１０に記載の誤り率推定方法、および請求項１１に記載
の提供媒体によれば、ステートメトリックを生成する際
に行われる正規化の回数を、複数の伝送方式毎または符
号化率毎にカウントし、そのカウントされた正規化回数
により、信号毎の誤り率を推定するようにしたので、信
号の誤り率を推定する装置の構成を小型化し、高速に演
算する事が可能となる。
【００９９】請求項１２に記載の誤り率推定装置、請求
項１３に記載の誤り率推定方法、および請求項１４に記
載の提供媒体によれば、ステートメトリックを生成する
際に行われる正規化の回数を、複数の伝送方式毎または
符号化率毎にカウントし、そのカウントされた正規化回
数により、信号毎の誤り率を推定し、所定の伝送方式ま
たは符号化率の推定手段により推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算
し、さらに加算して出力するようにしたので、亜信号の
誤り率を推定する装置の構成を小型化し、高速に演算す
る事が可能となる。
項１３に記載の誤り率推定方法、および請求項１４に記
載の提供媒体によれば、ステートメトリックを生成する
際に行われる正規化の回数を、複数の伝送方式毎または
符号化率毎にカウントし、そのカウントされた正規化回
数により、信号毎の誤り率を推定し、所定の伝送方式ま
たは符号化率の推定手段により推定された誤り率の値に
応じて、信号毎の誤り率に乗算する値を決定し、乗算
し、さらに加算して出力するようにしたので、亜信号の
誤り率を推定する装置の構成を小型化し、高速に演算す
る事が可能となる。
【図１】ACS回路３２の構成を示すブロック図である。
【図２】本発明を適用した監視回路１１の構成を示すブ
ロック図である。
ロック図である。
【図３】図２の正規化回数累計回路９１の構成を示すブ
ロック図である。
ロック図である。
【図４】図３の正規化回数累計回路９１の動作を説明す
るタイミングチャートである。
るタイミングチャートである。
【図５】テーブル９２に記憶されるテーブルを示す図で
ある。
ある。
【図６】テーブル９２に記憶されるテーブルを示す図で
ある。
ある。
【図７】監視回路１１の他の構成を示すブロック図であ
る。
る。
【図８】図７の関数演算回路１１１の関数について説明
する図である。
する図である。
【図９】異なる符号化率のフレーム構造を説明する図で
ある。
ある。
【図１０】復号器９の他の構成について説明する図であ
る。
る。
【図１１】図１０の監視回路１１の構成を示すブロック
図である。
図である。
【図１２】図１１の正規化回数累計回路９１の構成を示
すブロック図である。
すブロック図である。
【図１３】図１２の正規化回数累計回路９１の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図１４】監視回路１１の他の構成例を示すブロック図
である。
である。
【図１５】監視回路１１のさらに他の構成例を示すブロ
ック図である。
ック図である。
【図１６】図１５のセレクタ１３１の構成を示す図であ
る。
る。
【図１７】セレクタ１３１の構成を示す図である。
【図１８】セレクタ１３１に記憶されているテーブルを
示す図である。
示す図である。
【図１９】セレクタ１３１に記憶されているテーブルを
示す図である。
示す図である。
【図２０】異なる符号率の信号を同時に受信する際の監
視回路と受信機との構成を示すブロック図である。
視回路と受信機との構成を示すブロック図である。
【図２１】図２０の監視回路１１の構成を示すブロック
図である。
図である。
【図２２】図２１のセレクタ１３１に記憶されているテ
ーブルを示す図である。
ーブルを示す図である。
【図２３】送信装置と受信装置の構成を示すブロック図
である。
である。
【図２４】図２３の符号化器３の構成を示すブロック図
である。
である。
【図２５】図２３のパンクチャリング器４について説明
する図である。
する図である。
【図２６】パンクチャリング器４の入出力のデータを説
明する図である。
明する図である。
【図２７】図２３のマッピング器５が行う信号点の配置
について説明する図である。
について説明する図である。
【図２８】図２３のビット挿入器８について説明する図
である。
である。
【図２９】ビット挿入器８の入出力のデータを説明する
図である。
図である。
【図３０】図２３の復号器９の構成を示すブロック図で
ある。
ある。
【図３１】トレリス線図である。
【図３２】図３０のACS回路３２の構成を示すブロック
図である。
図である。
【図３３】正規化を行うACS回路３２の構成を示すブロ
ック図である。
ック図である。
【図３４】図３０の監視回路１１の構成を示すブロック
図である。
図である。
【図３５】図３４の累積加算器６１の構成を示すブロッ
ク図である。
ク図である。
【図３６】図３５の累積加算器６１の動作を説明するタ
イミングチャートである。
イミングチャートである。
【図３７】図３４のテーブル６２に記憶されているテー
ブルを示す図である。
ブルを示す図である。
９ 復号器， １１ 監視回路，３１ ＢＭ生成器，
３２ ACS回路， ３３ パスメモリ， ６１ 累積加
算器， ６２ テーブル， ７１ タイマ，７２ 最小
ＳＭ値累積装置， ７３ レジスタ， ９１ 正規化回
数累積回路，９２ テーブル， １０１ タイマ， １
０２ 正規化回数累積カウンタ，１０３ レジスタ，
１１１ 関数演算回路， １２２，１３１ セレクタ，
１４１ 乗算器， １４２ 加算器
３２ ACS回路， ３３ パスメモリ， ６１ 累積加
算器， ６２ テーブル， ７１ タイマ，７２ 最小
ＳＭ値累積装置， ７３ レジスタ， ９１ 正規化回
数累積回路，９２ テーブル， １０１ タイマ， １
０２ 正規化回数累積カウンタ，１０３ レジスタ，
１１１ 関数演算回路， １２２，１３１ セレクタ，
１４１ 乗算器， １４２ 加算器
Claims (14)
- 【請求項１】 信号を受信し、復号する際、前記信号の
誤り率を推定する誤り率推定装置において、 ステートメトリックを生成する際に行われる正規化の回
数を、所定時間内カウントするカウント手段と、 前記カウント手段によりカウントされた前記正規化回数
により、前記信号の誤り率を推定する推定手段とを含む
ことを特徴とする誤り率推定装置。 - 【請求項２】 前記推定手段は、前記正規化回数と前記
伝送路上の誤り率とが対応付けられたテーブルに基づい
て、前記誤り率を推定することを特徴とする請求項１に
記載の誤り率推定装置。 - 【請求項３】 前記推定手段は、前記カウント手段によ
りカウントされた正規化された回数を所定の関数に代入
することにより前記誤り率を推定することを特徴とする
請求項１に記載の誤り率推定装置。 - 【請求項４】 前記カウント手段は、所定の伝送方式ま
たは所定の符号化率の信号に対する前記正規化回数のみ
をカウントすることを特徴とする請求項１に記載の誤り
率推定装置。 - 【請求項５】 信号を受信し、復号する際、前記信号の
誤り率を推定する誤り率推定装置の誤り率推定方法にお
いて、 ステートメトリックを生成する際に行われる正規化の回
数を、所定時間内カウントするカウントステップと、 前記カウントステップでカウントされた前記正規化回数
により、前記信号の誤り率を推定する推定ステップとを
含むことを特徴とする誤り率推定方法。 - 【請求項６】 信号を受信し、復号する際、前記信号の
誤り率を推定する誤り率推定装置に、 ステートメトリックを生成する際に行われる正規化の回
数を、所定時間内カウントするカウントステップと、 前記カウントステップでカウントされた前記正規化回数
により、前記信号の誤り率を推定する推定ステップとを
含む処理を実行させるコンピュータが読み取り可能なプ
ログラムを提供することを特徴とする提供媒体。 - 【請求項７】 複数の伝送方式または符号化率が用いら
た信号を受信し、復号する際、前記信号の誤り率を推定
する誤り率推定装置において、 前記信号の伝送方式または符号化率を判定する判定手段
と、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウント手段と、 前記カウント手段によりカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定手段と、 前記推定手段により推定された前記信号毎の誤り率のう
ちの１つを選択する選択手段とを含むことを特徴とする
誤り率推定装置。 - 【請求項８】 前記選択手段は、前記判定手段により判
定された伝送方式または符号化率に応じた前記誤り率を
選択することを特徴とする請求項７に記載の誤り率推定
装置。 - 【請求項９】 前記選択手段は、入力された複数の誤り
率と所定の基準値とを比較することにより、出力する誤
り率を選択することを特徴とする請求項７に記載の誤り
率推定装置。 - 【請求項１０】 複数の伝送方式または符号化率が用い
らた信号を受信し、復号する際、前記信号の誤り率を推
定する誤り率推定装置の誤り率推定方法において、 前記信号の伝送方式または符号化率を判定する判定ステ
ップと、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、 前記カウントステップでカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定ステップと、 前記推定ステップで推定された前記信号毎の誤り率のう
ちの１つを選択する選択ステップとを含むことを特徴と
する誤り率推定方法。 - 【請求項１１】 複数の伝送方式または符号化率が用い
らた信号を受信し、復号する際、前記信号の誤り率を推
定する誤り率推定装置に、 前記信号の伝送方式または符号化率を判定する判定ステ
ップと、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、 前記カウントステップでカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定ステップと、 前記推定ステップで推定された前記信号毎の誤り率のう
ちの１つを選択する選択ステップとを含む処理を実行さ
せるコンピュータが読み取り可能なプログラムを提供す
ることを特徴とする提供媒体。 - 【請求項１２】 複数の伝送方式または符号化率が用い
らた信号を受信し、復号する際、前記信号の誤り率を推
定する誤り率推定装置において、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウント手段と、 前記カウント手段によりカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定手段と、 前記伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の前記推定手段により推定された前記誤り
率の値に応じて、前記信号毎の誤り率に乗算する値を決
定し、乗算する乗算手段と、 前記乗算手段から出力された前記信号毎の誤り率を加算
し、出力する出力手段とを含むことを特徴とする誤り率
推定装置。 - 【請求項１３】 複数の伝送方式または符号化率が用い
らた信号を受信し、復号する際、前記信号の誤り率を推
定する誤り率推定装置の誤り率推定方法において、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、 前記カウントステップでカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定ステップと、 前記伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の前記推定ステップで推定された前記誤り
率の値に応じて、前記信号毎の誤り率に乗算する値を決
定し、乗算する乗算ステップと、 前記乗算ステップから出力された前記信号毎の誤り率を
加算し、出力する出力ステップとを含むことを特徴とす
る誤り率推定方法。 - 【請求項１４】 複数の伝送方式または符号化率が用い
らた信号を受信し、復号する際、前記信号の誤り率を推
定する誤り率推定装置に、 ステートメトリックを生成する際に行われる正規化の回
数を、前記複数の伝送方式毎または符号化率毎にカウン
トするカウントステップと、 前記カウントステップでカウントされた正規化回数によ
り、前記信号毎の誤り率を推定する推定ステップと、 前記伝送方式または符号化率のうち、所定の伝送方式ま
たは符号化率の前記推定ステップで推定された前記誤り
率の値に応じて、前記信号毎の誤り率に乗算する値を決
定し、乗算する乗算ステップと、 前記乗算ステップから出力された前記信号毎の誤り率を
加算し、出力する出力ステップとを含む処理を実行させ
るコンピュータが読み取り可能なプログラムを提供する
ことを特徴とする提供媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001790A JP2000201138A (ja) | 1999-01-07 | 1999-01-07 | 誤り率推定装置および方法、並びに提供媒体 |
| PCT/JP2000/000013 WO2000041353A1 (fr) | 1999-01-07 | 2000-01-05 | Dispositif d'estimation de taux d'erreurs, recepteur comportant ledit dispositif, procede d'estimation de taux d'erreurs, procede de reception utilisant ledit procede d'estimation de taux d'erreurs et support fournissant des informations |
| AU18902/00A AU1890200A (en) | 1999-01-07 | 2000-01-05 | Error rate estimating device, receiver comprising error rate estimating device, error rate estimating method, receiving method using error rate estimating method, and information providing medium |
| US09/869,897 US7054357B1 (en) | 1999-01-07 | 2000-01-05 | Error rate estimating device, method, and information recording medium |
| CNB008025622A CN1210904C (zh) | 1999-01-07 | 2000-01-05 | 差错率估计装置和差错率估计方法 |
| HK03101574.9A HK1051096A1 (zh) | 1999-01-07 | 2003-03-03 | 差錯率估計裝置、使用差錯率估計裝置的接收裝置、差錯率估計方法、使用差錯率估計的方法的接收方法的信息提供媒體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001790A JP2000201138A (ja) | 1999-01-07 | 1999-01-07 | 誤り率推定装置および方法、並びに提供媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000201138A true JP2000201138A (ja) | 2000-07-18 |
Family
ID=11511383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001790A Withdrawn JP2000201138A (ja) | 1999-01-07 | 1999-01-07 | 誤り率推定装置および方法、並びに提供媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7054357B1 (ja) |
| JP (1) | JP2000201138A (ja) |
| CN (1) | CN1210904C (ja) |
| AU (1) | AU1890200A (ja) |
| HK (1) | HK1051096A1 (ja) |
| WO (1) | WO2000041353A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200839A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | 送信装置、受信装置および通信システム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070090385A1 (en) * | 2005-10-21 | 2007-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8700042B2 (en) | 2006-04-21 | 2014-04-15 | Alcatel Lucent | Method to control the effects of out-of-cell interference in a wireless cellular system using backhaul transmission of decoded data and formats |
| CN112396819B (zh) * | 2019-08-16 | 2022-06-03 | 北京小米移动软件有限公司 | 红外通信装置、系统、方法、终端设备及存储介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206252A (ja) | 1982-05-27 | 1983-12-01 | Toshiba Corp | 回線品質監視回路 |
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| JPH07114418B2 (ja) | 1988-10-24 | 1995-12-06 | 日本電信電話株式会社 | 符号化変復調回路のマッピング方法 |
| JP2975390B2 (ja) | 1990-03-02 | 1999-11-10 | 日本電信電話株式会社 | 多値数可変変復調器 |
| JPH04123525A (ja) | 1990-09-14 | 1992-04-23 | Nippon Telegr & Teleph Corp <Ntt> | 回線品質検出方法 |
| US5287115A (en) * | 1992-07-10 | 1994-02-15 | General Instrument Corporation | Automatic adjustment of receiver apparatus based on channel-bit-error-rate-affected parameter measurement |
| JP3259387B2 (ja) | 1992-12-28 | 2002-02-25 | ソニー株式会社 | ビタビ復号器 |
| JPH0766736A (ja) | 1993-08-25 | 1995-03-10 | Sony Corp | ビタビ復号装置 |
| JPH08288967A (ja) | 1995-04-17 | 1996-11-01 | Toshiba Corp | 伝送方式とその送受信装置及びトレリス復号器 |
| JPH09135177A (ja) | 1995-11-07 | 1997-05-20 | Toshiba Corp | ビタビ復号同期判定方法および装置 |
| WO1998018209A1 (fr) | 1996-10-24 | 1998-04-30 | Sony Corporation | Dispositif et appareil de decodage de viterbi |
| US6356595B1 (en) * | 1997-10-14 | 2002-03-12 | Sony Corporation | Method and apparatus for decoding continuously coded convolutionally encoded messages |
-
1999
- 1999-01-07 JP JP11001790A patent/JP2000201138A/ja not_active Withdrawn
-
2000
- 2000-01-05 US US09/869,897 patent/US7054357B1/en not_active Expired - Fee Related
- 2000-01-05 WO PCT/JP2000/000013 patent/WO2000041353A1/ja active Application Filing
- 2000-01-05 CN CNB008025622A patent/CN1210904C/zh not_active Expired - Fee Related
- 2000-01-05 AU AU18902/00A patent/AU1890200A/en not_active Abandoned
-
2003
- 2003-03-03 HK HK03101574.9A patent/HK1051096A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200839A (ja) * | 2008-02-21 | 2009-09-03 | Mitsubishi Electric Corp | 送信装置、受信装置および通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1210904C (zh) | 2005-07-13 |
| HK1051096A1 (zh) | 2003-07-18 |
| US7054357B1 (en) | 2006-05-30 |
| AU1890200A (en) | 2000-07-24 |
| CN1369154A (zh) | 2002-09-11 |
| WO2000041353A1 (fr) | 2000-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3187036B2 (ja) | デジタル伝送系、レシーバ装置、デジタル伝送系用の等化器 | |
| JP3290989B2 (ja) | コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器 | |
| KR100379149B1 (ko) | 실제전송속도를결정하기위한방법및시스템 | |
| US7139960B2 (en) | Error-correcting multi-stage code generator and decoder for communication systems having single transmitters or multiple transmitters | |
| JP5397367B2 (ja) | 復号装置、復号方法及びプログラム | |
| US5307374A (en) | Digital receiver with reduced memory requirement for Viterbi equalization | |
| MXPA04007076A (es) | Mensajeria en bloque de componente intra-decodificador. | |
| MXPA04007077A (es) | Bloques dobles de busqueda chien para un decodificador de correccion de error. | |
| JP3684560B2 (ja) | データ受信装置および方法 | |
| JP3400545B2 (ja) | 判定帰還型等化器 | |
| MXPA04007075A (es) | Celda de busqueda chien para un decodificador de correccion de error. | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| JP2002519945A (ja) | ソフト・アウトプット・アルゴリズム及びフィードバックを用いた記号推定 | |
| JPH1079769A (ja) | データ受信装置および方法 | |
| JP6343855B2 (ja) | Ｍａｃ層のレベルにおいてデータ伝送のリソースを最適化する方法、及びその方法を実施する装置 | |
| JP2000201138A (ja) | 誤り率推定装置および方法、並びに提供媒体 | |
| CA2178448A1 (en) | An error detection and correction system for a stream of encoded data | |
| JP2710696B2 (ja) | 軟判定ビタビ復号方法 | |
| JP3237864B2 (ja) | 軟判定ビタビ復号方法 | |
| JP3684559B2 (ja) | データ受信装置および方法 | |
| JP3827588B2 (ja) | 軟判定復号装置及び無線通信装置 | |
| US7263141B1 (en) | Code mapping in a trellis decoder | |
| JP3654393B2 (ja) | データ受信装置および方法 | |
| JP3342449B2 (ja) | ビタビ復号装置 | |
| JP3237865B2 (ja) | 最尤系列推定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |