CN1341281A - 存储单元装置及其制法 - Google Patents

Abstract

在层平面内具有环形截面的磁致电阻元件(11)的存储单元装置内,提供彼此交叉的第一导线(12)和第二导线(13)。磁致电阻元件(11)安排在第一导线(12)和第二导线(13)之间的交叉区内。第一导线(12)和/或第二导线至少具有在平行于层平面指向的电流分量占优势的第一导线部分(131),和在垂直于层平面指向的电流分量占优势的第二导线部分(132)。

Description

存储单元装置及其制法

本发明涉及具有至少一只磁致电阻元件的存储单元装置及其制法。

作为也称为磁电阻元件的磁致电阻元件在学术界理解为至少具有两铁磁层和其间安排的非磁性层的结构。这里各按层结构的建立，区分GMR元件、TMR元件和CMR元件(参阅S.Mengel，“工艺分析磁学”，卷2，XMR-工艺，出版者VDI技术中心物理工艺，1997年8月)。

GMR元件的概念用于具有至少两铁磁层和其间安排的非磁导电层并显示所谓GMR(大磁致电阻)效应的层结构。GMR效应理解为这样的事实，即GMR元件的电阻取决于在两铁磁层内磁化平行或反平行取向。GMR效应比所谓的AMR(各向异性磁致电阻)效应大。AMR效应理解为这样的事实，即在磁化导线内的电阻在平行或垂直磁化方向是不同的。在AMR效应中涉及在铁磁单层内出现的体积效应。

TMR元件的概念在学术界用于具有至少两铁磁层和其间安排的绝缘、非磁性层的隧道磁致电阻层结构。这里绝缘层是如此之薄，以致可引起在两铁磁层之间的隧道电流。该层结构也显示磁致电阻效应，该效应是由安排在两铁磁层之间的绝缘、非磁性层的自旋极化隧道电流引起的。即使在这种情况下，TMR元件的电阻也取决于在两铁磁层内磁化方向平行或反平行取向。这时相对电阻变化在室温时约为6～40％。

由于其量很大(在室温相对电阻变化为100～400％)称为CMR(巨大磁致电阻)效应的另一磁致电阻效应，由于其高的矫顽力要求使用高磁场用于在磁化状态之间的转换。

已经建议：(参阅例如D.D.Tang等，IEDM 95，第997~999页，固体薄膜，卷216(1992)，第一62~168页，Z.Wang等，(磁学及磁性材料杂志 Journal of Magnetism and Magnetic Materials)，卷155(1996)，第一61~163页)GMR元件作为存储单元装置内的存储元件。该存储元件经读线串联。既与读线也与存储元件绝缘的字线与读线交叉延伸。加在字线上的信号通过在每条字线内流过的电流引起磁场，该磁场在足够强度时影响处于其下的存储单元。为了写入信息，应用处在应写入的存储单元上交叉的X/Y线。在它上面加上信号，该信号在交叉点上产生足够改变磁化用的磁场。这时在两铁磁层之一层内的磁化方向转换。相反在两铁电层的另一层内磁化方向保持不变。在最后所述的铁磁层内维持磁化方向，通过保持磁化方向的相邻反铁磁层实现，或者通过以下方式实现，即对该铁磁层的开关阈或通过其它材料或其它尺寸，例如层厚，比开始所述的铁磁层增加。

在US5541868和US5477482中提出基于GMR效应的环形存储元件。存储元件包含一叠层，它具有至少两环形铁磁层元件和安排其间的非磁导电层，并且连接在两导线之间。铁磁层元件在其材料组成有差异，铁磁层元件之一是硬磁的而另一是较软的。为了写入信息，在较软磁性层元件内转换磁化方向，而在较硬磁性层元件内保持磁化方向。

基于GMR效应的、具有环形存储元件的另一存储单元装置在WO96/25740内提出。它具有由两磁性材料构成的层元件，其中之一具有高矫顽力，而另一具有低矫顽力。为了控制磁致电阻元件提供两驱动线，两者通过环形GMR元件中央延伸。借助磁场实现磁化方向的转换，该磁场是通过在两驱动线内的电流感应的。

为了转换磁化方向，其间连接GMR元件的两导线之间流过电流，该电流也经存储单元流过。由该电流感应的磁场用于改变磁化方向。

因为两驱动线通过环形GMR元件中央延伸，并彼此必须绝缘，所以在该装置中可达到的组装密度受到限制。

本发明的课题是：提供具有至少一只磁致电阻元件的存储单元装置，它对外界干扰磁场不敏感，这种装置无论对具有TMR效应或对具有GMR效应的磁致电阻元件是能工作的，并且具有比当前技术提高的组装密度是可以制造的。此外，应当提供这种存储单元装置的制法。

该课题通过权利要求1的存储单元装置以及根据权利要求11的其制法解决。本发明的其它扩展源于从属权利要求。

存储单元装置具有至少一只磁致电阻元件，该元件具有在层平面内的环形截面。磁致电阻元件具有垂直层平面彼此叠置的层元件。通过应用具有环形截面的磁致电阻元件达到对外干扰磁场提高的不敏感性，因为外界干扰磁场在环形元件范围极均匀并因此是极其无效。可以屏弃附加的屏蔽措施，例如在应用μ金属情况下。

因为在环形铁磁层元件内存在一封闭磁通，向外充其量在改变磁化过程中出现杂散磁场。因此一只或相邻的磁致电阻元件的层元件几乎完全磁脱耦。因此，在存储单元装置内可以提供具有高组装密度的大量同类磁致电阻元件。

在环形层元件内存在两个稳定的磁化状态，即或在顺时针方向或反时针方向磁化流是封闭的。两种状态是极稳定的，并且从一状态向另一状态的过渡对缺陷和几何不规则性不敏感。因此通过不可逆的磁化过程的信息损失概率小于传统的、简单联系的元件结构。

此外，存储单元装置包含彼此交叉的第一导线和第二导线。在第一导线和第二导线的交叉区内安排磁致电阻元件。在此，在交叉区内的第一导线和第二导线安排在有关层平面的磁致电阻元件的不同侧面上。第一导线和/或第二导线具有至少第一导线部分和第二导线部分。第一导线部分是如此指向，使得在其中平行于层平面走向的电流分量占优势，而在第二导线部分，在第一导线和第二导线的交叉区内，垂直于层平面走向的电流分量占优势。尤其第一导线部分是平行于层平面走向的，在第一导线和第二导线之间的交叉区内第二导线部分与平行于层平面的平面交叉。尤其是第一导线和/或第二导线是被弯曲垂直于层平面。

流过如此安排的导线的电流在环形磁致电阻元件处产生用于在写入过程适于磁致电阻元件转变磁化的磁场。这里不仅垂直电流分量在层平面的方位(环形的)的磁场，而且在侧向，即平行电流分量在层平面对导线纵向垂直定向的磁场分量对转变磁化的场有贡献。对层平面平行的电流分量对转变磁化有贡献，因为第一导线以及第二导线的第一导线部分对环形磁致电阻元件具有不同间距，因此在那里未补偿。

通过这种安排的导线，比迄今为止的解决方案可以更简单，并以更大的组装密度制造存储单元装置是可能的。在存储单元位置上交叉的第一和第二导线对写、读是够用的。与从WO 96/25740获悉的方法相反，其它导线，例如通过环形存储元件是不必要的。因此产生每只存储单元更小的占用面积。

此外，存储单元装置不仅可以用以GMR效应为基础的磁致电阻元件，而且可以用以TMR效应为基础的磁致电阻元件来实现，因为与从US5477482和5541868获悉的、产生磁开关场的解决方案不同，不必有电流流经磁致电阻元件。

首先，不仅第一导线而且第二导线各具有至少第一导线部分，其内平行于层平面指向的电流分量占优势，以及具有至少第二导线部分，其内垂直于层平面指向的电流分量占优势。如果第一导线和第二导线如此布线，使得通过第一导线的第二导线部分的电流和通过第二导线的第二导线部分的电流在同一方向流动，则该电流的方位磁场在结构上叠加，并且在磁致电阻元件位置上放大。按照这种方式在存储单元区的选择写入是可能的。

如果磁致电阻元件接在第一导线和第二导线之间，则储存的信息可以经第一导线和第二导线读出。为此，对磁致电阻元件的电阻估值。这可以通过测量磁致电阻元件的绝对电阻、通过在接通磁致电阻元件时测量电阻的变化或通过与相邻的已知磁化方向的磁致电阻元件的电阻比较来实现。所有用于磁致电阻元件的电阻估值的方法适合于读出储存的信息。

磁致电阻元件首先各具有第一铁磁层元、非磁性层元和第二铁磁层元，其中非磁性层元安排在第一铁磁层元和第二铁磁层元之间。磁致电阻元件既可以基于GMR效应，也可以基于TMR效应。宁可选用基于TMR效应的磁致电阻元件是由于与GMR元件相比有较大的电阻，由于受其制约的更小的功率消耗以及由于多半更大的磁致电阻效应。此外，如果该装置可以产生必要的磁开关场，则磁致电阻元件可以基于CMR效应。

第一铁磁层元和第二铁磁层元首先包含至少元素Fe、Ni、Co、Cr、Mn、Gd、Dy、Bi之一。第一铁磁层元和第二铁磁层元优先有关磁硬度和/或及其层厚不同。

对层平面垂直方向，第一铁磁层元和第二铁磁层元主要具有厚度在2nm和20nm之间。在TMR效应情况下非磁层元包含至少下述材料之一，即Al₂O₃，NiO，HfO₂，TiO₂，NbO，SiO₂，并在垂直层平面的厚度在1和4nm之间。在GMR情况下，非磁层元主要包含至少下述材料之一，即Cu，Au，Ag和/或Al，并在垂直层平面具有厚度2和5nm之间。第一铁磁层元，第二铁磁层元和非磁层元在平行于层平面主要具有尺寸在50nm和400nm之间。

为了储存更大数据量，存储单元装置具有许多矩阵型安排的同类磁致电阻元件。此外，提供许多同类第一导线和第二导线。第一导线和第二导线交叉。在第一导线之一和第二导线之一之间的交叉区各安排磁致元件之一。第一导线和/或第二导线各交替地具有第一导线部分，其内平行于层平面指向的电流分量占优势，第二导线部分，其内垂直于层平面指向的电流分量占优势。因为环形磁致电阻元件几乎完全磁去耦合，所以这时可达到高组装密度。

优先不论第一导线或第二导线各具有第一导线部分和第二导线部分，因此，可以选择性写入单个存储单元里。

根据本发明的一种设计，第一导线和/或第二导线之一的第一导线部分和第二导线部分如此安排，使得平行于层平面的有关导线具有带形截面。在本设计中，每只存储单元的占用面积可达到4F²，其中F是现在的工艺技术最小可制造的结构尺寸，例如平行于层平面的导线宽以及在相邻导线之间的间距为F。在这种设计中，在层平面环形存储器单元处通过在第一导线和/或第二导线内垂直电流分量在结构上的叠加产生方位磁场，该磁场主要对环形磁致电阻元件的转变磁化负责。由平行于层平面的电流分量产生的磁场贡献导致合成的磁开关场的非对称性，该非对称性对降低的开关场阈值起正面作用。

在存储单元装置的另一设计中磁致电阻元件安排在第一导线和第二导线之间的行和列内，其中层平面通过磁致电阻元件的中央平面张开。这时行方向以及列方向对层平面平行地延伸，其中行方向与列方向交叉。第一导线之一的第一导线部分在层平面上的投影各是如此安排在这个行的相邻磁致电阻元件之间，使得通过这个行的磁致电阻元件的有关连接线的投影侧向交替地错开安排。第二导线之一的第一导线部分在层平面上的投影，各安排在列之一的相邻磁致电阻元件中间，其中有关在相邻磁致电阻元件之间的连接线侧向错位安排。沿着导线之一相邻的第一导线部分在层平面上的投影对各连接线向相反一侧错开安排。因此第一导线和第二导线在层平面上的投影不是拉长的矩形，而是波形的。在这种设计中在磁致电阻元件的位置上引起双重的对称的局部方位磁场。每一存储器单元的占用面积为9F²。

在这种存储单元装置的设计中磁开关场变得更高，即在层平面内环形元件的位置上产生双重的对称。这种扩展主要具有以下标志：

—第一和第二导线在层平面上的投影是带状的，其中心线和边缘是波状的、彼此平行的折线。

—波状带内的结构周期地重复，其中波状带围绕中间的纵向摆动。

—第一和2导线相邻的投影带在纵向彼此位移约半个周期。

—第一导线的投影带与第二导线的投影带在波状带的“零点”处相互交叉，其中中间的纵向形成一直角，但是带逐段彼此平行延伸。这里投影带与有关中间纵向的各交叉点称作零点。

—环形磁致电阻元件在层平面安排在行和列中的第一导线和第二导线的交叉点上。

—第一和第二导线在交叉处垂直于层平面弯曲，因此在该处存在具有垂直电流分量的第二导线部分。

在由第一和第二导线的垂直电流分量产生的磁场的结构上的叠加和足够的电流强度情况下，用这种安排可以在环形磁致电阻元件位置上产生双重对称开关场。

这种设计可以用每个存储单元的占用面积9F²实现。此外存储单元装置附加地具有下述标志：

—波状带的周期为6F，其振幅为F/2。

—带垂直于其纵向具有最小宽度和最小间距F。

—第一导线和第二导线的投影带彼此平行地在长F的段内延伸。

—环形存储元件安排在层平面内在行和列之间的间距3F的第一和第二导线之间的交叉处上。

为了制造存储单元装置，在衬底的主平面上产生第一导线。通过第一铁磁层、非磁性层和第二铁磁层的淀积和结构化，形成在层平面具有环形截面的磁致电阻元件。产生与第一导线如此交叉的第二导线，使得磁致电阻元件安排在交叉区。第一导线和/或第二导线如此产生，使得它至少具有其内平行于层平面指向的电流分量占优势的第一导线部分和其内垂直于层平面指向的电流分量占优势的第二导线部分。

优先用同一掩掩模实现第一铁磁层、非磁性层和第二铁磁层的结构化。

为了环形磁致电阻元件的结构化，应用自对准工艺是有利的。为此目的在安排在衬底主面上的层内产生一孔，在其侧面上淀积一保形层。通过保形层的各向异性的反蚀刻在侧面上形成用作各向异性结构化的掩模的环形间隔垫。如果产生具有F尺寸的孔，则按此方式可以制造具有外径F、内径小于F的磁致电阻元件。

优先第一导线和第二导线分二步骤制造。这里先形成第一导线或第二导线的下段，并在此后形成第一导线或第二导线的上段。各导线的下段和上段在衬底主面上的投影局部叠加，因此，相关联地并弯曲地形成第一和第二导线。其内出现垂直于层平面的电流分量的第二导线部分在各导线的下段和上段的叠加区形成。在安排其间的下段或上段部分表示对层平面平行延伸的第一导线部分。

在制造第一或第二导线下段时，在存储单元装置的外围，形成第一金属化平面，这在学术界多半称为金属1，或第二金属化平面，这在学术界多半称为金属2。在制造第一或第二导线的上段时，在外围同时形成第一接触点，这在学术界称为Via1或第二接触点，这在学术界称为Via2。

优先，单元区的第一导线经第一金属化平面和单元区的第二导线经外围的第二金属化平面接触。

第一导线和第二导线的制造优先借助交织结构(Damascene)技术实现。为此，淀积第一绝缘层，并借助光刻工艺步骤和各向异性等离子体蚀刻步骤(RIE)如此结构化，使得它在随后应制造的单元区第一导线的外围和下段的第一金属化平面区域内被去除。淀积第一导电层或第一导电层系统，并通过平面化蚀刻法，例如CMP，结构化。由此形成第一导线的下段和外围的第一金属化平面。接着淀积第二绝缘层，并借助光刻工艺步骤和各向异性蚀刻步骤如此结构化，使得在随后应制造的外围的接触点区域内和第一导线的上段区域内去除它。第一接触点和第一导线的上段，通过第二导电层或第二导电层系的淀积及其通过平面化蚀刻法例如CMP，使其结构化而形成。

相应地，第二导线的下段和外围的第二金属化平面，通过第三绝缘层和第三导电层或第三导电层系的淀积和结构化形成和第二导线的上段和外围的第二接触点，通过第四绝缘层和第四导电层的淀积和结构化形成。

通过第一导线和第二导线各自在两步骤内的制造，存储单元装置以简单方式在多层布线工艺集成。为了形成第一或第二导线的下段和上段，应用淀积步骤和结构化步骤，这对于制造外围的金属化平面以及其间必要的接触，也称为Via是必须的。用形成第一金属化平面(金属1)和外围的第一接触平面(Via1)一样的工艺步骤形成单元区的第一导线的下段或上段。同样地第二导线的下段或上段与第二金属化平面(金属2)或第二接触面(Via2)同时形成。

此外，通过这种工艺方法解决技术问题，这使得在外围相叠安排的金属化表面之间存在比单元区第一和第二导线之间大得多的垂直间距。在单元区内第一和第二导线之间的垂直间距，由典型为20到40nm的磁致电阻元件的尺寸决定。为了降低寄生电容，在外围的相邻金属化平面间的间距必须大很多。在0.35μm工艺，它典型为350到400nm。通过上述的工艺解决该问题，而无需产生附加的金属化平面，附加的拓扑布局或具有大高宽比的接触面。

本发明依靠在附图内示出的实施例详细叙述如下。

图1示出通过具有环形磁致电阻元件和第一导线和第二导线的存储单元装置的剖面，它们各具有平行于层平面走向的第一导线部分和垂直于层平面走向的第二导线部分。

图2示出在图1内用II-II表示的剖面。

图3示出对具有环形磁致电阻元件和第一和第二导线的存储单元装置的俯视图，其在层平面上的投影是条状带。

图4示出对具有环形磁致电阻元件和第一和第二导线的存储单元装置的俯视图，其在层平面上的投影是波形、多边形带。

图5示出在图4用V-V表示的、通过磁致电阻元件和所属的第一导线和第二导线的相邻区的剖面。

图6示出通过具有第一SiO₂层，第一Si₃N₄层和第二SiO₂层的衬底的剖面。

图7示出在形成单元区第一导线下段和外围的第一金属化平面后，通过衬底的剖面。

图8示出在第二Si₃N₄层和第三SiO₂层淀积和结构化后的衬底。

图9示出在形成外围第一接触点和单元区内第一导线上段后的衬底。

图10示出在淀积第一导电壁垒层，第一铁磁层，非磁性层，第二铁磁层和第二导电壁垒层后的衬底。

图11示出在通过应用图20到22说明的自对准的、基于间隔垫形成的方法对事先淀积层的结构化形成磁致电阻元件后的衬底。

图12示出在形成平面化绝缘层后的衬底。

图13示出在第三Si₃N₄层和第四SiO₂层淀积和结构化后的衬底。

图14示出在第四SiO₂层和平面化的绝缘层结构化后的衬底。

图15示出在单元区形成第二导线的下段和外围区形成第二金属化平面后的衬底。

图16示出在第四Si₃N₄层和第五SiO₂层淀积和结构化后的衬底。

图17示出在形成单元区内第二导线上段和外围的第二接触点后的衬底。

图18示出在第五Si₃N₄层和第六SiO₂层淀积和结构化后的衬底。

图19示出在形成第三金属化平面层后的衬底。

图20示出在淀积第一铁磁层、非磁性层和第二铁磁层后，在辅助层淀积和结构化后，和在淀积保形层后通过具有第一导线上段的衬底剖面。

图21示出在保形层各向异性蚀刻后通过衬底的剖面，由此形成间隔垫的掩模。

图22示出在去除结构化的辅助层后，并在通过第一铁磁层、非磁性层和第二铁磁层结构化形成磁致电阻元件后的衬底。

图23示出具有环形层元的磁致电阻元件。

在存储单元装置内，环形磁致电阻元件11各安排在第一导线12和第二导线13之间(参阅图1和图2)。磁致电阻元件在垂直于图面延伸的层平面14内具有一环形截面。第一导线12具有第一导线部分121和第二导线部分122。第一导线部分平行于层平面14延伸，相反第二导线部分垂直于层平面14延伸。相应地第二导线13具有第一导线部分131和第二导线部分132。第一导线部分131平行于层平面14延伸，第二导线部分132垂直于层平面14延伸。如果电流通过第一导线12或第二导线13流过，则在第一导线部分121或131内平行于层平面14指向的电流分量占优势。相反在第二导线部分122或132内，垂直于层平面14指向的电流分量占优势。

如果电流流过第一导线12，则流过第二导线部分122的垂直电流分量在磁致电阻元件11处引起方位磁场。相应地在第二导线13内流过第二导线部分132的垂直电流分量在磁致电阻11处引起方位磁场。如果第一和第二导线13如此极性连接，使得在第一导线之一和第二导线之一12、13之间的交叉区安排的磁致电阻元件11处在各自的第二导线部分122，132内在同一方向流过垂直电流分量，则引起这些方位磁场的结构上重垒，并可以转换在该交叉区内安排的磁致电阻元件11的磁化。

第一导线部分121，131和第二导线部分122，132的设置导致第一导线12或第二导线13在垂直于层平面14的平面内具有阶梯形截面。

存储单元装置具有彼此平行走向的第一导线31和也彼此平行走向并与第一导线31交叉的第二导线32(参阅图3)。在俯视图上第一导线31或第二导线线32各具有条形截面。它们具有0.35μm宽、相互间距0.35μm与单元区大小有关的长度约为70到700μm。

在第一导线31之一和第二导线32之一间的交叉区内各安排具有环形截面的一只磁致电阻元件33。因为它在图3的俯视图内各被第二导线32遮盖，所以在图3内磁致电阻元件33的轮廓各用虚线表示。

第一导线31及第二导线32在垂直于图平面并平行于带形分布的截面内，具有包含对图面平行走向的第一导线部分和包含垂直于图面走向的第二导线部分的阶梯形截面，正如借助图1和图2所示。如果电流流过第一导线31或第二导线32，则在第一导线部分内各自平行于环形截面指向的电流分量占优势。相反在第二导线部分内垂直于环形截面指向的电流分量占优势。在每个磁致电阻元件33上或下安排附属于第一导线31和附属于层第二导线32的第二导线部分，其中可以通过垂直于磁致电阻元件33的环形截面的电流。

在存储单元装置内，在称为层平面的平面内，在行和列内，栅格形安排环形磁致电阻元件41(参阅图4)。

每只磁致电阻元件41安排在第一导线42和第二导线43之间。第一导线42和第二导线43在层平面上的投影各为波状多边形带，它包含对各行、列平行的部分。这些平行部分对通过相邻磁致电阻元件11中点的直线交替平行错位地安排。

对图面垂直，第一导线42和第二导线43具有阶梯形截面(参阅图5，其中示出了在图4用V-V表示的剖面)。第一导线42具有第一导线部分421和第二导线部分422。第一导线部分421对图面平行走向，相反，第二导线部分422对图面垂直走向。

第二导线43具有平行于图面走向的第一导线部分431。此外第二导线43具有垂直于图面走向的第二导线部分432。

沿着每条第一导线42和第二导线43交替地安排第一导线部分421，431和第二导线部分422，432。

在包含如MOS晶体管一类元件的单晶硅衬底61上淀积层厚50到100nm的第一SiO₂层62，层厚30到50nm的第一Si₃N₄层63和层厚400到800nm的第二SiO₂层64(参阅图6)。在应用光刻产生的光刻胶掩模和各向异性蚀刻时，第二SiO₂层64如此结构化，使得在第二SiO₂层64内开槽64’。

随后，整个平面地淀积厚度50nm的TaN/Ta导电扩散壁垒层65，和铜的第一导电层。铜的第一导电层淀积的厚度是这样的，使它完全填充槽64’。第一导电扩散壁垒层65和第一导电层通过化学机械抛光结构化。这时第二SiO₂层64的表面露出，并且产生在单元区Z的范围、埋入槽64’内的、第一导线的下段67，以及产生在外围P区内第一金属化平面的导线(参阅图7)。

随后，淀积厚度30到50nm的第二Si₃N₄层69和厚度400到800nm的第三SiO₂层610，并借助光刻产生的光刻胶掩模以及各向异性蚀刻结构化(参阅图8)。这时形成槽610’。

接着，整个平面地淀积第二导电壁垒611和第二导电层612。第二导电壁垒层611以层厚50nm由TaN/Ta形成。第二导电层由铜用这样一种层厚淀积，使得它填满槽610’。通过CMP使第二导电层和第二导电壁垒层611平面化，使得第二SiO₂层610的表面暴露，并且产生埋入槽610’内的第一导线613的上段和第一接触点614(参阅图9)。第一导线的上段613和下段67局部重叠。

接着，整个平面地淀积第一壁垒层615，第一铁磁层616，非磁性层617，第二铁磁层618和第二扩散壁垒层619(参阅图10)。第一扩散壁垒层615和第二扩散壁垒层619以层厚10到30nm由Ta形成。第一铁磁层616以层厚3到10nm由Co形成。非磁性层617以层厚1到3nm由Al₂O₃形成。第二铁磁层618以层厚3到10nm由NiFe形成。在图10内为了清晰起见第一铁磁层616，非磁性层617和第二铁磁层618表示成三重层616，617，618。

在应用掩模620时，通过各向异性蚀刻第一扩散壁垒层615，第一铁磁层616，非磁性层617，第二铁磁层618和第二扩散壁垒层619形成磁致电阻元件621，后者平行于衬底61的表面具有环形截面(参阅图11)。掩模620用自对准工艺产生，该工艺借助图20到22在下面进一步说明。

通过第四SiO₂层622的淀积和用CMP平面化，磁致电阻元件621被绝缘材料包围(参阅图12)。

接着淀积第三Si₃N₄层623，并在应用光刻胶掩模624下如此结构化，使得磁致电阻元件保持被第三Si₃N₄覆盖，而该层在外围区内被去除(参阅图13)。

在去除光刻胶掩模624之后，整个平面淀积厚度从400到800nm的第五SiO₂625层，在其表面上通过光刻工艺步骤形成光刻胶掩模626。

在应用光刻胶掩模626作为蚀刻掩模情况下，使第五SiO₂层625和第四SiO₂层622结构化。这时产生沟槽625’(参阅图14)。在磁致电阻元件621之上保留第三Si₃N₄层623。

在去除掩模626之后，淀积第三导电壁垒层627和填满沟槽625’的第三导电层(参阅图15)。由Ta/TaN形成层厚从30到50nm的第三导电壁垒层627。第3导电层由铜形成。通过化学机械抛光使第三导电壁垒层627和第三导电层平面化。这时第五SiO₂层625的表面暴露。在单元区Z形成第二导线的下段629和在外围P形成第二金属化平面630(参阅图15)。整个平面淀积层厚从30到50nm的第四Si₃N₄层631和层厚从400到800nm的第六SiO₂层632。其上借助光刻工艺步骤产生光刻胶的掩模633。通过各向异性蚀刻使第六SiO₂层632和第四Si₃N₄层631结构化，其中形成沟槽632’(参阅图16)。

在去除掩模633后，在沟槽632’的侧面淀积第四导电壁垒层634和填满沟槽632’的第四导电层。第四导电壁垒层634由TaN/Ta以层厚50nm形成。沟槽底通过溅射和/或RIE工艺露出。第四导电层由铜以这样层厚形成，使得沟槽632被填满。通过CMP使第四导电壁垒层634和第四导电层平面化，其中第六SiO₂层632的表面露出。同时由第四导电层在外围P形成第二接触点636和在单元区Z形成第二导线的上段637(参阅图17)。

接着厚度从30到50nm的第五Si₃N₄层638和厚度从400到800nm的第七SiO₂层639的淀积和结构化。在借助未示出的光刻胶掩模结构化和各向异性蚀刻时沟槽639被打开直到第二接触点636为止(参阅图18)。

通过对层厚从30到50nm由Ta/TaN构成的第五导电壁垒层640和铜构成的第五导电层的淀积和借助CMP平面化，沟槽639’被第三金属化平面642填满(参阅图19)。

由Co构成的、层厚从3到10nm的第一铁磁层72，由Al₂O₃构成的、层厚从1到3nm的非磁性层73和由NiFe构成的、层厚从3到10nm的第二铁磁层74沉积到在表面区具有扩散壁垒层的衬底71上(参阅图20)。

由Si₃N₄构成的、层厚50到100nm的辅助层75淀积到第二铁磁层74上，并借助光刻掩模(未示出)结构化。这时在辅助层75内产生开孔，其内第二铁磁层74的表面露出。

接着形成由SiO₂或Ta构成的、层厚80到120nm的保形层76。

通过用含F或Cl的反应气体的各向异性蚀刻(RIE)，由保形层76形成受制造制约的环形的间隔垫77(参阅图21)。该间隔垫77在去除结构化的辅助层75后用作蚀刻掩模，以便使第二铁磁层74、非磁性层73和第一铁磁层72(或许包括未示出的扩散壁垒在内)结构化。这时形成环形、磁致电阻元件78。当由Ta形成具有扩散壁垒作用的间隔垫77时，它可以用作在存储单元装置内的扩散壁垒。

具有环形截面的磁致电阻元件81，包含作为垒层彼此重叠安排的第一铁磁层元82，非磁性层元83和第二铁磁层元84。第一铁磁层元82具有层厚3到10nm，外径350nm和内径100到190nm，并含Co。非磁性层元83具有厚度1到3nm并含Al₂O₃。第二铁磁层元84具有3和10nm之间的厚度并含NiFe。非磁性层元83和第二铁磁层元84具有如第一铁磁层元相同的截面。

第一铁磁层元82和第二铁磁层元84各可以具有顺时针磁化或逆时针磁化。如果第一铁磁层元82的磁化与第二铁磁层元84的磁化方向一致，则磁致电阻元件81具有比第一铁磁层元82和第二铁磁层84的磁化相反指向时较小的电阻。

为了放大第一和第二导线的写入电流的垂直分量，并放大由此产生的在存储单元处的方位磁场，为了节省光刻的结构化平面和为了磁致元件的可靠的侧向绝缘，可以实现依靠图6到19描述的工艺流程的下述工艺修改方案：

第二SiO₂层64以更大的厚度(例如厚2倍)淀积。由此形成更深的沟槽62’，并在CMP工艺后相应地形成更厚的第一导线下段67。通过铜的湿化学反蚀刻(例如用铵-过硫酸盐(NH₄)₂S₂O₆使这个段的表面下沉到第二SiO₂层64的表面之下，使沟槽64只局部(例如到一半)填充。随即淀积第二Si₃N₄层69和第三SiO₂层610。进行下一批工艺步骤直到完成第一导线的上段613为止基本上不变。

在磁致电阻元件621结构化后，其中该元件的环形结构借助自对准间隔垫产生，第四SiO₂层622通过各向异性RIE工艺(例如在应用含C和F的蚀刻气体)如此反蚀刻，以致磁致电阻元件621通过SiO₂间隔垫侧向绝缘。随后尽可能保形地淀积第三Si₃N₄层623。不对该层结构化，为第二导线的下段淀积第五SiO₂层625，并通过简短的CMP工艺平面化。然后第五SiO₂层625对第三Si₃N₄层623和该层对第四SiO₂层622的SiO₂间隔垫选择性地结构化。

所有其它工艺步骤如已描述那样进行，其中第二导线的写电流的垂直分量类似于对第一导线进行放大。

Claims (15)

1.存储单元装置，

—包含在层平面内具有环形截面和垂直于层平面彼此重叠的层元的至少一只磁致电阻元件，

—包含至少一条第一导线和至少一条第二导线，

—其中，第一导线与第二导线交叉，磁致电阻元件安排在第一导线和第二导线之间的交叉区域内，

—其中，在交叉区内有关层平面的第一导线和第二导线安排在磁致电阻元件的不同侧面上，

—其中，第一导线和/或第二导线至少具有第一导线部分，其内平行于层平面指向的电流分量占优势，并具有第二导线部分，其内垂直于层平面指向的电流分量占优势。

2.根据权利要求1所述的存储单元装置，

—其中，第一和/或第二导线的第一导线部分各对层平面平行走向，

—其中，第一和/或第二导线的第二导线部分各在第一导线和第二导线之间的交叉区内对一个平行于层平面的平面交叉。

3.根据权利要求1或2所述的存储单元装置，

其中，第二导线部分总是基本上垂直于层平面延伸。

4.根据权利要求1到3之一所述的存储单元装置，

其中，第一导线和第二导线各自具有至少一个第一导线部分和一个第二导线部分，其内一个平行于层平面指向的电流分量占优势或垂直层平面的电流分量占优势。

5.根据权利要求1到4之一所述的存储单元装置，

其中，磁致电阻元件连接在第一导线和第二导线之间。

6.根据权利要求1到5之一所述的存储单元装置，

其中，磁致电阻元件各自具有至少一个第一铁磁层元，一个非磁性层元和一个第二铁磁层元，其中非磁层元安排在第一铁磁层元和第二铁磁层元之间。

7.根据权利要求6所述的存储单元装置，

—其中，第一和第二铁磁层元包含Fe、Ni、Co、Cr、Mn、Bi、Gd和/或Dy，

—其中，垂直于层平面的第一和第二铁磁层元具有厚度在2nm和20nm之间，

一其中，非磁性层元包含Al₂O₃，NiO，HfO₂，TiO₂，NbO，SiO₂，Cu，Au，Ag和/或Al，并且垂直于层平面的厚度在1nm和5nm之间，

—其中，平行于层平面的第一铁磁层元、第二铁磁层元和非磁性层元具有尺寸在50nm和1000nm之间。

8.根据权利要求1到7之一所述的存储单元装置，

—其中，提供矩阵状安排的大量同类磁致电阻元件，

—其中，安排大量同类第一导线和同类第二导线

—其中，第一导线和第二导线彼此交叉，

—其中，在导线之一第一和第二导线之一的交叉区域内各安排磁致电阻之一，

—其中，第一和/或第二导线各自交替地具有其内平行于层平面指向的电流分量占优势的第一导线部分和其内垂直于层平面指向的电流分量占优势的第二导线部分。

9.根据权利要求8所述的存储单元装置，

—其中，第一导线之一和/或第二导线之一的第一和第二导线部分是如此安排的，使得在平行于层平面的平面内的有关导线具有带形截面。

10.根据权利要求9所述的存储单元装置，

—其中，磁致电阻元件安排在行和列内，其中行、列方向展开层平面，

—其中，第一导线之一的第一导线部分在层平面上的投影各安排在行之一的相邻的磁致电阻元件之间，其中，对在相邻磁致电阻元件之间连接线的投影侧向移位地安排，

—其中，第二导线之一的第一导线部分在层平面上的投影各安排在列之一的相邻磁致电阻元件之间，其中，对在相邻磁致电阻元件之间连接线的投影侧向移位地安排，

—其中，沿着导线之一的相邻第一导线部分的层平面上的投影对有关连接线向相反一侧移位地安排。

11.存储单元装置的制法，

—其中，第一导线在衬底的主面上产生，

—其中，通过第一铁磁层、非磁性层和第二铁磁层的淀积和结构化形成在层平面具有环形截面的磁致电阻元件，

—其中，产生对第一导线如此交叉的第二导线，使得磁致电阻元件安排在交叉区内，

—其中，如此产生第一和/或第二导线，它们具有在平行于层平面指向的电流分量占优势的至少一个第一导线部分和在垂直于层平面指向的电流分量占优势的至少一个第二导线部分。

12.根据权利要求11所述的方法，

其中，间隔垫形掩模用于第一铁磁层、非磁性层和第二铁磁层的结构化。

13.根据权利要求11或12所述的方法，

—其中，为了形成第一导线淀积和结构化第一导电层，由此形成第一导线下区，并在存储单元装置外围形成第一金属化平面，

—其中，淀积和结构化第二导电层，由此形成第一导线的上区，并在外围形成第一接触点，

—其中，为了形成第二导线，淀积和结构化第三导电层，由此形成第二导线的下区，并在外围形成第二金属化平面，

—其中，淀积和结构化第四导电层，由此形成第二导线的上区，并在外围形成第二接触点。

14.根据权利要求13所述的方法，

—其中，在淀积第一导电层之前，淀积第一绝缘层，并借助光刻工艺步骤如此结构化，使它在随后应制造的第一金属化平面和第一导线的下区的区域内去除，

—其中，第一导电层通过平面化的蚀刻法结构化，

—其中，在第二导电层淀积前，淀积第二绝缘层，并借助光刻工艺步骤如此结构化，使它在随后应制造的第一接触点和第一导线的上区的区域内去除，

—其中，第二导电层通过平面化蚀刻法结构化，

—其中，在第三导电层淀积前，淀积第三绝缘层，并借助光刻工艺步骤如此结构化，使它在随后应制造的第二金属化平面和第二导线下区的区域内去除，

—其中，第三导电层通过平面化蚀刻法结构化，

—其中，在第四导电层淀积前，淀积第四绝缘层，并借助光刻工艺步骤如此结构化，使它在随后应制造的第二接触点和第二导线上区的区域内去除，

—其中，第二导电层通过平面化的蚀刻法结构化。

15.根据权利要求13或14所述的方法，

其中，在完成第二导线和在淀积和结构化第五导电层后，在外围区形成第三金属化平面。

Images