CN1339162A - 写入禁止电路,使用了该电路的半导体集成电路,具有该半导体集成电路的墨水匣以及喷墨记录装置 - Google Patents

Abstract

在把数据写入请求信号WR作为输入,根据输出的写入控制信号WRITE禁止数据写入的写入禁止电路中,抑制芯片面积的同时减小动作电流。在电流镜电路CM中,通过把基准电流Iref与在N晶体管T3的源－漏间流过的电流ID进行比较,能够检测高电位电源VDD中的电压值。即,在高电位电源VDD的电压值充分高时,写入请求信号WR直接作为写入控制信号输出。另一方面,如果高电位电源VDD的电压值由于某种原因下降,则通过作为基准电压源的晶体管T6和缓冲门B2,与写入请求信号WR是“H”还是“L”无关,写入控制信号都成为“L”。即,在电源电压降低了时,由于不能够进行基于写入请求信号WR的写入,因此能够防止误写入。

Description

写入禁止电路，使用了该电路的半导体集成电路， 具有该半导体集成电路的墨水匣以及喷墨记录装置

技术领域

本发明涉及内部安装了非易失性存储器的半导体集成电路中所使用的写入禁止电路，具有该半导体集成电路的墨水匣以及安装了该墨水匣的喷墨记录装置。

背景技术

在半导体集成电路内部安装的非易失性存储器中写入所希望的数据时，在由于某种原因电源电压降低的情况下，有时将进行误写入。为了防止这样的误写入，有时在半导体集成电路内设置写入禁止电路。

第13图是示出在半导体集成电路内部安装的写入禁止电路一例的框图。该图中，写入禁止电路100构成为包括电阻阵列101，运算放大器102，偏置电路103，逻辑门104，基准电压源105。

电阻阵列101由串联连接的电阻R1以及R2构成。电阻R1的一端连接高电位电源VDD。电阻R2的另一端连接低电位电源VSS。而且，通过把电阻R1以及电阻R2的连接点连接在晶体管Q2的栅极上，在晶体管Q2的栅极上加入根据电阻R1与电阻R2的电阻比分压了的电压。

运算放大器102通过把串联连接的晶体管Q1、Q2与晶体管Q3、Q4相互并联连接而构成。晶体管Q1以及Q3的栅极之间共同连接的同时，连接到晶体管Q1以及晶体管Q2的连接点上。而且，晶体管Q3以及晶体管Q4的连接点作为输出端连接下一级晶体管Q6的栅极。另外，在晶体管Q4的栅极上从基准电压源105加入基准电压Vref。

偏置电路103设置在运算放大器102的低电位侧连接端(晶体管Q2与Q4的连接点)与低电位电源VSS之间，由在栅极上加入预定电位的电源电压Vref的晶体管Q5，与晶体管Q5的反向栅极共同连接的晶体管Q7构成。

逻辑门104由或门G11构成。或门G11在其一个输入端输入写入请求信号WR的反相信号。与此同时，或门G11的另一个输入端连接晶体管Q6和晶体管Q7的连接点，因此输入其连接点的电位，输出这些输入的逻辑和的反相信号。

在以上的结构中，当高电位电源VDD的电压值比基准电压源105的基准电压Vref充分高时，运算放大器102的输出成为“L”，晶体管Q6成为关断状态。于是，在或门G11的另一个输入端中加入“L”，写入请求信号WR直接作为写入控制信号WRITE输出。

另一方面，当高电位电源VDD的电压值由于某种原因下降，由电阻阵列101分压的加入到晶体管Q2的电压低于基准电压源105的基准电压Vref时，运算放大器102输出成为“H”，晶体管Q6成为导通状态。

于是，由于在或门G11的另一个输入端加入“H”，因此无论写入请求信号WR是“H”还是“L”，写入控制信号WRITE都成为“L”。即，在电源电压降低了的情况下，由于不能够进行基于写入请求信号WR的写入，因此能够防止误写入。

该写入禁止电路100由于使用运算放大器102，因此检测精度比较高。但是其反面，在写入禁止电路100中具有以下的缺点。即，在写入禁止电路100中，除去运算放大器102以外，需要设置电阻阵列101，偏置电路103，逻辑门104，基准电压源105。这些电路中，特别是由于电阻阵列101、逻辑门104、基准电压源105电路规模大，如果把它们搭载到半导体集成电路中，则存在增大芯片面积的缺点。

另外，为了使写入禁止电路100进行动作，必须通过偏置电路103在运算放大器102中长时流过电流。因此，存在着动作电流增大，功耗增大的同时，增大发热量的缺点。

本发明是为解决以往技术的缺点而产生的，其目的在于提供抑制芯片面积的同时，减少了功耗的写入禁止电路，使用了该写入禁止电路的半导体集成电路，具有该半导体集成电路的墨水匣以及喷墨记录装置。

发明的公开

本发明的禁止电路是把数据写入请求信号作为输入，通过输出的写入控制信号禁止上述数据的写入的写入禁止电路，其特征在于包括电流镜电路，该电流镜电路由包括成为基准电流源的耗尽型晶体管的多个晶体管在高电位电源与低电位电源之间串联连接构成的第1晶体管列与多个晶体管串联连接在上述高电位电源与上述低电位电源之间，并且流过对应于上述数据写入请求信号的电流的第2晶体管列并联连接构成，导出基于上述基准电流源的基准电流与对应于上述输入信号的电流的比较结果的输出，在上述高电位电源的电压降低时导出对应于基于上述基准电流源的电流的输出。上述第2晶体管列由连接在上述高电位电源并且根据上述数据写入请求信号成为导通状态的第1晶体管，使得与经过该第1晶体管流过的电流相等的电流流过上述第1晶体管列的第2晶体管，与上述第1晶体管同时成为导通状态并且形成向上述低电位电源的电流路径的第3晶体管串联连接构成，

上述第1晶体管列由连接在上述高电位电源并且根据上述数据写入请求信号成为导通状态的第4晶体管，具有与上述第2晶体管的栅极端子共同连接的栅极端子的第5晶体管，作为上述耗尽型晶体管的第6晶体管串联连接构成，

从上述第5晶体管与第6晶体管的连接点输出上述写入控制信号。

本发明的半导体集成电路的特征在于包括上述写入禁止电路；在被指定的地址中存储数据的存储器单元；顺序生成对于上述存储器单元指定的地址的地址生成电路，根据从上述写入禁止电路输出的写入控制信号禁止对于上述存储器单元的上述数据的写入。另外，还包括控制装置，该控制装置进行控制使得转移到比进行通常动作的通常动作模式耗电低的低功耗模式，还可以安装墨水匣，并且响应使用了上述墨水匣的打印动作的结束，转移到上述低功耗模式。另外，也可以在由上述控制装置进行的向低功耗模式的转移时把上述地址初始化。

在通过上述控制装置转移的低功耗模式中，使生成用于读出由上述存储装置存储的数据的信号的读出放大器，用于指定上述存储装置中的地址的地址解码器，在从上述存储装置输出被读出的数据时使用的缓冲器以及锁存从上述存储装置读出的数据的锁存电路等内部电路的动作停止。

还可以根据输入到共同的外部端子的控制信号进行向基于上述控制装置的低功耗模式的转移以及由上述地址生成装置生成的地址的初始化。另外，共同的外部端子例如是芯片选择端子。

本发明的墨水匣的特征在于具有上述的半导体集成电路，至少存储墨水余量。

本发明的喷墨记录装置的特征在于具有上述的墨水匣，使用从该墨水匣供给的墨水打印所希望的图像信息。

附图的简单说明

第1图是示出本实施形态的写入禁止电路一例的电路图。

第2图是用于说明包含第1图的写入禁止电路的半导体集成电路的内部构造的功能框图。

第3图是用于说明其它的半导体集成电路的内部构造的功能框图。

第4图是示出在第3图的半导体集成电路中所使用的写入禁止电路一例的电路图。

第5图是用于说明对半导体集成电路的读出动作的时序图。

第6图是用于说明来自半导体集成电路的写入动作等的时序图。

第7图示出安装了本实施例所示的半导体集成电路的电路基板。

第8图示出把第7图所示的电路基板安装在墨水匣中的状态。

第9图示出安装了第8图所示的墨水匣的喷墨打印机的概观。

第10图示出第9图所示的滑架的构造。

第11图示出在托架上安装墨水匣以前的状态。

第12图示出在托架上安装墨水匣时的状态。

第13图是示出以往的写入禁止电路一例的框图。

用于实施发明的最佳形态

下面，参照附图说明本发明的本实施形态。另外，在以下的说明中所参考的各图中，与其它图相同的部分用相同的符号表示。

第1图是示出本实施形态的写入禁止电路结构的电路图。该图中，写入禁止电路10构成为包括缓冲门B1，电流镜电路CM，缓冲门B2。电流镜电路CM构成为包括由晶体管T1～T3组成的第1晶体管列，由晶体管T4～T6组成的第2晶体管列。

这里，晶体管T1～T5是在栅-源间加入阈值以上的电压后，在源-漏间形成通道，流过电流的增强(enhancement)型晶体管。另一方面，晶体管T6是即使在栅极电压为0时也在源-漏间流过电流的耗尽(depletion)型晶体管。

缓冲门B1以写入请求信号WR为输入，把其反相放大后输出。该缓冲门B1的输出端连接晶体管T1的栅极。缓冲门B2把来自电流镜电路的输出反相放大，作为写入控制信号输出。

电流镜电路CM通过在高电位电源VDD与低电位电源VSS之间，把顺序串联连接P沟道MOS晶体管(以下，称为P晶体管)T1、P晶体管T2、N沟道MOS晶体管(以下，称为N晶体管)T3构成的第1晶体管列，顺序串联连接P晶体管T4，P晶体管T5，N晶体管T6构成的第2晶体管列并联连接而构成。

P晶体管T1的栅极与缓冲门B1的输出端连接。进而晶体管T1的栅极还连接P晶体管P4的栅极。另外，P晶体管T2的栅极连接P晶体管T5的栅极，其连接端还连接在与N晶体管T3的连接点上。

N晶体管T3的栅极连接输入写入请求信号WR的信号线。P晶体管T5与N晶体管T6的连接点成为电流镜电路CM的输出端，该输出端与缓冲门B2的输入端连接。构成为在N晶体管T6的栅极上，加入预定电位的低电位电压，在N晶体管T6中流过基准电流Iref。这种情况下，通过把N晶体管T6取为耗尽型，构成为即使在通常状态下也流过基准电流Iref。

如以上那样，该写入禁止电路是以数据写入请求信号WR为输入，通过输出的写入控制信号WRITE禁止数据的写入的写入禁止电路。该写入禁止电路构成为包括电流镜电路CM，其中，该电流镜电路CM由包括作为基准电流源的耗尽型晶体管的多个晶体管串联连接在高电位电源VDD与低电位电源VSS之间构成的第1晶体管列，多个晶体管串联连接在高电位电源VDD与低电位电源VSS之间构成的，流过与数据写入请求信号WR对应的电流的第2晶体管列并联连接而构成。而且，进行动作使得导出根据基准电流Iref与对应于输入信号的电流ID的比较结果的输出(写入控制信号WRITE)，并且在高电位电源VDD的电压降低时导出对应于基准电流Iref的输出。

这里，上述第2晶体管列由连接在上述高电位电源VDD并且根据上述数据写入请求信号WR成为导通状态的晶体管T1，使得与经过该晶体管T1流过的电流相等的电流流过上述第1晶体管列的晶体管T2，与晶体管T2同时成为导通状态并且形成向上述低电位电源VSS的电流路径的晶体管T3串联连接构成。另外，上述第1晶体管列由连接在上述高电位电源VDD并且根据上述数据写入请求信号WR成为导通状态的晶体管T4，具有与晶体管T2的栅极端子共同连接的栅极端子的晶体管T5，作为耗尽型晶体管的晶体管T6串联连接构成。而且从晶体管T5与晶体管T6的连接点输出上述写入控制信号WRITE。

在以上的结构中，在电流镜电路CM中，通过把基准电流Iref与在N晶体管T3的源-漏间流过的电流ID进行比较，能够检测高电位电源VDD的电压值。即，在高电位电源VDD的电压值充分高时，写入请求信号WR直接作为写入控制信号输出。即，如果写入请求信号WR是“L”则写入控制信号成为“L”，如果写入请求信号WR是“H”则写入控制信号成为“H”。

另一方面，如果高电位电源VDD的电压值因某种原因下降，则通过构成基准电流源的晶体管T6和缓冲门B2，与写入请求信号WR是“H”还是“L”无关，写入控制信号都成为“L”。即，在电源电压降低时，由于不能够进行基于写入请求信号WR的写入，因此能够防止误写入。

即本电路把要测定的电压电流与基准电流进行比较，根据其差电流进行电压检测，在电压检测值是预定的电压值以下时禁止数据的写入。另外，构成本电路的各个晶体管全部是MOS晶体管，因此可知能够容易地由通常的半导体制造工艺形成。

以上的基本动作虽然与第9图的情况相同，但是在本实施例中，通过使用电流镜电路CM把由基准电压源产生的基准电流Iref与电流ID进行比较，能够把电压检测与写入禁止电路一体化，因此能够减小电路规模。另外由于不使用运算放大器或者分压电阻，因此能够抑制消耗电流，能够抑制发热。

第2图是用于说明使用了上述第1图的写入禁止电路的半导体集成电路的内部结构的功能框图。

如该图所示，半导体集成电路1构成为包括进行计数动作的地址计数器2，把地址计数器2的计数值解码生成地址的行解码器3以及列解码器4，存储数据的存储器单元阵列5，根据对于存储器单元阵列5的写入或者读出控制锁存电路7的写/读控制电路6，由写/读控制电路6控制锁存状态或者通过状态的锁存电路7，控制向存储器单元阵列5的数据的输入输出的输入输出控制电路8，与门G1～G3，写入禁止电路10。另外，在半导体集成电路1中设置着外部端子P1～P6。

地址计数器2根据从外部端子P1输入的芯片选择输入信号CS的反相信号，计数值被初始化(复位)为预定值。另外，该地址计数器2根据从与门G1输入的信号生成更新了的地址数据。该生成的地址数据输入到行解码器3以及列解码器4中。

列解码器4根据从地址计数器2输入的地址数据，选择存储器单元阵列5中所希望的纵列存储器单元。同样，行解码器3根据从地址计数器2输入的地址数据，选择存储器单元阵列5中所希望的横列存储器。

存储器单元阵列5网格形配置多个存储器单元。各个存储器单元根据来自行解码器3的选择信号成为导通状态，根据来自列解码器4的选择信号成为能够读出存储在存储器单元中的信息的状态。存储器单元阵列5假设由非易失性的存储器单元构成。

写/读控制电路6根据从外部端子P1输入的芯片选择控制信号CS以及从与门G2、G3输出的信号，对于存储器单元阵列5决定是进行写入还是进行读出。写/读控制电路6经过与门G4向锁存电路7输出控制信号。在与门G4的一个输入中输入待机信号STB5。从而，在待机信号STB5是低电平时与门G4的输出成为低电平，是高电平时与门G4的输出成为与写/读控制电路6的输出信号相同。

锁存电路7根据来自写/读控制电路6的控制信号，把从输入输出控制电路8输出的存储器单元阵列5的读出数据保持了预定时间以后输出到外部端子P6。该锁存电路7根据写/读控制电路6的输出，进行锁存动作以及通过动作的某一种。写/读控制电路6的输出为低电平时锁存电路7进行锁存动作，写/读控制电路6的输出为高电平时锁存电路7进行通过动作。锁存动作是维持输出状态的动作。通过动作是把输入信号直接作为输出信号发送的动作。

输入输出控制电路8把从外部端子P6输入的数据写入到存储器单元阵列5，或者反之，把从存储器单元阵列5读出的数据经过锁存电路7输出到外部端子P6。

与门G1把成为从外部端子P1输入的芯片选择控制信号CS与从外部端子P2输入的时钟输入信号CK的逻辑积的信号输出到地址计数器2以及与门G2、G3。

与门G2输出成为来自与门G1的输出信号与来自外部端子P3的写/读输入信号W/R的逻辑积的信号。该信号是上述的写入请求信号WR。该写入请求信号WR输入到写/读控制电路6。另外，写入请求信号WR经过写入禁止电路10作为写入控制信号输入到输入输出控制电路8。另一方面，与门G3把成为来自与门G1的输出信号与来自外部端子P3的写/读输入信号W/R的反相信号的逻辑积的信号输出到写/读控制电路6。

具体地讲，当来自与门G1的输入信号是“L”时，与门G2、G3的输出都成为“L”。另一方面，当来自与门G1的输入信号是“H”时，如果写/读输入信号W/R是“H”，则与门G2的输出成为“H”，与门G3的输出成为“L”。反之，如果写/读输入信号W/R是“L”，则与门G2的输出成为“L”，与门G3的输出成为“H”。这样，在与门G2、G3中即使写/读输入信号W/R发生变化，其输出也不会不稳定。

外部端子P1是用于输入成为同时存在多个设备时特定设备的选择及地址计数器2的初始化以及动作模式转移的控制信号的芯片选择输入信号CS的端子。即，本实施例中的外部端子P1成为兼做地址计数器的初始化用控制端子以及动作模式控制端子的端子。

外部端子P2是用于输入成为半导体集成电路1进行动作的基准时钟输入信号CK的端子。外部端子P3是用于输入对于半导体集成电路1内部安装的存储器单元阵列5的访问动作的写/读输入信号W/R的端子。

外部端子P4、P5是用于加入半导体集成电路1进行动作的高电位电源VDD，低电位电源VSS的动作电压的输入端子。外部端子P6是用于对半导体集成电路1内部安装的存储器单元阵列5，输入实际上要写入的数据或者输出从存储器单元阵列5读出的数据的输入输出端子。

在这样的结构中，当高电位电源VDD的电压电平是正常时，如上述那样不进行由写入禁止电路所进行的写入禁止。从而，在这种情况下，写入请求信号WR直接作为写入控制信号WRITE输出，进行预定数据的写入。

另一方面，当高电位电源VDD的电压电平降低时，无论写入请求信号WR是“H”还是“L”，都能够把写入控制信号WRITE置为“L”。由此，能够禁止误写入。

而为了进一步减少功耗，有时采用第3图所示的半导体集成电路1。在该图所示的半导体集成电路1中，通过添加与门等，根据其输出使内部电路的动作停止，谋求降低功耗。在该图中，半导体集成电路1是在第2图的结构上添加了与门G4～G7，由写/读控制电路6控制允许状态或者高阻状态(Hi-Z)的缓冲器B，电压检测电路9，反相器INV的结构。

在行解码器3的各输出线上分别设置与门G6，在各与门G6的一个输入端输入待机信号STB4。因此，在待机信号STB4是低电平时，不选择存储器单元阵列5中的横列存储器单元。

写/读控制电路6经过与门G4向锁存电路7输出控制信号。在与门G4的一个输入端输入待机信号STB5。从而，在待机信号STB5是低电平时与门G4的输出成为低电平，是高电平时与门G4的输出成为与写/读控制电路6的输出信号相同。

锁存电路7根据与门G4的输出，进行锁存动作以及通过动作的某一种。在与门G4的输出是低电平时锁存电路7进行锁存动作，在与门G4的输出是高电平时锁存电路7进行通过动作。

在锁存电路7的输出与外部端子P6之间设置缓冲器B。该缓冲器B根据把待机信号STB3和写/读控制电路6的控制信号作为输入的与门G5的输出，成为允许状态或者高阻状态。待机信号STB3的输出是低电平时与门G5的输出成为低电平，是高电平时与门G5的输出成为与写/读控制电路6的输出信号相同。在与门G5的输出是高电平而且缓冲器B是允许状态时，从外部端子P6导出锁存电路7的输出。另一方面，在缓冲器B是高阻状态时，提供到外部端子P6的信号输入到输入输出控制电路8。

输入输出控制电路8构成为包括根据待机信号STB2进行动作的读出放大器81，根据写入禁止电路10的输出以及输入输出信号I/O进行对于存储器单元阵列5的写入的写入电路9。

写入禁止电路10具有根据写入请求信号WR和待机信号STB1的电压电平控制输入输出电路8内的写入电路9的功能。把该半导体集成电路搭载到墨水匣上时，写入到存储器单元阵列5中的数据例如是墨水余量。通过预先写入墨水余量，能够始终监视墨水余量。

上述的各个待机信号STB1～STB5由与门G7以及反相器INV生成。待机信号STB1由输出待机信号STB0与写/读输入信号W/R的逻辑积的与门G7生成。另外，待机信号STB2、STB3、STB5由反相输出写/读输入信号W/R的反相器生成。另外，待机信号STB0直接成为待机信号STB4。

在该第3图所示的半导体集成电路中，还能够把写入禁止电路10的内部结构取为第4图所示的结构。如果参考该图，则代替把写入请求信号WR输入到缓冲门B1，在缓冲门B1中输入待机信号STB1。在这样的结构中也与上述的第1图时相同，在高电位电源的电压电平降低时，无论写入请求信号WR是“H”还是“L”，都能够把写入控制信号置为“L”。由此，能够防止误写入。

其次，参照第5图以及第6图说明第3图所示的半导体集成电路的动作。

第5图是用于说明对半导体集成电路的读出动作的时序图。在该图中示出第1图中的芯片选择控制信号CS，写/读输入信号W/R，时钟CLOCK，地址计数器2的计数值，外部端子P6中的输入输出信号I/O。在对于存储器单元阵列5进行读出时，首先，在外部端子P1上加入“L”，把地址计数器2初始化。然后，在外部端子P1上加入“H”，从外部端子P2输入作为目标的读出开始地址部分的时钟脉冲。该时钟脉冲的输入过程中，作为写/读输入信号W/R从外部端子P3加入指定读出的“L”。

对应于地址的数据在时钟输入信号CK成为“L”的期间从外部端子P6输出。由于在上升沿锁存在锁存电路7内，因此在时钟输入信号CK成为“H”期间保持该值。如果下降则地址加1，下一个地址数据从外部端子P6输出。

第6图是用于说明来自半导体集成电路的写入动作等的时序图。该图中除去示出芯片选择控制信号CS，写/读输入信号W/R，时钟CLOCK，地址计数器2的计数值，外部端子P6中的输入输出信号I/O以外，还示出待机信号STB1～STB5。在对于存储器单元阵列5进行写入时，首先，在读出模式，即，写/读输入信号W/R为“L”的状态下，在外部端子P1上加入“L”，把地址计数器2初始化。然后，在外部端子P1上加入“H”，从外部端子P2输入作为目标的写入开始地址部分的时钟脉冲。然后，在写入动作期间，作为写/读输入信号W/R，从外部端子P3加入指定写入的“H”。

其次，说明对于半导体集成电路1指示存储器初始化以及动作模式转移时的顺序。如上述那样，如果在外部端子P1上加入“L”，则进行地址计数器2的初始化。这是半导体集成电路1初始化时所必需的手续，在存储器阵列单元5以外的写/读控制电路6等中也相同。这时，缓冲器B的输出成为H状态，外部端子P6成为开放(高阻)状态。

另外，如果结束由喷墨记录装置进行的打印，则在外部端子P1上加入“L”。于是，用于动作模式转移的待机信号STBO也成为“L”，半导体集成电路1的动作模式成为备用模式。如果半导体集成电路1的动作模式成为备用模式，则使电流恒定流过的部分停止，谋求降低消耗电流。具体地讲，例如，设置在输入输出控制电路8内的读出放大器81一般由电流镜电路构成，该读出放大器81需要常时流过电流。从而，为了抑制功耗，在处于备用模式时，根据待机信号STB2，断开供给到输入输出控制电路8的电源电压。同样，根据待机信号STB1，由电流镜电路构成的电压检测电路9也被断开。

进而，用待机信号STB3使作为其它内部电路的缓冲器B成为高阻状态。另外，用待机信号STB5把锁存电路7控制为锁存状态。进而，用待机信号STB4阻止由行解码器3进行的地址指定。

这样，在本实施例中，当芯片选择输入信号CS为“L”时，即，外部端子P1是非选择状态时，把地址计数器2初始化的同时，半导体集成电路1成为备用模式。这些指示由于用来自成为兼用端子的外部端子P1的输入进行控制，因此具备存储器初始化功能和向备用模式的转移功能，同时能够谋求减少外部端子。另外，由于用兼用端子把存储器初始化用控制端子以及动作模式控制端子一体化，由此还将简化其控制。

另外，电路块的初始化以及动作模式转移的功能也可以构成为在来自外部端子P1的输入与来自其它端子的输入的逻辑输出处于非选择状态时，把地址计数器2初始化的同时，半导体集成电路1成为备用模式。

第7图(a)至(e)示出安装了本实施例的半导体集成电路的电路基板。如该图(a)所示，电路基板11在其表面一侧形成接点12。这些接点12假设与上述外部端子P1～P6相连接。另外，如该图(b)所示，在电路基板11的背面一侧安装着半导体集成电路1。

如该图(c)所示，电路基板11是大致长方形的平板形状。在该电路基板11上设置切口11a以及孔11b。这些切口和孔在向后述的墨水匣安装时用于电路基板11的定位。另外，如该图(d)所示，在设置于电路基本11的各接点12的表面上，还设置凹槽12a。通过设置该凹槽12a，如该图(e)所示，能够使与设置在后述的墨水匣上的接点29的电接触状态良好。

第8图(a)，(b)示出把第4图所示的电路基板安装到墨水匣上的状态。在该图(a)中，示出在收入黑墨水的黑墨水匣20中安装了电路基板11的状态。黑墨水匣20在几乎形成为长方体的容器21中收容含浸了黑墨水的多孔体(未图示)，用盖体23把上表面密封。在容器21的底面上在安装到托架上时在与供墨针相对位置形成供墨口24。另外，在供墨口侧的垂直壁25的上端，一体地形成嵌合在本体一侧的杆的凸起上的伸出部分26。该伸出部分26分别形成在壁25的两侧的同时具有凸缘26a。进而在下表面与壁25之间形成三角形的凸缘27。

在垂直壁25的供墨口形成一侧，安装着电路基板11。电路基板11在与本体的接点相对的面上具有多个接点，在其背面安装着存储元件。进而，在垂直壁25上形成用于电路基本11定位的凸起25a、25b，伸出部分25c、25d。

另一方面，在该图(b)中，示出在收容了彩色墨水的彩色墨水甲30中安装了电路基板11的状态。彩色墨水匣30在几乎形成为长方体的容器31中收容含浸了墨水的多孔体(未图示)，用盖体33把上表面密封。在容器31的内部，区划形成分别单独收容5种颜色的彩色墨水的5个墨水收容部分。在容器31的底面上，在安装到托架上时在与供墨针相对的位置根据各墨水颜色形成供墨口34。另外，在供墨口侧的垂直壁35的上端，一体地形成嵌合在本体侧的杆的凸起上的伸出部分36。该伸出部分36单独形成在壁35两侧的同时具有凸缘36a。进而在上表面与壁35之间形成三角形的凸缘37。另外，容器31具有防误插入用的凹槽39。

在垂直壁35的供墨口形成侧，形成凹槽38使得位于各个匣30的宽度方向的中心，在这里安装着电路基板11。电路基板11在与本体的接点相对的面上具有多个接点，在其背面安装着存储元件。进而，在垂直壁35上形成着用于电路基板11定位的凸起35a、35b，伸出部分35c、35d。

第9图示出安装了第8图所示的墨水匣的喷墨打印机(喷墨记录装置)的大致外观。在该图中，在经过牙轮皮带41连接着驱动马达42滑架43上，形成着分别放置第8图(a)所示的黑墨水匣20以及第8图(b)所示的彩色墨水匣30的托架44。另外，在滑架43的上表面位置设置着从各个墨水匣20、30接受墨水供给的记录头45。

与记录头45连通的供墨针46、47垂直立设在滑架43的底面上，并且位于装置的背面一侧，即位于牙轮皮带41一侧。

第10图示出第9图所示的滑架的构造。如该图所示，形成托架44的垂直壁中，在供墨针46、47的附近一侧相对的垂直壁48的上端，安装着以支轴49、50为支点自由旋转运动的杆51、5。

位于杆51、52的自由端一侧的壁53具有底面一侧倾斜地截断的斜面部分。另外，在垂直壁48上设置着接点机构54、55。接点机构54、55在安装了墨水匣的状态中，与设置在上述的电路基板11的接点电连接。由此，能够利用墨水匣内的墨水进行喷墨记录。

进而，在托架44的垂直壁48上安装着底盘56。而且，在底盘56的背面安装着电路基板57。该电路基板57由于与接点机构54、55电连接，因此安装在墨水匣上的电路基板11与电路基板57电连接。

第11图示出在托架上安装墨水匣之前的状态，第12图(a)～(c)示出在托架上安装墨水匣时的状态。如第11图所示，在托架44上插入了墨水匣20的状态下，如果关闭杆51，则墨水匣20渐渐第1被压降箭头Y的方向。这时，从第12图(a)所示的状态向第12图(c)所示的状态转移，供墨针46插入到墨水匣20内。在供墨针46插入墨水匣20内，墨水匣20对于托架44成为完全安装的状态，即第12图(c)所示的状态下，从墨水匣20供给墨水。

在该第12图(c)所示的状态中，设置在电路基板11的接点12与设置在托架44侧的电路基板57的接点29电连接。由此，喷墨打印机能够对于半导体集成电路1自由地进行数据的读写。具体地讲，在打印机的电源接通时在外部端子P1上加入“L”，在希望进行读写动作时加入“H”。由此，能够使逻辑更简单，而且能够对减小芯片面积有所贡献。

产业上的可用性

如以上所说明的那样，如果使用本实施形态的写入禁止电路，则虽然与使用了运算放大器的情况相比较检测精度有所恶化，然而电路规模减小，而且能够降低功耗，因此最适于搭载到墨水匣等大批量的产品中。

而且，通过在墨水匣中使用搭载了写入禁止电路的半导体集成电路，响应使用了该墨水匣的打印机动作的结束转移到低功耗模式，因此能够不对通常动作产生影响而使动作模式进行转移。在低功耗模式下，通过把指定的地址初始化，能够谋求降低功耗。而且，在低功耗模式下，通过使生成用于读出被存储的数据的信号的读出放大器、用于指定地址的地址解码器、在读出被读出的数据时所使用的缓冲器、锁存被读出的数据的锁存器等内部电路的动作停止，能够进一步降低功耗。

另外，通过使得用于指示芯片选择功能、电路块的初始化功能以及向备用模式的转移功能的端子共用，能够实现减少了外部端子的半导体集成电路。

进而，通过至少存储墨水匣的墨水余量，能够始终监视墨水余量。

Claims (14)

1.一种写入禁止电路，该写入禁止电路把数据写入请求信号作为输入，通过输出的写入控制信号禁止上述数据的写入，其特征在于：

包括电流镜电路，该电流镜电路由包括成为基准电流源的耗尽型晶体管的多个晶体管在高电位电源与低电位电源之间串联连接构成的第1晶体管列与多个晶体管串联连接在上述高电位电源与上述低电位电源之间，并且流过对应于上述数据写入请求信号的电流的第2晶体管列并联连接构成，导出基于上述基准电流源的基准电流与对应于上述输入信号的电流的比较结果的输出，在上述高电位电源的电压降低时导出对应于基于上述基准电流源的电流的输出。

2.如权利要求1中所述的写入禁止电路，其特征在于：

上述第2晶体管列由连接在上述高电位电源并且根据上述数据写入请求信号成为导通状态的第1晶体管，使得与经过上述第1晶体管流过的电流相等的电流流过上述第1晶体管列的第2晶体管，与上述第1晶体管同时成为导通状态并且形成向上述低电位电源的电流路径的第3晶体管串联连接构成，

上述第1晶体管列由连接在上述高电位电源并且根据上述数据写入请求信号成为导通状态的第4晶体管，具有与上述第2晶体管的栅极端子共同连接的栅极端子的第5晶体管，作为上述耗尽型晶体管的第6晶体管串联连接构成，

从上述第5晶体管与第6晶体管的连接点输出上述写入控制信号。

3.一种半导体集成电路，其特征在于：

包括

权利要求1或者权利要求2中所述的写入禁止电路；在指定的地址存储数据的存储单元；对于上述存储单元顺序生成指定地址的地址生成电路，根据从上述写入禁止电路输出的写入控制信号禁止对于上述存储单元的上述数据的写入。

4.如权利要求3中所述的半导体集成电路，其特征在于：

还包括控制装置，该控制装置进行控制使得转移到比进行通常动作的通常动作模式耗电还低的低功耗模式，安装于墨水匣，响应使用了上述墨水匣的打印动作的结束，转移到上述低功耗模式。

5.如权利要求4中所述的半导体集成电路，其特征在于：

在于上述控制装置进行的向低功耗模式的转移时把上述地址初始化。

6.如权利要求5中所述的半导体集成电路，其特征在于：

在通过上述控制装置转移的低功耗模式中，使内部电路的动作停止。

7.如权利要求6中所述的半导体集成电路，其特征在于：

上述内部电路是生成用于读出由上述存储装置存储的数据的信号的读出放大器。

8.如权利要求6中所述的半导体集成电路，其特征在于：

上述内部电路是用于指定上述存储装置中的地址的地址解码器。

9.如权利要求6中所述的半导体集成电路，其特征在于：

上述内部电路是在从上述存储装置输出被读出的数据时使用的缓冲器。

10.如权利要求6中所述的半导体集成电路，其特征在于：

上述内部电路是锁存从上述存储装置读出的数据的锁存电路。

11.如权利要求4中所述的半导体集成电路，其特征在于：

根据输入到共同的外部端子的控制信号进行向基于上述控制装置的低功耗模式的转移以及由上述地址生成装置生成的地址的初始化。

12.如权利要求11中所述的半导体集成电路，其特征在于：

上述共同的外部端子是芯片选择端子。

13.一种墨水匣，其特征在于：

具有权利要求3～12的任一项中所述的半导体集成电路，至少存储墨水余量。

14.一种喷墨记录装置，其特征在于：

具有权利要求13中所述的墨水匣，使用从该墨水匣供给的墨水打印所希望的图像信息。

Images