CN1338165A - 减少等待时间抖动 - Google Patents
减少等待时间抖动 Download PDFInfo
- Publication number
- CN1338165A CN1338165A CN99815354A CN99815354A CN1338165A CN 1338165 A CN1338165 A CN 1338165A CN 99815354 A CN99815354 A CN 99815354A CN 99815354 A CN99815354 A CN 99815354A CN 1338165 A CN1338165 A CN 1338165A
- Authority
- CN
- China
- Prior art keywords
- clock
- level
- synchronizer
- threshold
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
通过利用与非同步数据流有关的钟和与同步数据流有关的钟的“子位”比较,产生一种阈值电平用于确定何时将位填充到同步数据流中,从而减少同步器/多路转换器上的等待时间抖动的电路和方法被描述。术语“子位”意思是通过,例如与两个钟有关的指针位置测量到的相位差是精确到一位的一部分。
Description
本发明一般涉及远程通信领域,尤其是涉及减少系统中的等待时间抖动,在该系统中将脉冲填充用于同步在同步通信链路上传输的异步信号。
背景
当通过远程通信网进行连接时,该连接的某些部分对于另一部分的本地钟或连接的链路可能是异步的。“位填充”技术已被用于将来自异步链路的数字信号与同步链路的本地钟同步。这些位填充技术有选择地将位加到数据帧和/或从数据帧减去位,以便调节用于在同步链路上传输的帧的长度。一旦同步上,数字信号可被方便地利用其他的,类似同步的数字信号进行交换或发送。
一位填充技术是正填充,在其中确信同步数据信号的频率等于或大于异步数据信号的最高可能频率,通过插入填充位补偿频率差。例如,一个异步DS1数据信号具有频率为1.544Mb/s±75b/s,可以通过正填充转换为一个频率至少为1.544075Mb/s的同步数据信号。通常,将比该频率高的频率用于同步数据信号,以便使等待时间抖动基本上从同步数据信号滤掉,该等待时间抖动是作为填充过程的结果引起的,具有等于填充频率的频率分量。
尽管这种正填充技术有时是有效的,但它不可能容易地用于所谓的同步传输网中,在其中必须调节输入的异步和同步数据信号,以产生具有基本上与输入的同步数据信号相同频率的输出同步数据信号。同步网在数据信号的通信中正越来越重要。
在一个同步网中,已将输入同步数据信号同步到正确的频率,以致不需要为这样一种信号提供同步装置。然而,输入异步数据信号可以具有低于或者高于同步数据信号频率的频率,为了分别实现正或负填充,以便从异步数据信号产生同步数据信号,需要一种同步装置。而正填充包括在同步数据信号中提供填充位以补偿相对较低的异步数据信号频率,负填充包括利用同步数据信号的‘空闲’位供发送数据以补偿相对较高的异步数据信号频率。
利用这种正/负填充,该同步数据信号在等于正或负填充速率的频率上具有等待时间抖动成分。异步数据信号频率越接近同步数据信号频率,填充速率将越低,因而抖动成分频率也越低,使其较难从该同步数据信号滤掉该抖动。利用锁相环(PLL)滤掉抖动,需要处理较低频率抖动组分,这导致增加采集时间,存储器要求,和等待时间的缺点。
在位填充同步装置中,这种抖动组分,通常被称为“等待时间抖动”,具有等于正或负填充额定速率的频率。例如,如果辅助数据是一个具有额定位速率1.544Mb/s的异步DS1位流,实际的位速率可以比该值多或少顶多75b/s,那末抖动组分将具有的频率在从0到75HZ的范围内。异步位流速率越接近额定速率,抖动组分的频率越低。
在位流被最大发送的接收机中,提供一种去抖动锁相环(PLL)以减少抖动,但这通常具有至少约3HZ的较低截止频率,以致由于填充引起的大多数抖动并未被这种PLL衰减。这在某些同步网中处理异步数字位流时引起重大的问题。接收机PLL的截止频率不可能被大大降低以避免这个问题,因为这将不可接受地增加PLL的采集和弹性存储的要求,无论如何为了处理所有可能的抖动频率组分,该截止频率必须降低到0。
由于上述的原因,和下述的其他原因,通过阅读与理解本技术说明,本领域的技术人员将变得明确用于在远程通网中减少等待时间抖动的电路和方法在技术上是需要的。
发明概述
通过本发明解决了以上提到的利用远程通信网的问题和其他问题,通过阅读和研究以下的说明书将得到理解。通过在同步器/多路转换器上利用将与未同步数据流有关的钟和与同步数据流有关的钟作“子位”比较,以产生阈值电平,用于确定何时将位填充到同步数据流中。术语“子位”意思是,例如,由与两个钟有关的指针的位置测量到的相位差是准确到一位的分数,或具有“分数量”。这种子位比较主要测量等待时间抖动,并用于调节阈值水平,以便在传输到去同步器/逆多路转换器以前,至少减少在同步器/多路转换器上的等待时间抖动的低频分量。
附图简述
图1是一种依据本发明的通信系统实施方案的方框图。
图2是一种数据分组实施方案的简要表示。
图3是一种在图1的系统中使用的同步器/多路转换器电路实施方案的方框图。
图4是用作说明用于图3的限幅器电路的决策准则实施方案简图。
图5是用作说明用于控制在同步器/多路转换器电路中插入填充脉冲过程的实施方案的流程图。
图6是用作说明用于操作图3的同步器/多路转换器的代表性信号的简图。
图7依据本发明的同步器/多路转换器的另一种实施方案方框图。
详述
以下的详述涉及组成技术说明的部分的附图。用图解说明的方法,附图示出,详述描述本发明可被实施的特定的用作说明的实施方案。这些实施方案被充分详细地描述,使得本领域的技术人员能够实施本发明。可以使用其他的实施方案并可进行逻辑的,机械的和电气的修改而不偏离本发明的范围。因此,以下的详述并不具有限制的意思。
图1是依据本发明的一种通信系统实施方案的方框图,通常用100表示。系统100包括通过同步链路106连接的多路转换器(MUX)102和逆多路转换器(DEMUX)104。链路106包括,例如,在一种媒体,如微波,有线或其他合适的媒体上的高位速率数字用户线(“HDSL”)链路、链路106可以包括任何其他合适的同步传输媒体或链路。
多路转换器102接收非同步格式的数据,例如,DS1数据。非同步数据可以是其他通常的或后来开发的异步数据格式,被连到并在一种同步链路或传输媒体的一部分上发送。系统100使用填充位在多路转换器102上将非同步数据与链路106的钟同步。如图2中所示,多路转换器102从接收到的,非同步数据建立帧。帧包括许多区,这些区包括同步(Sync)位,有效负载数据,管理数据和许多填充位。如上所述,这种填充位的数目可以逐帧变化。在图2所示的实施方案中,额定情况是包括两个填充位。多路转换器102可以通过在帧中包括或多或少的位偏离这种额定情况,以便建立可接受的被同步用于在链路106上传输的数据流。
在逆多路转换器104上,将同步数据去同步。如上所述,当与同步和非同步数据流有关的钟在频率上接近时,低频等待时间抖动可由位填充过程引入。有利的是,多路转换器102利用可调节的阈值电平确定何时通过将位填充到同步数据流来补偿这些钟的差别。这种阈值电平是根据将与非同步数据流有关的钟和与同步数据流有关的钟作子位比较确定的。这种“子位”比较主要是测量被引入同步数据流的近似的等待时间抖动。根据子位比较,用于确定何时将填充位插入同步数据流的阈值电平在,例如,两个或三个电平之间改变,从而补偿,或减少,多路转换器102上的等待时间抖动。
图3是用于在图1的系统100中使用的,通常被称为“多路转换器102a”的一种同步器/多路转换器电路实施方案的方框图。多路转换器102a在输入10上接收非同步数据流,在输出12上产生同步数据流。多路转换器102a包括弹性存储器14,作为一个缓存器起作用,用以存储在输入10上到达的非同步数据。钟恢复电路18和写钟20被连接,以提供钟信号控制在弹性存储器14中非同步数据的存储。
读钟22控制从弹性存储器14读出数据,以便在输出12上建立同步数据流。
写钟20和读钟22两者均连到相位比较器24,控制何时将填充脉冲或位插入在输出12上的同步数据流。相位比较器24产生对比较器34的输入。比较器34提供对控制逻辑36的填充/删除控制信号。控制逻辑36进一步提供对读钟22的输入和对多路转换器16的控制信号。这种控制信号对多路转换器16指明何时将脉冲或“填充位”(示于方框40)插入输出12上的同步数据流。例如,如果读钟22稍慢于写钟20,控制逻辑36命令多路转换器16,有效地,从在输出12上的同步数据流中所选的帧中删除填充脉冲。这使读钟22能够赶上写钟20。另一种情况是,如果读钟22太快,控制逻辑36命令多路转换器16增加填充脉冲,以便有效地减慢读钟22。这样,相位比较器24,比较器34,和控制逻辑36的工作使从在输入10上的非同步数据流建立在输出12上的同步数据流。
多路转换器16被连接接收可以被包括在输出12上的同步数据流中的三个输入。首先,弹性存储器14的输出提供来自输入10上的非同步数据的数据。另外,在方框38,提供帧同步和其他的数据。如以上提到的那样,在方框40也提供填充脉冲。来自控制逻辑电路36的控制信号利用来自弹性存储器14,方框38和方框40的数据控制由多路转换器16产生的输出12上的数据流。
多路转换器102a也包括一种控制电路,用于减少在输出12上的同步数据流上的低频等待时间抖动的引入或影响。在本实施方案中,这种控制电路包括相位检波器31和阈值发生器33。相位检波器31主要提供在输出12上同步数据流中等待时间抖动的量度。阈值发生器33修改由比较器34所用的阈值值,作出填充的决定,以便补偿或减少在输出12上同步数据流中低频等待时间抖动的影响。
相位检波器31比较两个钟信号并产生输出信号。相位检波器31包括分频器26,被连接接收来自写钟20的第一钟信号。分频器26将该钟信号分频产生参考同步信号。分频值这样选取,使分频器26输出的额定参考同步信号基本上是与额定帧速率相同的频率。例如,当在HDSL2上传送DS1时,在一个HDSL2帧中有9264DS1数据位。因此,用于HDSL2传输的分频器26将具有分频值为9264。当为同步和非同步数据使用其他数据格式时分频器26的分频值可以改变。
第二种信号是取自多路转换器16的帧同步41。这种帧同步,在一种实施方案中,是DSL帧同步钟信号。帧同步41和来自分频器26的参考同步信号被提供给超前/滞后计数器28,产生对阈值发生器33的信号。超前/滞后计数器28由一个外部钟控制,该外部钟的频率足以建立带有子位或分数精度的误差信号。这种误差信号被提供给阈值发生器33。
阈值发生器33包括低通滤波器30和限幅器32。低通滤波器30过滤来自相位检波器31的误差信号以产生表示在输出12上同步数据流中低频等待时间抖动的信号。低通滤波器30的带宽是在3HZ或稍少些的量级。限幅器32被连到低通滤波器30并根据低通滤波器30的输出建立阈值电平。例如,图4提供一张表示限幅器32功能的图。在图4的图中,低通滤波器30的输出被沿着X轴画出,限幅器32的输出被沿着Y轴画出。在本例中,限幅器32可以根据检测到的低频等待时间抖动;也就是K单位间隔(UI),O_UI,或-KUI,产生三个填充阈值值之一。值K的幅度取决于应用,但对于给定的额定数据块和帧结构的组合是一个常数。K的值必须足够大以影响在现有填充/删除型式中的变化并减少等待时间抖动。为了最小的等待时间抖动,应该使用最小的有效的K值。例如,HDSL和HDSL2都用于发送DS1数据,虽然它们的帧结构是不同的。对于HDSL合适的K值为2,对于HDSL2是1。
如果滤波器30的输出是在所选的值,nsbound,之上,则限幅器32输出填充阈值为-KUI,如果滤波器30的输出在第二所选的值,-nsbound,之下,则限幅器32输出填充阈值为+KUI。最后,如果滤波器30的输出在两个所选的电平之间,则限幅器32输出额定的填充阈值的OUI。填充阈值电平的变化使比较器34能够选择性地插入填充位,以便减少在输出12上等待时间抖动对同步数据流产生的影响。
在另一个实施方案中,对于nsbound和-nsbound的值可被设置成相互相等,使限幅器32只产生两个可能的输出电平之一。进而,要指出,对于一种特定的实施方案,中为限幅器32选取其他的输出电平。
图5是一种比较器34过程实施方案的流程图。在方框17,比较器34作出关于是否从相位比较器24测量到的相位超过由阈值发生器33指明的阈值电平的决定。如果不是,发送短帧。然而,如果相位差超过阈值,则作出填充的决定并发送长帧。
图6是表示多路转换器102a测试输入10上非同步数据流的操作的简图。该图包括三条轨迹;也就是滤波器轨迹23,阈值轨迹25和填充轨迹27。在本例中nsbound和-nsbound的值被分别设置为+20毫微秒(ns)和-20ns。从而,限幅器32产生三个可能电平;也就是-1,0和+1之一的填充阈值值。
滤波器轨迹23是滤波器30的输出,该轨迹有效地表示在输出12上同步数据流的低频等待时间抖动。当滤波器轨迹23的电平处于±20ns之间时,填充阈值轨迹25处于OUI,如所识别的那样,如在61和63。当滤波器轨迹23低于-20ns时;阈值电平被增加到1UI,如由在65的阈值轨迹25所示。当滤波器轨迹23超过+20ns时,阈值被减少到-1UI,以补偿如在67上所示,这种根据滤波器30的输出电平修改阈值电平的方法减少来自相位检波器31的误差信号移入一个方向或另一个方向的趋势。因此,等待时间抖动被减少。
图7是依据本发明的讲授,通常被标记为102b的,同步器/多路转换器的另一种可选实施方案的方框图。多路转换器102b以子位相位检测被实施的方式与多路转换器102a相区别。因而,为了简单,多路转换器102a的类似方面将不在此重复。
多路转换器102b包括子位相位检波器24’,比较写和读钟20和22的相位差,提供一种信号,既包括位电平又包括钟的相对相位的子位或分数的比较结果。比较结果中的位电平组份被提供给比较器34,用于确定何时将填充位插入在输出12上的同步数据流。阈值发生器33’使用子位电平比较以设置比较器34的阈值电平。阈值发生器33’以与图1的阈值发生器33类似的方式操作。
在本实施方案中,在子位或分数电平上的写钟20和读钟22的比较以与图1的超前/滞后计数器28类似的方式提供等待时间抖动的近似测量。
结论
尽管在此已示出并描述了特定的实施方案,本领域的普通技术人员将认识到,任何指望实现相同目的的方案可以替代所示的特定实施方案。本申请指望包括本发明的任何修改或改变。例如,限幅器32的输出可提供给在相位检波器24或24’和比较器34之间的通路中的相加器,以便通过修改提供给比较器的误差信号有效地修改比较器34的阈值。而且,作为阈值使用的值,如对于一种特定的应用必要的话,可被修改。可以使用-1,0和+1UI以外的阈值电平。而且,可以给出在多路转换器上等待时间抖动的一种量度的其他钟可以作为产生比较器34的阈值的基础。
Claims (24)
1.一种用于在利用位填充同步的系统中减少等待时间抖动的方法,本方法包括:
接收非同步数据流;
将非同步数据流的数据写入弹性存储器;
从弹性存储器读数据作为同步数据流的部分;
检测与同步和非同步数据流有关的钟的子位相位差;
对子位相位差滤波;
根据被滤波的子位相位差改变阈值电平;
将与同步和非同步的数据流有关的钟和阈值电平作比较;和
根据与阈值电平的比较结果,通过有选择地将位填充到帧中控制同步数据流中帧的长度,从而减少等待时间抖动。
2.如权利要求1的方法,其中检测子位相位差包括将被分频的写钟与帧同步信号作比较,用以利用超前-滞后计数器同步数据流。
3.如权利要求1的方法,其中检测子位相位差包括将读和写时钟的指针与子位的精度作比较。
4.如权利要求1的方法,其中对子位差滤波包括对子位差的低通滤波。
5.如权利要求1的方法,其中改变阈值电平包括:
当子位相位差大于所选的电平时,将阈值设置在第一电平;和
当子位相位差小于所选的电平时,将阈值设置在第二,不同的电平。
6.如权利要求1的方法,其中改变阈值电平包括:
当子位相位差大于第一所选的电平时,将阈值设置在第一电平;
当子位相位差小于第二所选的电平时,将阈值设置在第二,不同的电平;和
当子位相位差在第一和第二所选的电平之间时,将阈值设置在第三电平。
7.一种用于减少在同步器中等待时间抖动的方法,本方法包括:
产生读和写钟的子位相位比较,用于通过弹性存储器传送非同步数据;
将用于读和写钟的读和写指针与阈值电平作比较;
从弹性存储器中的数据产生同步数据帧,其长度取决于读和写指针与阈值电平的比较结果;和
根据所产生的子位相位比较结果选择在读与写指针比较中所用的阈值电平,从而减少等待时间抖动。
8.如权利要求7的方法,其中产生子位相位比较包括将写钟分频并将被分频的写钟与用于同步数据的帧同步信号作比较。
9.如权利要求7的方法,其中产生子位相位比较包括根据读和写指针比较读和写钟的相位。
10.如权利要求7的方法,其中选择阈值电平包括对子位相位比较滤波。
11.如权利要求7的方法,其中选择阈值电平包括:
利用低通滤波器对子位相位比较滤波;和在至少两个阈值电平之间选择。
12.如权利要求11的方法,其中在至少两个阈值电平之间选择包括在-K,O和K单位间隔之间进行选择。
13.一种同步器电路,包括:
一个接收非同步数据流的弹性存储器;
一个控制对弹性存储器写数据的写钟;
一个控制从弹性存储器读数据的读钟;
一个接收从弹性存储器读出的数据的多路转换器;
一个比较读和写钟的相位的相位检波器;
一个根据相位检波器的输出产生可变阈值的阈值发生器;
一个将相位检波器的输出与阈值值作比较的比较器;和
一个连到多路转换器的控制逻辑,根据比较器的输出控制填充位的插入,从而减少等待时间抖动。
14.如权利要求13的同步器,其中相位检波器产生读和写钟的子位相位比较。
15.如权利要求13的同步器,其中阈值发生器根据来自相位检波器的子位相位比较产生阈值值。
16.如权利要求13的同步器,其中相位检波器包括超前-滞后计数器。
17.如权利要求13的同步器,其中阈值发生器包括对相位检波器的输出滤波的低通电路。
18.如权利要求17的同步器,其中阈值发生器包括一个根据相位检波器的被滤波输出选择阈值值的限幅器电路。
19.一种同步器,包括:
一个接收非同步数据流的弹性存储器;
一个连到弹性存储器的多路转换器,通过控制填充位的插入,从非同步数据流产生同步数据流;和
一个控制电路,根据与同步和非同步数据流有关的钟的相位差与从与同步和非同步数据流有关的钟的子位相位比较产生的可变阈值电平作比较的结果,控制插入填充位到同步数据流中,从而减少等待时间抖动。
20.如权利要求19的同步器,还包括:
一个接收子位相位比较结果的低通滤波器;和
一个连到控制电路的限幅器,根据低通滤波器的输出选择至少两个阈值值之一。
21.如权利要求19的同步器,还包括产生子位相位比较的超前-滞后计数器。
22.一种远程通信网,包括:
同步器;
去同步器;
将同步器连到去同步器的同步链路;和
其中该同步器包括:
接收非同步数据流的弹性存储器;
连到弹性存储器的多路转换器,通过控制插入填充位从非同步数据流产生同步数据流;和
控制电路,根据与同步和非同步数据流有关的钟的相位差与从与同步和非同步数据流有关的钟的子位相位比较产生的可变阈值电平作比较,控制插入填充位到同步数据流中,从而减少等待时间抖动。
23.如权利要求22的网,还包括:
接收子位相位比较结果的低通滤波器;和
连到控制电路的限幅器,根据低通滤波器的输出选择至少两个阈值电平之一。
24.如权利要求22的网,还包括产生子位相位比较的超前-滞后计数器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/184,627 | 1998-11-02 | ||
US09/184,627 US6229863B1 (en) | 1998-11-02 | 1998-11-02 | Reducing waiting time jitter |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1338165A true CN1338165A (zh) | 2002-02-27 |
Family
ID=22677692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99815354A Pending CN1338165A (zh) | 1998-11-02 | 1999-11-02 | 减少等待时间抖动 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6229863B1 (zh) |
EP (1) | EP1125387A1 (zh) |
CN (1) | CN1338165A (zh) |
AU (1) | AU1604600A (zh) |
BR (1) | BR9914992A (zh) |
CA (1) | CA2349344C (zh) |
TW (1) | TW454393B (zh) |
WO (1) | WO2000027059A1 (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI965072A (fi) * | 1996-12-17 | 1998-08-13 | Nokia Telecommunications Oy | Menetelmä tasaustapahtumien aiheuttamien transienttien vaimentamiseksi desynkronisaattorissa |
US6888840B1 (en) * | 1998-10-02 | 2005-05-03 | Thomson Licensing S.A. | Output symbol rate control in a packet transport rate conversion system |
US6747983B1 (en) * | 1998-10-02 | 2004-06-08 | Thomson Licensing S.A. | Transport packet rate conversion |
JP3478228B2 (ja) * | 2000-03-07 | 2003-12-15 | 日本電気株式会社 | 速度変換回路及びその制御方法 |
JP2001345791A (ja) * | 2000-05-30 | 2001-12-14 | Hitachi Ltd | クロック生成回路および通信用半導体集積回路 |
US7042908B1 (en) * | 2000-07-10 | 2006-05-09 | Nortel Networks Limited | Method and apparatus for transmitting arbitrary electrical signals over a data network |
EP1204276A3 (en) * | 2000-10-10 | 2007-01-03 | Matsushita Electric Industrial Co., Ltd. | Apparatus for processing a digital Audio Video signal |
WO2002058317A2 (en) * | 2000-12-20 | 2002-07-25 | Primarion, Inc. | Pll/dll dual loop data synchronization |
AU2002235260A1 (en) * | 2000-12-20 | 2002-07-01 | Primarion, Inc. | Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator |
DE60108728T2 (de) * | 2001-06-15 | 2006-05-11 | Lucent Technologies Inc. | Verfahren und ein Vorrichtung zum Übersenden und Empfangen gemultiplexter untergeordneter Signale |
US6873195B2 (en) * | 2001-08-22 | 2005-03-29 | Bigband Networks Bas, Inc. | Compensating for differences between clock signals |
US7027547B1 (en) * | 2001-10-05 | 2006-04-11 | Crest Microsystems | Method and apparatus for matching transmission rates across a single channel |
US7286487B2 (en) * | 2002-11-18 | 2007-10-23 | Infinera Corporation | Optical transmission network with asynchronous mapping and demapping and digital wrapper frame for the same |
US7023942B1 (en) * | 2001-10-09 | 2006-04-04 | Nortel Networks Limited | Method and apparatus for digital data synchronization |
US8274892B2 (en) * | 2001-10-09 | 2012-09-25 | Infinera Corporation | Universal digital framer architecture for transport of client signals of any client payload and format type |
NO20016328D0 (no) * | 2001-12-21 | 2001-12-21 | Ericsson Telefon Ab L M | Fremgangsmåte og arrangement for transmisjon av bitströmmer gjennom en datanode |
DE10231648B4 (de) * | 2002-07-12 | 2007-05-03 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Stuffing-Regelung |
US7369578B2 (en) * | 2003-07-01 | 2008-05-06 | Nortel Networks Limited | Digital processing of SONET pointers |
US8019035B2 (en) * | 2003-08-05 | 2011-09-13 | Stmicroelectronics Nv | Noise shaped interpolator and decimator apparatus and method |
EP1679810B1 (en) * | 2005-01-07 | 2007-01-24 | Alcatel | Receiver for PMD mitigation by polarization scrambling |
US7346793B2 (en) * | 2005-02-10 | 2008-03-18 | Northrop Grumman Corporation | Synchronization of multiple operational flight programs |
US7646836B1 (en) * | 2005-03-01 | 2010-01-12 | Network Equipment Technologies, Inc. | Dynamic clock rate matching across an asynchronous network |
JP2007096822A (ja) * | 2005-09-29 | 2007-04-12 | Fujitsu Ltd | 信号多重化装置およびそのスタッフ制御方法 |
WO2007072921A1 (ja) * | 2005-12-22 | 2007-06-28 | Nippon Telegraph And Telephone Corporation | 光伝送システムおよび方法 |
US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
US9807207B2 (en) * | 2015-03-26 | 2017-10-31 | Adtran, Inc. | Timing preservation for network communications |
CN111190089B (zh) | 2018-11-14 | 2022-01-11 | 长鑫存储技术有限公司 | 抖动时间的确定方法及装置、存储介质和电子设备 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4397017A (en) | 1981-03-02 | 1983-08-02 | Nippon Electric Co., Ltd. | Stuff synchronization device with reduced sampling jitter |
CA1262173A (en) | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
US4764941A (en) | 1987-05-22 | 1988-08-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital frame synchronizer |
US4791652A (en) | 1987-06-04 | 1988-12-13 | Northern Telecom Limited | Synchronization of asynchronous data signals |
US4862485A (en) | 1987-10-14 | 1989-08-29 | National Semiconductor Corporation | Quotient phase-shift processor for digital phase-locked-loops |
US4928275A (en) | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
CA1326719C (en) | 1989-05-30 | 1994-02-01 | Thomas E. Moore | Ds3 to 28 vt1.5 sonet interface circuit |
US5359605A (en) | 1989-06-22 | 1994-10-25 | U.S. Philips Corporation | Circuit arrangement for adjusting the bit rates of two signals |
DE3922897A1 (de) | 1989-07-12 | 1991-01-17 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
DE3942885A1 (de) | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
DE3942883A1 (de) | 1989-12-23 | 1991-06-27 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung |
DE4013317A1 (de) | 1990-04-26 | 1990-08-23 | Ant Nachrichtentech | Stopfverfahren zur reduktion des wartezeitjitters und anordnung zur durchfuehrung des verfahrens |
US5111485A (en) | 1990-05-18 | 1992-05-05 | Northern Telecom Limited | Method of and circuit for synchronizing data |
US5276688A (en) | 1990-06-09 | 1994-01-04 | U.S. Philips Corporation | Circuit arrangement for bit rate adjustment |
US5052025A (en) | 1990-08-24 | 1991-09-24 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
DE4027968A1 (de) | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung zweier digitaler signale |
DE4027967A1 (de) | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
DE4035438A1 (de) | 1990-11-08 | 1992-05-14 | Philips Patentverwaltung | Schaltungsanordnung zum entfernen von stopfbits |
DE4101270A1 (de) | 1991-01-17 | 1992-07-23 | Siemens Ag | Verfahren zur uebertragung von digitalsignalen |
DE4108429A1 (de) | 1991-03-15 | 1992-09-17 | Philips Patentverwaltung | Uebertragungssystem fuer die digitale synchrone hierarchie |
DE4110933A1 (de) | 1991-04-04 | 1992-10-08 | Philips Patentverwaltung | Uebertragungssystem fuer die synchrone digitale hierachie |
US5268935A (en) | 1991-12-20 | 1993-12-07 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
JPH05199199A (ja) | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | スタッフ同期制御方式 |
JP3066690B2 (ja) * | 1993-09-20 | 2000-07-17 | 富士通株式会社 | 位相同期発振回路 |
FR2711435B1 (fr) | 1993-10-20 | 1995-12-29 | Cit Alcatel | Dispositif pour justifier à intervalles réguliers un train numérique. |
DE4339586B4 (de) | 1993-11-20 | 2006-04-13 | Philips Intellectual Property & Standards Gmbh | Übertragungssystem |
US5539785A (en) | 1994-07-27 | 1996-07-23 | Adtran | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications |
JP2616731B2 (ja) | 1994-12-27 | 1997-06-04 | 日本電気株式会社 | 伝送信号処理回路 |
US5619506A (en) | 1995-04-27 | 1997-04-08 | Adtran, Inc. | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications |
US5680422A (en) | 1995-04-27 | 1997-10-21 | Adtran | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications |
US5563891A (en) | 1995-09-05 | 1996-10-08 | Industrial Technology Research Institute | Waiting time jitter reduction by synchronizer stuffing threshold modulation |
US5889781A (en) | 1996-06-11 | 1999-03-30 | Vlsi Technology | Asynchronous timing generator |
US6266385B1 (en) * | 1997-12-23 | 2001-07-24 | Wireless Facilities, Inc. | Elastic store for wireless communication systems |
-
1998
- 1998-11-02 US US09/184,627 patent/US6229863B1/en not_active Expired - Lifetime
-
1999
- 1999-10-30 TW TW088119001A patent/TW454393B/zh not_active IP Right Cessation
- 1999-11-02 AU AU16046/00A patent/AU1604600A/en not_active Abandoned
- 1999-11-02 EP EP99958750A patent/EP1125387A1/en not_active Withdrawn
- 1999-11-02 BR BR9914992-3A patent/BR9914992A/pt not_active IP Right Cessation
- 1999-11-02 CN CN99815354A patent/CN1338165A/zh active Pending
- 1999-11-02 CA CA002349344A patent/CA2349344C/en not_active Expired - Fee Related
- 1999-11-02 WO PCT/US1999/025801 patent/WO2000027059A1/en active Application Filing
-
2001
- 2001-02-23 US US09/792,299 patent/US6415006B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU1604600A (en) | 2000-05-22 |
US20010022826A1 (en) | 2001-09-20 |
EP1125387A1 (en) | 2001-08-22 |
US6415006B2 (en) | 2002-07-02 |
BR9914992A (pt) | 2001-07-24 |
CA2349344C (en) | 2003-07-08 |
WO2000027059A1 (en) | 2000-05-11 |
TW454393B (en) | 2001-09-11 |
US6229863B1 (en) | 2001-05-08 |
CA2349344A1 (en) | 2000-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1338165A (zh) | 减少等待时间抖动 | |
EP0549125B1 (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
EP0473338B1 (en) | Bit synchronization with elastic memory | |
US5263057A (en) | Method of reducing waiting time jitter | |
EP0529012B1 (en) | Method of and circuit for synchronizing data | |
EP0559649A1 (en) | Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency | |
US6456678B2 (en) | Elastic store for wireless communication systems | |
US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
JPH04233348A (ja) | ディジタル信号同期装置 | |
AU745230B2 (en) | Apparatus for reducing jitter in a digital desynchronizer | |
WO1995015042A1 (en) | Apparatus and method for eliminating mapping jitter | |
EP0660554B1 (en) | Method and circuit arrangement for the realization of the higher path adaptation function in synchronous digital hierarchy equipments | |
CA2387129A1 (en) | Phase/frequency detector for dejitter applications | |
US5638411A (en) | Stuff bit synchronization system | |
RU2350017C2 (ru) | Устройство компенсации и восстановления задержки виртуальной конкатенации | |
US20030076911A1 (en) | Receiver apparatus in stuffing synchronization system | |
US4885758A (en) | Speed correction and stop bit control circuit for data communications device | |
CN1071963C (zh) | 用于限制在电信信号中的抖动的设备和方法 | |
CN1057883C (zh) | 一种改善数字复用系统抖动性能的方法 | |
KR100338696B1 (ko) | 동기화 시스템 | |
CN1064205C (zh) | 二次扣除式码速恢复方法和电路 | |
KR20010003166A (ko) | 디지털 위상동기루프를 이용한 브이씨12 디맵퍼 | |
Abeysekera | Analysis of true jitter arising from pulse-stuffing schemes | |
JPH07264152A (ja) | フレームマッピング/デマッピング方式 | |
KR20010113421A (ko) | 개선된 포인터 조정 동기 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
C10 | Entry into substantive examination | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |