CN1337710A - 补偿寄生电流损耗的方法和装置 - Google Patents

补偿寄生电流损耗的方法和装置 Download PDF

Info

Publication number
CN1337710A
CN1337710A CN01122143A CN01122143A CN1337710A CN 1337710 A CN1337710 A CN 1337710A CN 01122143 A CN01122143 A CN 01122143A CN 01122143 A CN01122143 A CN 01122143A CN 1337710 A CN1337710 A CN 1337710A
Authority
CN
China
Prior art keywords
word line
bit line
memory cell
current
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01122143A
Other languages
English (en)
Other versions
CN1145166C (zh
Inventor
P·佩赫米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1337710A publication Critical patent/CN1337710A/zh
Application granted granted Critical
Publication of CN1145166C publication Critical patent/CN1145166C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种在MRAM存储单元区内补偿寄生电流损耗的方法和装置,其中可以如此来限定输入到单个字线(WL)和位线(BL)内的电流大小,使得在所述字线和位线的各交叉点上的电流强度总和基本为恒量。

Description

补偿寄生电流损耗的方法和装置
技术领域
本发明涉及一种在存储单元区内补偿寄生电流损耗的方法和装置,所述的存储单元区由字线、与字线交叉的位线、以及设于所述字线和位线之间交叉点上的存储单元构成,所述存储单元流经有导致寄生电流损耗的寄生电流。
背景技术
作为半导体存储装置的存储单元区的实施例,图2示出了MRAM存储单元区(MRAM=磁式随机存取存储器)的结构。该结构由字线WL1、WL2、WL3、…和位线BL1、BL2、BL3、BL4、…组成,且所述位线与字线WL1、WL2、WL3、…基本垂直交叉。在字线WL1、WL2、WL3、…和位线BL1、BL2、BL3、BL4、…之间的交叉处有一些存储单元,它们分别用电阻R11、R12、…、R33、R34、通用符号Rij来标示。
譬如当所述字线WL2和所述位线BL3之间存在电压差时,所述电阻Rij便表示了在譬如为字线WL2的字线和譬如为位线BL3的位线之间流经的隧道电流的路段。于是根据写入到所述存储单元内的磁场,该隧道电流采纳一个较大或较小值。换句话说,所述存储单元可以理解为用较大或较小电阻值进行编程的二进制电阻。然后可以给该两个电阻值分配信息单元“1”或“0”。
也就是说,存储单元的编程是通过施加磁场来实现的。现在,为了把存储单元编程为值“0”或“1”,所述磁场必须不能超过某些阈值。在此需注意的是,所述存储单元具有一种磁滞现象。
如图2所示,譬如流经字线WL2的直流电流I2在该字线WL2周围产生的磁场为M。在此,如果电流I2的流向相反,则该磁场M的方向也相反。此时,磁场M的方向给出了在存储单元中写入“1”或“0”。
现在假定,字线WL2中的电流I2表示信息内容“1”。所有与字线WL2相连的存储单元,也即具有电阻R21、R22、R23及R24的存储单元便通过具有磁场M的电流I2来进行作用。此时,具有电阻R21、R22、R23、R24的存储单元的磁滞现象使得单个磁场M还不能足以将所有这些存储单元从“0”状态置为“1”状态。更确切地说,必须另外还要用电流I1来驱动一个位线、譬如位线BL3,以便在所述位线BL3和字线WL2的接口处产生一个磁场,通过由电流I1和I2所产生的磁场进行叠加,该磁场便大得足以在所述接口处、也即在电阻R23内将“0”状态转换到“1”状态。换句话说,通过驱动所选的字线WLi和所选的位线BLj,便可以-根据由各电流产生的磁场方向-把该字线和位线的接口处的存储单元编程为“0”或“1”状态。
但在该编程过程中出现了一个问题,该问题归结为通过由电阻Rij构成的网络所产生的寄生电流损耗。假若譬如电流I2在字线WL2的开始处的大小为1mA(在图中是用“1.0”来标示的),那么在每个与该字线WL2相连的电阻R21、R22、R23、R24之后,该值会下降到一个较低的值。为了简化阐述,假定在每个电阻上的电压降为0.1mA。于是,在电阻R21之后的电流I2大小为0.9mA,在电阻R22之后的大小为0.8mA,在电阻R23之后的大小为0.7mA,以及在电阻R24之后的大小为0.6mA。实际值与此是不同的,但可以用较简单的方法通过相应网络仿真来确定它们。而且,所述实际值取决于每个单个存储器的等效电阻,但这对理解本发明并不重要。
相应的电流量下降也会出现在位线BL1、BL2、BL3和BL4上,并象在字线中一样假定在每个电阻Rij之后均下降0.1mA。因此,位线BL1中的电流大小在电阻R31之后为0.9mA,在电阻R21之后的大小为0.8mA,以及在电阻R11之后的大小为0.7mA。相应地这也适用于位线BL2~BL4。
于是在所述字线WLi和位线BLj的交叉位置处具有一些电流强度,该电流强度是由各导线内的单个电流叠加而给出的。因此,譬如在字线WL2和位线BL3的交叉处由电流I2和电流I1得出的总电流强度为0.8mA+0.8mA=1.6mA。在字线WL1和位线BL4的交叉处所测的相应电流强度为1.4mA。相反,在字线WL3和位线BL1的交叉位置处的电流强度为1.9mA。可以为所述存储单元区的其余交叉位置给出相应的值。
但是,在各交叉位置处的总电流强度确定了为编程所述存储单元而局部使用的磁场,该磁场可能强烈地波动,正如图2所示的实施例中电流值为1.9mA~1.4mA一样。由于存储单元具有磁滞效应,且其编程不能超过某些阈值,所以这种磁场波动是极不希望有的。换句话说,构造基本相同、且具有相同阈值的所有存储单元应当能够尽可能用相等的磁场进行编程。
发明内容
因此本发明的任务在于,创造一种在存储单元区内补偿寄生电流损耗的方法和装置,该方法和装置允许给各个存储单元使用相同大小的磁场。
在文章开头所述类型的方法中,该任务根据本发明是如此来实现的,即如此来限定馈入单个字线和位线内的电流大小,使得在所述存储单元区的交叉点上,流经每个单个交叉点所属的字线和位线的电流总和基本为一个恒量。
也就是说,在本发明的方法中,用如下的电流来馈给所述的字线和位线,该电流的大小是通过考虑每个存储单元上所出现的电压降来如此限定的,使得在所述字线和位线的交叉点上,总电流强度在所述存储单元区上都具有一个基本恒定的值。显然,此处无需使所有交叉点都恰好为相同的总电流强度。更具体地说,如果所述各个交叉点处的电流强度基本相等,则就足够了。这也可以用如下方式来实现,即每次用相同的电流驱动某组字线和位线,使得在所述单个的组内可以出现某些容许的、偏离理想总电流强度的偏差。但无论如何,本发明都能以如下方式实现基本补偿各个字线和位线内的寄生电流损耗,即只负责使输入到所述字线和位线内的电流具有如此的大小,以便能基本补偿所述的寄生电流损耗。
用于实现本发明方法的装置的特征在于,所述的存储单元区设有字线和位线驱动器,该驱动器能给所述字线和位线输入不同大小的电流。所述的存储单元区优选为MRAM的存储单元区。
下面借助附图来详细阐述本发明。
附图说明
图1示出了用于说明本发明方法的MRAM存储单元区,以及
图2示出了一种用常规方法馈给大小恒定的电流的MRAM存储单元区。
具体实施方式
图2在上文已经阐述过。在各图中,相应的构件设有相同的参考符号。
图1示出了MRAM的存储单元区,其中字线驱动器WT1、WT2、WT3分别将大小为1.0mA、0.9mA及0.8mA的电流输入到字线WL1、WL2及WL3中。在该MRAM存储单元区中,位线驱动器BT1、BT2、BT3和BT4分别将1.0mA、1.1mA、1.2mA及1.3mA的电流馈入到位线BL1、BL2、BL3和BL4中。
正如图2中的实施例所假定的一样,如果此时在每个存储单元或在每个电阻Rij上所出现的电压降为0.1mA,那么由字线驱动器WT2所输出的电流I2在电阻R21之后的大小为0.8mA,在电阻R22之后的大小为0.7mA,在电阻R23之后的大小为0.6mA,以及在电阻R24之后的大小为0.5mA。类似地,由位线驱动器BT3在位线BL3内所提供的电流I1在电阻R33之后的大小为1.1mA,在电阻R23之后的大小为1.0mA,以及在电阻R13之后的大小为0.9mA。
但是在图1的存储单元区的所有交叉位置处,各个字线WLi和位线BLj的交叉点上由此出现了相同的总电流强度:于是在所述字线WL2和位线BL3的交叉点上的总电流强度为0.7mA+1.0mA=1.7mA。类似地,在字线WL3和位线BL1交叉点上的总电流强度为0.8mA+0.9mA=1.7mA。这同样也适合于字线WL1和位线BL4的交叉点,其电流为0.7mA+1.0mA=1.7mA。
因此在本发明的方法或本发明的装置中,可以确保在字线和位线之间的各个交叉点上,各字线和位线内的总电流强度总计为一个基本恒定的值。这是通过合适地限定由所述字线驱动器或位线驱动器输出的各个驱动电流来实现的。
正如上文所述,也可以给各组字线或位线设立总是相等的电流,于是其中需要将就某些同理想值的偏差。但只要能对寄生电流损耗实现某种补偿,这种偏差就是可以接受的。
本发明可优选地应用于MRAM。但是,如果在存储单元区中希望单个存储单元有尽可能恒定的电流,那么本发明也可以有利地应用于其它存储器的存储单元区。

Claims (5)

1.一种在存储单元区内补偿寄生电流损耗的方法,所述的存储单元区由字线(WL)、与字线(WL)交叉的位线(BL)、以及设于所述字线(WL)和位线(BL)之间交叉点上的存储单元(R)构成,所述存储单元流经有导致寄生电流损耗的寄生电流,
其特征在于:
如此来限定馈入单个字线和位线(WL,BL)内的电流大小,使得在所述存储单元区的交叉点上,流经每个单个交叉点所属的字线和位线的电流总和(I1,I2)基本为一个恒量。
2.如权利要求1所述的方法,其特征在于:
通过考虑所述存储单元内所出现的寄生电流来限定馈入到各个字线和位线(WL,BL)内的电流大小。
3.如权利要求1或2所述的方法,其特征在于:
每次用大小相同的电流来施加给字线和位线组(WL,BL)。
4.用于实现权利要求1~3之一所述方法的装置,其特征在于:
所述的存储单元区设有字线和位线驱动器(WT1~WT3,BT1~BT4),该驱动器能给所述字线和位线(WL,BL)输入不同大小的电流。
5.如权利要求4所述的装置,其特征在于:
所述的存储单元区为MRAM存储单元区。
CNB011221437A 2000-07-03 2001-07-03 补偿寄生电流损耗的方法和装置 Expired - Fee Related CN1145166C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032273A DE10032273C2 (de) 2000-07-03 2000-07-03 Verfahren und Anordnung zur Kompensation von parasitären Stromverlusten
DE10032273.5 2000-07-03

Publications (2)

Publication Number Publication Date
CN1337710A true CN1337710A (zh) 2002-02-27
CN1145166C CN1145166C (zh) 2004-04-07

Family

ID=7647603

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011221437A Expired - Fee Related CN1145166C (zh) 2000-07-03 2001-07-03 补偿寄生电流损耗的方法和装置

Country Status (7)

Country Link
US (1) US6490191B2 (zh)
EP (1) EP1170752A1 (zh)
JP (1) JP3769209B2 (zh)
KR (1) KR100441175B1 (zh)
CN (1) CN1145166C (zh)
DE (1) DE10032273C2 (zh)
TW (1) TW518595B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708158A (zh) * 2017-03-04 2017-05-24 国网福建省电力有限公司 增强型信息通讯耦合器控制系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10037976C2 (de) * 2000-08-03 2003-01-30 Infineon Technologies Ag Anordnung zum verlustarmen Schreiben eines MRAMs
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US7352614B2 (en) * 2005-11-17 2008-04-01 Macronix International Co., Ltd. Systems and methods for reading and writing a magnetic memory device
KR20100014675A (ko) * 2007-03-29 2010-02-10 쌘디스크 코포레이션 비휘발성 메모리 및 워드 라인에 따른 전압 강하를 보상하기 위한 방법
US7508713B2 (en) 2007-03-29 2009-03-24 Sandisk Corporation Method of compensating variations along a word line in a non-volatile memory
US7577031B2 (en) * 2007-03-29 2009-08-18 Sandisk Corporation Non-volatile memory with compensation for variations along a word line
KR101048351B1 (ko) * 2009-06-08 2011-07-14 한양대학교 산학협력단 자성 메모리의 동작방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562586A (en) * 1978-10-30 1980-05-12 Fujitsu Ltd Semiconductor memory device
US4300214A (en) * 1979-08-20 1981-11-10 Quadri Corporation Circuitry for reducing parasitic coupling in core memory
JPS59914B2 (ja) * 1979-08-23 1984-01-09 富士通株式会社 半導体記憶装置
GB2333190B (en) * 1998-01-08 2002-03-27 Fujitsu Ltd Cell array circuitry
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6111783A (en) * 1999-06-16 2000-08-29 Hewlett-Packard Company MRAM device including write circuit for supplying word and bit line current having unequal magnitudes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708158A (zh) * 2017-03-04 2017-05-24 国网福建省电力有限公司 增强型信息通讯耦合器控制系统
CN106708158B (zh) * 2017-03-04 2017-11-17 国网福建省电力有限公司 增强型信息通讯耦合器控制系统

Also Published As

Publication number Publication date
DE10032273C2 (de) 2002-07-18
CN1145166C (zh) 2004-04-07
TW518595B (en) 2003-01-21
JP2002093148A (ja) 2002-03-29
JP3769209B2 (ja) 2006-04-19
EP1170752A1 (de) 2002-01-09
KR100441175B1 (ko) 2004-07-22
KR20020003823A (ko) 2002-01-15
US6490191B2 (en) 2002-12-03
DE10032273A1 (de) 2002-01-24
US20020006068A1 (en) 2002-01-17

Similar Documents

Publication Publication Date Title
CN1146913C (zh) 具有带磁致电阻存储效应的存储器单元的集成存储器
CN1145166C (zh) 补偿寄生电流损耗的方法和装置
CN100351943C (zh) 混合阻性交叉点存储单元阵列及其制造方法
US6477077B2 (en) Non-volatile memory device
CN1194353C (zh) 磁阻存储器装置中避免不希望编程的方法
CN1162862C (zh) 在磁式随机存取存储器内阻止电迁移的方法
CN1201333C (zh) 存储单元具有磁阻存储效应的集成存储器及其工作方法
CN1515010A (zh) 磁阻性存储器胞元的写入方法及可由此方法写入的磁阻性存储器
CN1199185C (zh) 存储单元具有磁阻存储效应的集成存储器
KR20040029827A (ko) 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
CN1146915C (zh) Mram装置
CN1338756A (zh) 用于对磁阻随机存取存储器进行无损耗写入的装置
CN1347120A (zh) 磁致电阻随机存储装置
CN1145167C (zh) 存储单元具有磁阻存储效应的集成存储器
CN109785886B (zh) 存储系统
CN100378865C (zh) 磁性储存装置
CN1444278A (zh) 存储器系统和制造该存储器系统的方法
CN1503976A (zh) 操作mram半导体内存排列之方法
US11024374B2 (en) Semiconductor memory device
DE602004008465T2 (de) Crosspoint-mram-array mit verringertem spannungsabfall über mtjs
US10056128B2 (en) Semiconductor storage device
CN1343986A (zh) 磁致电阻存储器模块装置
RU98112272A (ru) Постоянное запоминающее устройство и способ его управления
US20240184464A1 (en) Method for operating memory device and memory device
US4300214A (en) Circuitry for reducing parasitic coupling in core memory

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120918

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040407

Termination date: 20170703

CF01 Termination of patent right due to non-payment of annual fee