CN1338756A - 用于对磁阻随机存取存储器进行无损耗写入的装置 - Google Patents
用于对磁阻随机存取存储器进行无损耗写入的装置 Download PDFInfo
- Publication number
- CN1338756A CN1338756A CN01124763A CN01124763A CN1338756A CN 1338756 A CN1338756 A CN 1338756A CN 01124763 A CN01124763 A CN 01124763A CN 01124763 A CN01124763 A CN 01124763A CN 1338756 A CN1338756 A CN 1338756A
- Authority
- CN
- China
- Prior art keywords
- word line
- storage unit
- voltage
- bit line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及一种对MRAM进行无损耗写入的装置,其中如此地调整位线(BL0,…BL4)或字线上的电压,使得位于所选定的字线(WL)或位线与各位线(BL0,…BL1)或字线之间的存储单元(Z0,…Z4)上的单元电压为最小。
Description
技术领域
本发明涉及一种对MRAM(磁阻随机存取存储器)进行无损耗写入的装置,所述的MRAM具有许多存储单元,而这些存储单元在存储单元区内分别被装设在字线和位线之间,其中,当向一个确定的存储单元实施写入时,在与该存储单元相连的选定字线或位线上会出现电压降。
背景技术
图4示出了一种MRAM单元,它具有一个在y方向上延伸的字线WL和一个以一定间距同该字线交叉并在x方向上延伸的位线BL。在所述字线WL和位线BL之间有一个存储单元Z,该存储单元通常由硬磁层1、隧道势垒层2和软磁层3组成,它们以叠层的形式布置在字线WL和位线BL之间。
为了在这种MRAM单元中存储所需的数据,在字线WL上馈入一个电流IWL,而且在位线BL上馈入一个电流IBL。所述的电流IWL和IBL分别产生磁场BWL或BBL。于是,在所述字线WL与位线BL的交叉点处、也即在所述存储单元Z的范围内,将按照流经字线WL的电流IWL而产生一个沿x方向延伸的磁场BxWL,以及按照流经位线BL的电流IBL而产生一个沿y方向延伸的磁场ByBL。由该两个磁场BxWL及ByBL的总和所构成的总磁场B以某个确定的方向对准所述存储单元Z的软磁层3,该方向可以平行或反平行于所述硬磁层1的磁化。于是,根据每次被指定了低或高电阻值的所述两个层1和3的平行或反平行磁化,存储单元Z便存储了逻辑“1”或“0”。
在写入过程中,字线WL中流经有字线电流IWL。然而,由于字线WL在其位于各位线BL0、BL1、…之间的每个子段中都有一个电阻RL,所以因该导线电阻便会沿字线WL在每个子段中产生一个电压降UL。该电压降UL会在各个存储单元Z上引起电压差UZ0、UZ1、UZ2、…,而这些电压差又将促使寄生电流Ipar0、Ipar1、Ipar2、…流经存储单元Z,如图5所示。
这些寄生电流Ipar0、Ipar1、…使得沿字线WL流经字线WL的电流IWL被减弱,于是再也不能确保可靠的写入,因为该可靠写入是以字线WL中的电流IWL为某个电流强度为前提条件的。换句话说,由于存在所述的寄生电流Ipar0、Ipar1、…,必须提高流经字线WL的电流IWL的强度。
但这种提高流经字线WL的电流IWL是受到限制的,因为字线WL内太高的电流IWL可能导致沿着该字线WL的所有存储单元无需相应位线BL0、BL1、…的协作就能被写入。换句话说,当字线WL内的电流太高时,将再也不能选择存储单元。
为了在该情况下使所述的寄生电流Ipar0、Ipar1…保持尽可能地低,可以如此来构想,即要么给存储单元提供较高的电阻,要么缩短字线WL的程度。但这两种措施是与较大的缺点联系在一起的:存储单元的高电阻将会降低通过它的读电流,由此加大了可靠读出的难度。相反,较短的字线降低了所述MRAM或存储芯片的效率,并由此抬高了制作成本。也可以为位线作出相应的考虑。
发明内容
因此本发明的任务在于创造一种对MRAM进行无损耗写入的装置,它既不采用高的存储单元电阻,也不采用短的字线和/或位线。
为了解决该任务,本发明提供了具有权利要求1和6所述特征的装置。本发明的优选扩展方案由从属权利要求给出。
于是,在文章开头所述类型的装置中,如此地调整所述位线或字线上的电压,使得位于所选定的字线或选定的位线与各位线或字线之间的存储单元上的单元电压为最小。
因此在本发明的装置中,在写入过程中所产生的单元电压和流经各存储单元的寄生电流可以通过合适地调整或控制各位线或字线上的电压而得到减小,或甚至消除。
为了实现该目的,基本上有两个方案,这在下文将借助选定的字线来加以解释。针对该选定的字线所讲述的情况同样也适用于选定的位线。也可以把选定的字线和选定的位线组合起来:所有的位线被调节为所述选定的字线的电压(参见权利要求2、3和5),而所有的字线被同时置为所述选定的位线的电压(参见权利要求7、8和10)。
(a)如果沿着字线的电压降为量V1-V2,其中V1表示所述字线一端的电压,而V2表示所述字线另一端的电压,那么所有的位线被置为电压(V1+V2)/2。于是最大的单元电压为±(V1-V2)/2。也就是说,经存储单元流入字线一半的寄生电流又在所述字线的另一半中流出来。换句话说,在该变型方案中,所述的位线被全部置为一个恰好位于U1和U2之间中心位置处的合适等电位。
(b)与方案(a)相反,在第二变型方案中并不把各位线的电压调整到一个等电位,而是将其分别与沿着字线的电压降相匹配,使得各存储单元上的电压近似为零,且实际上没有寄生电流流过。由于为了获得参考电压,在沿着所述选定的字线的每个单独存储单元处需要较大的芯片面积,所以优选地引入了一个参考字线,该字线模仿了所述选定的字线,并接收利用电压跟随器而施加到相应位线上的参考电压。为了进一步节约芯片面积,有时还可以把多个位线组合成一个组,并将其置为一个等电位,该等电位对应于该位线组所属的字线部分中的电压平均值。
附图说明
下面借助附图来详细阐述本发明。
图1示出了用于说明本发明装置的第一实施例的电路图,
图2示出了在图1所示的实施例中沿着字线的电压曲线,
图3示出了用于说明本发明装置的第二实施例的电路图,
图4示出了在MRAM中位于字线与位线的交叉点处的常规存储单元结构,以及
图5示出了用于说明产生寄生电流的电路图。
具体实施方式
图4和5已经在上文讲述过。
在附图中,彼此相应的部件均是用相同的参考符号来表示的。
图1示出了本发明装置的第一实施例。在该实施例中假定字线WL的一端为电位V1,而该字线WL的另一端被施加了电位V2。由此在该字线WL上产生电压降V1-V2。
利用同样输入有电压V1和V2的调节器R产生一个电压(V1+V2)/2=VBL,该电压可以经图1未示出的开关而被输入到位线BL0、BL1、…中。
图2示出了沿着字线WL的电压曲线VWL和各位线BL上的电压曲线VBL。从图2可以看出,在图1所示的实施例中,位于字线WL与位线BL0的交叉处的存储单元上的电压降为(V1-V2)/2=VZ0,而位于字线WL与位线BL4的交叉处的存储单元上的电压降为-(V1-V2)/2=VZ4。
相反,在位于位线BL2和字线WL的交叉处的存储单元中,也即在电压曲线VWL和电压曲线VBL的交接区,所产生的单元电压VZ2=0。
因此,在图1和2所示的实施例中,经单元Z0和Z1流出字线WL一半的寄生电流又经单元Z3和Z4流回来。也就是说,所述流经单元Z0的寄生电流Ipar0又以电流-Ipar0的形式经单元Z4流了回来,其中单元Z1和Z3也会出现相同的情况,且流经寄生单元Z2的寄生电流Ipar2的值为0。
图3示出了本发明装置的第二实施例。与图1和2的实施例相反,在该实施例中,位线电压UBL0、UBL1、…没有被调整成等电位,而是分别与流经有电流IWL的字线WL中的电压降相匹配。由此可以实现:通过各存储单元Z0、Z1、…的电压降U0、U1、…和所述的寄生电流Ipar0、Ipar1、…均近似地为零。
为了达到该目的而引入一个参考字线RefWL,该参考字线模仿了所述选定的字线WL,并且在各个参考单元中对该参考字线上的各个参考电压UREF0、UREF1、…进行测量。这些参考电压UREF0、UREF1、…以电压U输入的形式被输至相应的调节器R1、R2、…,并作为该调节器的输出电压U输出而被馈入位线BL0、BL1、…,于是通常会有UBL0=UREF0、UBL1=UREF1、…。由此实际上排除了所述的寄生电流,使得Ipar0=0、Ipar1=0、…。
有时也可以把多个位线、譬如位线BL0和BL1组合成一个组,并将其置为等电位,该电位对应于所属的字线部分WL中的电压平均值。
正如上文已多次讲述过的一样,本发明也可按同样的方式应用于选定的位线。于是,如括弧中所给出的一样,在图3的实施例中有字线WL0、WL1、…WL4,位线BL以及参考位线RefBL。在位线BL和参考位线RefBL中均流经一个电流IBL,而且字线电压适合于UWL0=UREF0、UWL1=UREF1、…UWL4=UREF4。
参考符号清单
1 硬磁层
2 隧道势垒层3 软磁层Z 存储单元IWL 字线电流IBL 位线电流WL 字线BL 位线BWL 字线周围的磁场BBL 位线周围的磁场BxWL 字线周围的x方向上的磁场ByBL 位线周围的y方向上的磁场Ipar0、Ipar1、… 寄生电流RL 字线子段中的电阻UL 电阻RL上的电压降UZ0、UZ1、… 存储单元上的电压降BL0、BL1、BL2、… 位线Z1、Z2、Z3、… 存储单元V1、V2 字线的端电压R、R0、R1、… 调节器UREF0、UREF1、… 参考电压UBL0、UBL1、… 位线电压U输入 输入电压U输出 输出电压
Claims (10)
1.用于对MRAM进行无损耗写入的装置,所述的MRAM具有许多存储单元(Z0,Z1,…),而这些存储单元在存储单元区内分别被装设在字线(WL)和位线(BL;BL0,BL1,…)之间,其中,当向一个确定的存储单元实施写入时,在与该存储单元相连的选定字线(WL)上会出现电压降(V1-V2),
其特征在于:如此地调整所述位线(BL;BL0,BL1,…)上的电压,使得位于所选定的字线(WL)与各位线(BL;BL0,BL1,…)之间的存储单元(Z0,Z1,…)上的单元电压为最小。
2.用于对MRAM进行无损耗写入的装置,所述的MRAM具有许多存储单元(Z0,Z1,…),而这些存储单元在存储单元区内分别被装设在字线(WL)和位线(BL;BL0,BL1,…)之间,其中,当向一个确定的存储单元实施写入时,在与该存储单元相连的选定字线(WL)上会出现电压降(V1-V2),
其特征在于:如果在所选定的字线(WL)两端施加的电压为V1和V2<V1,则将所有的位线(BL;BL0,BL1…)调整为电压(V1+V2)/2,使得所述的单元电压最大为±(V1-V2)/2。
3.如权利要求1所述的装置,其特征在于:
所述的位线(BL;BL0,BL1,…)被置为与相应各个位线(BL;BL0,BL1,…)在所述字线(WL)中的所属部分相同的电位。
4.如权利要求3所述的装置,其特征在于:
参考字线(RefWL),它模仿了所述选定的字线(WL)。
5.如权利要求3或4所述的装置,其特征在于:
多个位线(BL;BL0,BL1,…)被组合成一组,且被置为等电位,所述等电位对应于该组所属的字线部分(WL)中的电压平均值。
6.用于对MRAM进行无损耗写入的装置,所述的MRAM具有许多存储单元(Z0,Z1,…),而这些存储单元在存储单元区内分别被装设在字线(WL)和位线(BL;BL0,BL1,…)之间,其中,当向一个确定的存储单元实施写入时,在与该存储单元相连的选定位线(BL)上会出现电压降(V1-V2),
其特征在于:如此地调整所述字线(WL)上的电压,使得位于所选定的位线(BL)与各字线(WL)之间的存储单元(Z0,Z1,…)上的单元电压为最小。
7.用于对MRAM进行无损耗写入的装置,所述的MRAM具有许多存储单元(Z0,Z1,…),而这些存储单元在存储单元区内分别被装设在字线(WL)和位线(BL;BL0,BL1,…)之间,其中,当向一个确定的存储单元实施写入时,在与该存储单元相连的选定位线(BL)上会出现电压降(V1-V2),
其特征在于:如果在所选定的位线(BL)两端施加的电压为V1和V2<V1,则将所有的字线(WL)调整为电压(V1+V2)/2,使得所述的单元电压最大为±(V1-V2)/2。
8.如权利要求6所述的装置,其特征在于:
所述的字线(WL)被置为与相应各个字线(WL)在所述位线(BL)中的所属部分相同的电位。
9.如权利要求8所述的装置,其特征在于:
参考位线(RefBL),它模仿了所述选定的位线(BL)。
10.如权利要求8或9所述的装置,其特征在于:
多个字线(WL)被组合成一组,且被置为等电位,所述等电位对应于该组所属的字线部分(BL)中的电压平均值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10037976.1 | 2000-08-03 | ||
DE10037976A DE10037976C2 (de) | 2000-08-03 | 2000-08-03 | Anordnung zum verlustarmen Schreiben eines MRAMs |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1338756A true CN1338756A (zh) | 2002-03-06 |
CN1146914C CN1146914C (zh) | 2004-04-21 |
Family
ID=7651268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011247630A Expired - Fee Related CN1146914C (zh) | 2000-08-03 | 2001-08-02 | 用于对磁阻随机存取存储器进行无损耗写入的装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6639829B2 (zh) |
EP (1) | EP1178490A1 (zh) |
JP (1) | JP3739679B2 (zh) |
KR (1) | KR100443543B1 (zh) |
CN (1) | CN1146914C (zh) |
DE (1) | DE10037976C2 (zh) |
TW (1) | TWI235370B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6912152B2 (en) | 2002-02-22 | 2005-06-28 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US6930915B2 (en) * | 2003-06-19 | 2005-08-16 | Infineon Technologies Ag | Cross-point MRAM array with reduced voltage drop across MTJ's |
US7290118B2 (en) * | 2004-01-08 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Address control system for a memory storage device |
CN100429721C (zh) * | 2004-04-01 | 2008-10-29 | 中国科学院物理研究所 | 一种基于垂直电流写入的磁随机存取存储器及其控制方法 |
US7436645B2 (en) * | 2004-10-07 | 2008-10-14 | Applied Materials, Inc. | Method and apparatus for controlling temperature of a substrate |
US20080080226A1 (en) * | 2006-09-25 | 2008-04-03 | Thomas Mikolajick | Memory system and method of operating the memory system |
US7508713B2 (en) | 2007-03-29 | 2009-03-24 | Sandisk Corporation | Method of compensating variations along a word line in a non-volatile memory |
US7577031B2 (en) * | 2007-03-29 | 2009-08-18 | Sandisk Corporation | Non-volatile memory with compensation for variations along a word line |
CN101675481A (zh) * | 2007-03-29 | 2010-03-17 | 桑迪士克公司 | 非易失性存储器和补偿沿字线的压降的方法 |
US20080310210A1 (en) * | 2007-06-13 | 2008-12-18 | Dietmar Gogl | Semiconductor memory device and method of operation |
CN102000196B (zh) * | 2010-11-23 | 2012-01-18 | 王清令 | 一种治疗肛瘘的中药组合物 |
US9183912B2 (en) | 2012-05-17 | 2015-11-10 | Everspin Technologies, Inc. | Circuit and method for controlling MRAM cell bias voltages |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150189A (en) * | 1979-05-10 | 1980-11-21 | Nec Corp | Memory circuit |
TW411471B (en) * | 1997-09-17 | 2000-11-11 | Siemens Ag | Memory-cell device |
US6130835A (en) * | 1997-12-02 | 2000-10-10 | International Business Machines Corporation | Voltage biasing for magnetic RAM with magnetic tunnel memory cells |
WO2000042614A1 (de) * | 1999-01-13 | 2000-07-20 | Infineon Technologies Ag | Schreib-/lesearchitektur für mram |
DE10032273C2 (de) * | 2000-07-03 | 2002-07-18 | Infineon Technologies Ag | Verfahren und Anordnung zur Kompensation von parasitären Stromverlusten |
US6490217B1 (en) * | 2001-05-23 | 2002-12-03 | International Business Machines Corporation | Select line architecture for magnetic random access memories |
-
2000
- 2000-08-03 DE DE10037976A patent/DE10037976C2/de not_active Expired - Fee Related
-
2001
- 2001-07-16 EP EP01117216A patent/EP1178490A1/de not_active Withdrawn
- 2001-08-02 JP JP2001235533A patent/JP3739679B2/ja not_active Expired - Fee Related
- 2001-08-02 CN CNB011247630A patent/CN1146914C/zh not_active Expired - Fee Related
- 2001-08-02 TW TW090118872A patent/TWI235370B/zh not_active IP Right Cessation
- 2001-08-03 KR KR10-2001-0046925A patent/KR100443543B1/ko not_active IP Right Cessation
- 2001-08-03 US US09/922,471 patent/US6639829B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6639829B2 (en) | 2003-10-28 |
DE10037976C2 (de) | 2003-01-30 |
TWI235370B (en) | 2005-07-01 |
DE10037976A1 (de) | 2002-02-21 |
US20020021543A1 (en) | 2002-02-21 |
KR100443543B1 (ko) | 2004-08-09 |
EP1178490A1 (de) | 2002-02-06 |
JP2002124080A (ja) | 2002-04-26 |
KR20020011921A (ko) | 2002-02-09 |
CN1146914C (zh) | 2004-04-21 |
JP3739679B2 (ja) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748519A (en) | Method of selecting a memory cell in a magnetic random access memory device | |
EP1557841B1 (en) | Multilevel Resistive Memory device and its writing erasing method | |
US7411815B2 (en) | Memory write circuit | |
CN1146913C (zh) | 具有带磁致电阻存储效应的存储器单元的集成存储器 | |
US7701791B2 (en) | Low read current architecture for memory | |
US6477077B2 (en) | Non-volatile memory device | |
US8737151B2 (en) | Low read current architecture for memory | |
US7382664B2 (en) | Simultaneous reading from and writing to different memory cells | |
EP1653516A2 (en) | Magneto-resistive RAM | |
CN1459792A (zh) | 具有串联二极管的磁随机存取存储器的三次取样读出 | |
CN1338756A (zh) | 用于对磁阻随机存取存储器进行无损耗写入的装置 | |
US20220293171A1 (en) | Storage device | |
US7535754B2 (en) | Integrated circuit memory devices with MRAM voltage divider strings therein | |
US6836429B2 (en) | MRAM having two write conductors | |
US6515896B1 (en) | Memory device with short read time | |
US20120243303A1 (en) | Semiconductor storage device | |
US6826077B2 (en) | Magnetic random access memory with reduced parasitic currents | |
CN1503976A (zh) | 操作mram半导体内存排列之方法 | |
CN1335625A (zh) | 存储单元具有磁阻存储效应的集成存储器 | |
US6507513B1 (en) | Using delayed electrical pulses with magneto-resistive devices | |
JP2012069222A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040421 |