CN1321922A - 含有现场可编程门阵列的cpu系统复位方法 - Google Patents

含有现场可编程门阵列的cpu系统复位方法 Download PDF

Info

Publication number
CN1321922A
CN1321922A CN 00119550 CN00119550A CN1321922A CN 1321922 A CN1321922 A CN 1321922A CN 00119550 CN00119550 CN 00119550 CN 00119550 A CN00119550 A CN 00119550A CN 1321922 A CN1321922 A CN 1321922A
Authority
CN
China
Prior art keywords
cpu
reset
fpga
finishes
gate array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 00119550
Other languages
English (en)
Other versions
CN1151419C (zh
Inventor
蔡永明
曹烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB001195506A priority Critical patent/CN1151419C/zh
Publication of CN1321922A publication Critical patent/CN1321922A/zh
Application granted granted Critical
Publication of CN1151419C publication Critical patent/CN1151419C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

一种含有现场可编程门阵列的CPU系统复位方法,涉及数字通讯系统的复位方法。本发明所提供方法包括以下步骤:系统上电以后,首先由FPGA下载其编程内容;然后等待FPGA下载完毕后,CPU便开始有控制的复位;等CPU复位结束后;由CPU判断所有IC是否复位完毕;如果没有,则继续CPU对FPGA和系统中的其它IC进行复位,直至所有IC复位完毕;在所有IC均充分复位后,脱离复位状态,整个系统正常运行。该方法提高了系统的可靠性。

Description

含有现场可编程门阵列的CPU系统复位方法
本发明涉及一种数字通讯系统的复位方法，具体涉及以CPU为核心的含有现场可编程门阵列FPGA(Field-programmable GateArray)器件的系统复位方法。
对一般的CPU系统来说，复位通常无特殊要求，这种复位方法的流程如图1所示，一般做法是将CPU的复位信号与电路中其它集成电路IC(Integrate Circuit)直接相连，在CPU复位的同时，一并给其它的IC复位。这种做法的好处是简化了电路，缩短了系统复位时间，但也带来了不足之处：一旦某个IC器件工作出现了不正常，CPU不能通过对该器件单独复位，使它重新正常工作；另外还必须满足一个前提条件：施加于系统的复位时间必须比CPU的复位时间或其它IC器件的复位时间都要长，整个系统才能正常工作，任何一个IC，尤其是CPU没有充分复位都可能出现不可预料的后果。
在数字通讯领域，系统一般都比较复杂，除CPU外，往往还用到现场可编程门阵列FPGA以及其它IC器件。由于FPGA器件往往会被包含在CPU的最小系统中，如果FPGA器件工作不正常，CPU及其控制的系统将会出现不可预料的后果。因此，在整个系统上电时，要求FPGA先从可编程只读存储器PROM(Programmable Read-onlyMemory)中下载程序，同时要求CPU在其下载过程中始终保持复位状态；在FPGA下载完毕后，CPU经过充分复位后工作，然后再由CPU对FPGA中的寄存器设置初始值，最后有些专用IC也要求在CPU控制下进行复位或下载。这样系统各器件就对上电复位的顺序有着严格要求，采用原有的对整个系统一起进行复位的方法就很难符合系统的要求，因此需要对整个系统的复位方法重新作一个完整考虑。
本方法的目的就是克服传统复位方法的缺陷，对传统复位方法加以改进，提供一种简单可靠的方法来对含有FPGA的CPU系统进行有效的上电复位顺序控制，从而保证系统的正常运行。
实现本发明目的的关键在于充分利用FPGA在其程序下载完毕后会通过器件本身的一外部引脚产生由低到高的电平跳变信号，通过监测这一信号便能得知FPGA下载结束的准确时间，然后再用这一信号去控制CPU的复位芯片，让CPU开始有控制的复位，这样就避免了FPGA复位时间的不定因素。在CPU正常运行后，通过CPU的I/O口就可以控制FPGA以及其它IC器件的复位、下载等。
本发明所述的系统复位方法可归纳为以下步骤：
a)系统上电以后，由FPGA下载其编程内容；
b)等待FPGA下载完毕后，CPU便开始有控制的复位；
c)CPU复位结束后，由CPU对FPGA和系统中的其它IC进行复位；
d)由CPU判断所有IC是否复位完毕；
e)如果没有复位完，则重复步骤c)，直至所有IC复位完毕；
f)在所有IC均充分复位后，脱离复位状态，整个系统正常运行。
本发明提出的含有FPGA的CPU系统复位方法，通过电平跳变信号能够得知FPGA下载结束的准确时间，然后再用这一信号去控制CPU的复位芯片，让CPU开始进行有控制的复位，避免了FPGA复位时间的不定因素。在CPU正常运行后，通过CPU的I/O口就可以控制FPGA以及其它IC器件的复位、下载等，这样就克服了传统复位方法中的不足之处，提高了系统的可靠性。
下面结合附图和实施例，进一步说明本发明的技术方案。
图1是一种常用的系统复位方法的流程图；
图2是本发明所采用的系统复位方法的流程图；
图3是本发明所涉及的系统结构框图。
在图3中，以ALTERA公司的型号为EPF10K30E的FPGA为例，FPGA下载状态电平输出引脚在EPF10K30E中记作为INIT_D。该管脚在下载过程中保持低电平，一旦下载结束，立即跳变到高电平；将该引脚接到复位芯片的电压监测端，复位芯片的复位输出端接CPU的复位输入。可以任取CPU的I/O口，取定后将该I/O口定义为输出管脚，接到FPGA及其它IC芯片的复位输入端。
再结合图2具体说明利用本发明方法进行系统复位的过程：
首先，在步骤201，系统上电以后，先由FPGA下载其编程内容。此时INIT_D引脚为低电平，复位芯片检测到电压为低，便一直输出低电平，使CPU及其它IC器件处于复位状态；
步骤202,FPGA下载后，CPU便开始有控制的复位，此时INIT_D变为高电平，复位芯片检测出后，启动复位过程，此时会继续保持输出为低电平一段时间，以使CPU在这段时间内能充分复位，这段时间以后，输出变为高电平，CPU停止复位；
步骤203,CPU开始进行自身的初始化，同时将它的I/O口清零(或置位)，CPU对系统中的FPGA内部的寄存器及其它IC进行复位操作；
步骤204，由CPU判断所有的IC复位是否完成；如果没有完成，则重复步骤203，直至所有IC复位完毕；一旦复位完成，则将该I/O口置位(或清零)；
步骤205，至此整个系统的复位完成。
根据系统的实际需要，还可以添加相应的手动复位和看门狗复位。一旦程序跑飞，则通过手动复位和看门狗复位这两种方法来强制整个系统重新进行上述的复位过程。现在许多复位芯片均已把上述功能集成进去，只需CPU提供一I/O口定时去清看门狗的清零端，同时在外部接一个轻触开关即可。

Claims (2)

1、一种含有现场可编程门阵列的CPU系统复位方法，其特征在于包括以下步骤：
a)系统上电以后，由FPGA下载其编程内容(201)；
b)等待FPGA下载完毕后，CPU便开始有控制的复位(202)；
c)CPU复位结束后，由CPU对FPGA和系统中的其它IC进行复位(203)；
d)由CPU判断所有IC是否复位完毕(204)；
e)如果没有，则重复步骤c)(203)，直至所有IC复位完毕；
f)在所有IC均充分复位后，脱离复位状态，整个系统正常运行(205)。
2、如权利要求1所述的一种含有现场可编程门阵列的CPU系统复位方法，其特征在于所述的FPGA下载完毕的准确时间是通过监测FPGA在其程序下载完毕后所产生的由低到高的电平跳变信号得知的。
CNB001195506A 2000-07-29 2000-07-29 含有现场可编程门阵列的cpu系统复位方法 Expired - Fee Related CN1151419C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001195506A CN1151419C (zh) 2000-07-29 2000-07-29 含有现场可编程门阵列的cpu系统复位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001195506A CN1151419C (zh) 2000-07-29 2000-07-29 含有现场可编程门阵列的cpu系统复位方法

Publications (2)

Publication Number Publication Date
CN1321922A true CN1321922A (zh) 2001-11-14
CN1151419C CN1151419C (zh) 2004-05-26

Family

ID=4587794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001195506A Expired - Fee Related CN1151419C (zh) 2000-07-29 2000-07-29 含有现场可编程门阵列的cpu系统复位方法

Country Status (1)

Country Link
CN (1) CN1151419C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308789C (zh) * 2002-01-29 2007-04-04 中兴通讯股份有限公司 一种复位方法
CN100371892C (zh) * 2005-01-21 2008-02-27 华为技术有限公司 一种现场可编程门阵列的加载方法
CN100392559C (zh) * 2005-11-01 2008-06-04 中兴通讯股份有限公司 单板复位对象控制处理方法
CN102270028A (zh) * 2011-07-21 2011-12-07 曙光信息产业股份有限公司 一种基于fpga的龙芯主板自动复位的装置
CN102567036A (zh) * 2010-12-20 2012-07-11 西安奇维测控科技有限公司 一种利用fpga控制dsp程序加载运行的方法
CN107766285A (zh) * 2017-09-12 2018-03-06 郑州云海信息技术有限公司 一种基于fpga挂载外部存储的复位系统
CN110399026A (zh) * 2019-06-28 2019-11-01 苏州浪潮智能科技有限公司 基于fpga的多源单输出复位方法、装置及相关设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308789C (zh) * 2002-01-29 2007-04-04 中兴通讯股份有限公司 一种复位方法
CN100371892C (zh) * 2005-01-21 2008-02-27 华为技术有限公司 一种现场可编程门阵列的加载方法
CN100392559C (zh) * 2005-11-01 2008-06-04 中兴通讯股份有限公司 单板复位对象控制处理方法
CN102567036A (zh) * 2010-12-20 2012-07-11 西安奇维测控科技有限公司 一种利用fpga控制dsp程序加载运行的方法
CN102270028A (zh) * 2011-07-21 2011-12-07 曙光信息产业股份有限公司 一种基于fpga的龙芯主板自动复位的装置
CN107766285A (zh) * 2017-09-12 2018-03-06 郑州云海信息技术有限公司 一种基于fpga挂载外部存储的复位系统
CN107766285B (zh) * 2017-09-12 2021-06-01 郑州云海信息技术有限公司 一种基于fpga挂载外部存储的复位系统
CN110399026A (zh) * 2019-06-28 2019-11-01 苏州浪潮智能科技有限公司 基于fpga的多源单输出复位方法、装置及相关设备
CN110399026B (zh) * 2019-06-28 2021-12-03 苏州浪潮智能科技有限公司 基于fpga的多源单输出复位方法、装置及相关设备

Also Published As

Publication number Publication date
CN1151419C (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
US5781776A (en) Industrial controller permitting program editing during program execution
JP2000148226A (ja) 工業プロセスにおいて使用するための装置及び複数のこのような装置を備えたプラント並びにこのようなプラントの運転をシミュレ―トするための方法
CN1336588A (zh) 用动态可重构测试电路来跟踪硬件状态的方法和装置
CN1151419C (zh) 含有现场可编程门阵列的cpu系统复位方法
CN112000351B (zh) Bmc固件的更新方法、更新装置、更新设备及存储介质
JPS6160443B2 (zh)
US5600807A (en) Programmable controller capable of updating a user program during operation by switching between user program memories
CN111267111A (zh) 一种机器人控制方法、装置及系统
US6414871B1 (en) Systems and methods for programming programmable devices
CN101154178A (zh) 微机调试系统
CN101750992B (zh) 一种应用于可编程序控制器的通用顺序控制算法
JPS623516B2 (zh)
US5923886A (en) Automatic memory space switching method
US5623674A (en) Method for determining steerable interrupt request lines used by PCMCIA controllers
CN101356516B (zh) 半导体集成电路、包括半导体集成电路的系统设备及半导体集成电路控制方法
JPH035801A (ja) プログラマブルコントローラ
CN101370218A (zh) Gsm模块上电测试系统及方法
EP0393626B1 (en) Microcomputer with a built-in prom
JP3512658B2 (ja) 産業用制御装置のプログラミング方法およびプログラミングシステム
US6041371A (en) Asynchronous input/output for integrated circuits that latches external asynchronous signal in feedback path of state machine
EP1211516B1 (en) Circuit architecture for performing a trimming operation on integrated circuits
US6606609B1 (en) Apparatus and method for operating an integrated circuit
EP0528237A2 (en) A method for preparing control program and a preparing apparatus thereof
JPS59140572A (ja) 電子機器
CN107273134A (zh) 数控程序执行方法及装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ZTE CO., LTD.

Free format text: FORMER NAME OR ADDRESS: SHENZHENG CITY ZTE CO., LTD.

CP03 Change of name, title or address

Address after: 518057 Zhongxing building, science and technology south road, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee after: ZTE Corporation

Address before: 518057, Guangdong province Shenzhen Nanshan District hi tech Industrial Park, science and technology south road, ZTE building A block 6 floor of the legal department

Patentee before: Zhongxing Communication Co., Ltd., Shenzhen City

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040526

Termination date: 20140729

EXPY Termination of patent right or utility model