CN102567036A - 一种利用fpga控制dsp程序加载运行的方法 - Google Patents
一种利用fpga控制dsp程序加载运行的方法 Download PDFInfo
- Publication number
- CN102567036A CN102567036A CN2010106038288A CN201010603828A CN102567036A CN 102567036 A CN102567036 A CN 102567036A CN 2010106038288 A CN2010106038288 A CN 2010106038288A CN 201010603828 A CN201010603828 A CN 201010603828A CN 102567036 A CN102567036 A CN 102567036A
- Authority
- CN
- China
- Prior art keywords
- fpga
- pin
- dsp
- control
- contrl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种利用FPGA控制DSP程序加载运行的方法，包括：1.选用带有电源输出使能端EN的芯片来给DSP供电；2.把FPGA的某个IO管脚接到该使能端EN上；将该IO管脚暂命名为IO管脚CONTRL_EN；3.编写FPGA代码，在FPGA加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。本发明具有方法简单，使得电路设计和调试更简单更容易、高灵活性以及可靠性的优点，特别是在有多片DSP和FPGA互联时，便于任意定义DSP之间上电加载顺序和延时时间。这是任何专用芯片都无法实现的。
Description
技术领域
本发明涉及一种针对数字信号处理器DSP和大规模可编程逻辑器件FPGA进行程序加载的方法，具体涉及加载时如何避免冲突实现各自独立可靠加载的方法。
背景技术
现场可编程器件FPGA是近些年广泛应用的器件，它具有集成度高、体积小、功耗低、高可靠性、高安全性、系统成本低、灵活性好便于连接等特点，因而在现代电子技术中得到广泛应用。在嵌入式系统硬件设计中，经常会把FPGA和数字信号处理器DSP连接在一起，充分利用FPGA片内丰富的IO资源进行扩展，弥补DSP运算能力强而控制能力弱的缺点。
现在常用的电路设计方法有两种。一种是利用8位或16位总线缓冲器245来隔离DSP和FPGA之间的联系，避免上电时总线冲突形成竞争造成DSP加载失败的现象。这种方法的缺点是所需器件较多，电路板布局费时，在对体积敏感场合比较麻烦。特别是在多片FPGA和DSP之间互联时，这种缺点表现得尤为明显，大大增加了电路板布局工作量，使系统可靠性明显降低。另一种是采用专门上电顺序控制芯片来实现对不同的DSP进行加载，这种方法缺点是上电顺序受专用芯片控制，不能随意更改，很不灵活，一旦做好无法更改，不能满足用户多样化需求。
发明内容
本发明的目的在于提供了一种利用FPGA控制DSP程序加载运行的方法。其通过控制DSP和FPGA上电时序实现两者分别加载；上电后，不对FPGA做控制，先让FPGA加载，等FPGA加载成功后发出控制信号使DSP得电，然后DSP再加载。
该方法关键是把FPGA上电后IO口自身的固有特性和控制DSP的电源芯片的输出控制结合起来。
本发明的技术解决方案是：
一种利用FPGA控制DSP程序加载运行的方法，其特殊之处在于，该方法包括：
1】选用带有电源输出使能端EN的芯片来给DSP供电；
2】把FPGA的某个IO管脚接到该使能端EN上；将该IO管脚暂命名为IO管脚CONTRL_EN；
3】编写FPGA代码，在FPGA加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。
上述利用FPGA控制DSP程序加载运行的方法，其特殊之处在于：
若有多DSP和FPGA互联时，则选择多个不同的IO管脚IO2、IO……分别接到对应的电源芯片的控制使能端EN2、EN3……；
按上面3】所示编写不同的延时控制指令，控制使能端EN2、EN3……，即可。
上述编写FPGA代码的程序包括VHDL以及Verilog。
上述DSP型号为TMS320C6713，所述FPGA型号是XILINX公司的X3CS400AN。
本发明的优点在于：
1.方法简单，使得电路设计和调试更简单更容易。
2.高灵活性。特别是在有多片DSP和FPGA互联时，便于任意定义DSP之间上电加载顺序和延时时间。这是任何专用芯片都无法实现的。
3.很高的可靠性。利用FPGA上电后IO口自身的固有特性控制DSP的电源芯片的输出，不依赖任何外部电路。
附图说明
图1为上电后FPGA管脚状态和DSP加载图；
图2为多片DSP加载连接方式。
具体实施方式
本发明是：把FPGA的某个IO管脚连接到DSP的电源芯片控制端，用来控制电源芯片的输出。电源芯片控制端只有在高电平时才能输出电流，在低电平时被禁止输出。
参见图1中曲线1所示，FPGA在上电加载器件其IO管脚输出固定为高电平，这是其固有特性，不受其它因素影响。只有当FPGA加载完毕后，通过程序控制才能输出低电平。只有此时，才能使DSP的电源芯片输出电流，然后DSP才能开始程序加载。而此时，FPGA已经加载完毕并处于待命状态，DSP无法影响其加载。详见图1中曲线2所示。
本发明的具体过程是：
1】电路设计时应选用带有电源输出使能端EN的芯片来给DSP供电。
2】把FPGA的某个IO管脚(暂命名为CONTRL_EN)接到该使能端EN上。
3】可用任意语言如VHDL、Verilog等编写FPGA代码，在加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。
4】若有多DSP和FPGA互联时，则可选择多个不同的IO管脚(IO2、IO……)分别接到对应的电源芯片的控制使能端(EN2、EN3……)，参见图2。
5】按上面3】所示编写不同的延时控制指令，控制使能端EN2、EN3……，即可。
Claims (4)
1.一种利用FPGA控制DSP程序加载运行的方法，其特征在于，该方法包括：
1】选用带有电源输出使能端EN的芯片来给DSP供电；
2】把FPGA的某个IO管脚接到该使能端EN上；将该IO管脚暂命名为IO管脚CONTRL_EN；
3】编写FPGA代码，在FPGA加载结束后使IO管脚CONTRL_EN输出低电平，并一直保持。
2.根据权利要求1所述利用FPGA控制DSP程序加载运行的方法，其特征在于：
若有多DSP和FPGA互联时，则选择多个不同的IO管脚IO2、IO……分别接到对应的电源芯片的控制使能端EN2、EN3……；
按上面3】所示编写不同的延时控制指令，控制使能端EN2、EN3……，即可。
3.根据权利要求1或2任一所述利用FPGA控制DSP程序加载运行的方法，其特征在于：所述编写FPGA代码的程序包括VHDL以及Verilog。
4.根据权利要求3所述利用FPGA控制DSP程序加载运行的方法，其特征在于：所述DSP型号为TMS320C6713，所述FPGA型号是XILINX公司的X3CS400AN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106038288A CN102567036A (zh) | 2010-12-20 | 2010-12-20 | 一种利用fpga控制dsp程序加载运行的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106038288A CN102567036A (zh) | 2010-12-20 | 2010-12-20 | 一种利用fpga控制dsp程序加载运行的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102567036A true CN102567036A (zh) | 2012-07-11 |
Family
ID=46412545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010106038288A Pending CN102567036A (zh) | 2010-12-20 | 2010-12-20 | 一种利用fpga控制dsp程序加载运行的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102567036A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104185027A (zh) * | 2014-09-10 | 2014-12-03 | 中航华东光电有限公司 | 一种基于fpga的编解码芯片的使能端的控制方法 |
| CN109254549A (zh) * | 2018-08-31 | 2019-01-22 | 上海集成电路研发中心有限公司 | 一种fpga网络及其工作方法 |
| CN112711560A (zh) * | 2021-02-10 | 2021-04-27 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | ZYNQ芯片单点连接RapidIO总线的重构方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321922A (zh) * | 2000-07-29 | 2001-11-14 | 深圳市中兴通讯股份有限公司 | 含有现场可编程门阵列的cpu系统复位方法 |
| CN2718635Y (zh) * | 2004-03-03 | 2005-08-17 | 中兴通讯股份有限公司 | 多电源上电顺序控制电路 |
| CN201247016Y (zh) * | 2008-06-04 | 2009-05-27 | 西安石油大学 | 一种工业电雷管可靠性试验检测电路 |
-
2010
- 2010-12-20 CN CN2010106038288A patent/CN102567036A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321922A (zh) * | 2000-07-29 | 2001-11-14 | 深圳市中兴通讯股份有限公司 | 含有现场可编程门阵列的cpu系统复位方法 |
| CN2718635Y (zh) * | 2004-03-03 | 2005-08-17 | 中兴通讯股份有限公司 | 多电源上电顺序控制电路 |
| CN201247016Y (zh) * | 2008-06-04 | 2009-05-27 | 西安石油大学 | 一种工业电雷管可靠性试验检测电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104185027A (zh) * | 2014-09-10 | 2014-12-03 | 中航华东光电有限公司 | 一种基于fpga的编解码芯片的使能端的控制方法 |
| CN109254549A (zh) * | 2018-08-31 | 2019-01-22 | 上海集成电路研发中心有限公司 | 一种fpga网络及其工作方法 |
| CN112711560A (zh) * | 2021-02-10 | 2021-04-27 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | ZYNQ芯片单点连接RapidIO总线的重构方法 |
| CN112711560B (zh) * | 2021-02-10 | 2023-05-26 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | ZYNQ芯片单点连接RapidIO总线的重构方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101604244B (zh) | 一种实现fpga上电即用和远程升级的装置及方法 | |
| CN107579559B (zh) | 一种Type-C接口充电电路、充电控制方法及电子设备 | |
| CN101162452A (zh) | 多输入/输出串行外围接口及数据传输方法 | |
| CN101770279A (zh) | 减少处理器电力损耗的方法以及系统 | |
| US20190326760A1 (en) | Charging control system | |
| CN109613970B (zh) | 一种基于fpga和dsp架构的低功耗处理方法 | |
| CN102567036A (zh) | 一种利用fpga控制dsp程序加载运行的方法 | |
| CN101277107B (zh) | 减小低功率模式中的泄漏功率 | |
| CN100478935C (zh) | Pcie通道扩展装置、系统及其配置方法 | |
| CN103728896A (zh) | 一种控制多路电源上电顺序的方法及装置 | |
| CN102609071A (zh) | 桥接装置以及桥接装置的省电操作方法 | |
| CN103870292A (zh) | Fpga自动加载逻辑的装置及方法 | |
| CN102141833A (zh) | Usb电源管理系统及其方法 | |
| CN106502363A (zh) | 一种多节点服务器系统的供电系统 | |
| CN102012877B (zh) | 利用cpld扩展嵌入式处理器的gpio的嵌入式程控交换机 | |
| CN108595354A (zh) | 一种无芯笔记本电脑及笔记本电脑 | |
| US11592884B2 (en) | Power management of discrete communication port components | |
| CN201690269U (zh) | 手持抄表终端电源控制电路 | |
| CN103915864B (zh) | 具有电源控制功能的电子装置 | |
| CN107436856B (zh) | 具有直接控制的通信装置及相关方法 | |
| CN108762456A (zh) | 一种机架式服务器供电架构及其实现方法 | |
| US9774712B2 (en) | Modular control interface | |
| CN102789428B (zh) | 一种指令高速缓冲存储器装置及其控制方法 | |
| CN207867492U (zh) | 一种无芯笔记本电脑及笔记本电脑 | |
| CN105224059A (zh) | 远端存取数据的方法以及本地端装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |