CN110399026B - 基于fpga的多源单输出复位方法、装置及相关设备 - Google Patents
基于fpga的多源单输出复位方法、装置及相关设备 Download PDFInfo
- Publication number
- CN110399026B CN110399026B CN201910574679.8A CN201910574679A CN110399026B CN 110399026 B CN110399026 B CN 110399026B CN 201910574679 A CN201910574679 A CN 201910574679A CN 110399026 B CN110399026 B CN 110399026B
- Authority
- CN
- China
- Prior art keywords
- reset
- target
- source
- module
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012163 sequencing technique Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于FPGA的多源单输出复位方法，包括：获取待复位模块的配置信息；依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。上述的复位方法中，将与所述待复位模块相关的各个目标复位信号依据复位顺序当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，避免了目标复位信号接收不全的问题。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于FPGA的多源单输出复位方法、装置及相关设备。
背景技术
随着异构加速日益广泛的应用，基于现场可编程门阵列FPGA的加速卡也发展迅速。加速卡FPGA通过PCIE接口与服务器主机连接，服务器主机通过PCIE接口将需要加速的数据发送给加速卡FPGA，加速卡FPGA处理完成后通过PCIE接口返回相关的数据。为了支持加速卡对应用的处理，FPGA内部实现的是一整个支持包，分为众多小模块，而大部分的模块都需要复位。
针对同一个模块，在复位源可能有多个时，若该模块的端口已经固定则只能接收一个复位输入信号，导致了该模块的目标复位信号接收不全。
发明内容
有鉴于此，本发明提供一种基于FPGA的多源单输出复位方法、装置及相关设备，用以解决现有技术中针对同一个模块，在复位源可能有多个时，若该模块的端口已经固定则只能接收一个复位输入信号，导致了该模块的目标复位信号接收不全的问题，具体方案如下：
一种基于FPGA的多源单输出复位方法，包括：
获取待复位模块的配置信息；
依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
上述的方法，可选的，还包括：
若系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。
上述的方法，可选的，获取待复位模块的配置信息包括：
获取所述待复位模块的标识；
依据所述标识，查找与所述标识匹配的配置文件。
上述的方法，可选的，依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期，包括：
获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
上述的方法，可选的，还包括：
获取所述配置信息中的复位类型；
依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
一种基于FPGA的多源单输出复位装置，包括：
获取模块，用于获取待复位模块的配置信息；
确定模块，用于依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
复位模块，用于依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
上述的装置，可选的，所述获取模块包括：
第一获取单元，用于获取所述待复位模块的标识；
查找单元，用于依据所述标识，查找与所述标识匹配的配置文件。
上述的装置，可选的，所述确定模块包括：
第二获取单元，用于获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
删除单元，用于在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
异或单元，用于将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
排序单元，用于依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
一种存储介质，，所述存储介质包括存储的程序，其中，所述程序执行上述的基于FPGA的多源单输出复位方法。
一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行上述的基于FPGA的多源单输出复位方法。
与现有技术相比，本发明包括以下优点：
本发明公开了一种基于FPGA的多源单输出复位方法，包括：获取待复位模块的配置信息；依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。上述的复位方法中，将与所述待复位模块相关的各个目标复位信号依据复位顺序当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，避免了目标复位信号接收不全的问题。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种基于FPGA的多源单输出复位方法流程图；
图2为本申请实施例公开的一种基于FPGA的多源单输出复位方法又一流程图；
图3为本申请实施例公开的一种基于FPGA的多源单输出复位方法又一流程图；
图4为本申请实施例公开的一种基于FPGA的多源单输出复位装置结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
本发明公开了一种基于FPGA的多源单输出复位方法、装置及相关设备，应用在基于FPGA的加速卡中模块的复位过程中。加速卡FPGA通过PCIE接口与服务器主机连接，服务器主机通过PCIE接口将需要加速的数据发送给加速卡FPGA，加速卡FPGA处理完成后通过PCIE接口返回相关的数据。为了支持加速卡对应用的处理，FPGA内部实现的是一整个支持包，分为众多小模块，而大部分的模块都需要时钟和复位，而复位源可能有多个，本发明所述复位方法用于解决对应多个模块只有一个端口而复位源有多个的复位问题，所述复位方法的执行流程如图1所示，包括步骤：
S101、获取待复位模块的配置信息；
本发明实施例中，所述待复位模块为系统中需要进行复位操作的模块，其中，与所述待复位模块对应的复位源为多个，并且所述待复位模块也可以为多个，需要保证多个待复位模块对应的目标复位信号，目标复位信号的复位顺序和目标复位信号之间的延时周期相同，其中，所述配置信息中存储有所述待复位模块的目标复位信号，目标复位信号的复位顺序和目标复位信号之间的延时周期，所述配置信息时预先通过终端配置好的，所述配置文件存储在寄存器组或者其它存储介质中。其中，所述终端可以是Host主机，所述待复位模块可以时控制器或者是传感器等，本发明实施例中对所述待复位模块不进行限定。
S102、依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
本发明实施例中，在各个复位源中并不是所有的复位源都与所述待复位模块匹配，需要依据所述配置信息在所述各个复位源中筛选出与所述待复位模块对应的各个目标复位源，所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。其中，复位源可以全局复位源、软复位源、PCIE复位源或者watchdog复位源等，本发明实施例中，对复位源的类型和数量不进行限制。
S103、依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
本发明实施例中，依据所述复位顺获取相邻目标复位信号之间的延时周期，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。例如，所述待复位模块对应的目标复位源为A、B和C，复位顺序为C、B和A，延时周期为C完成复位后一个延时周期B进行复位，B完成复位后两者周期A进行复位。
本发明公开了一种基于FPGA的多源单输出复位方法，包括：获取待复位模块的配置信息；依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。上述的复位方法中，将与所述待复位模块相关的各个目标复位信号依据复位顺序当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，避免了目标复位信号接收不全的问题。
本发明实施例中，上述的服务过程中，对复位的类型没有进行限定，因此，可以针对所述系统中默认的复位类型进行限定，也可以在所述配置信息中添加复位类型的设定，若所述配置信息中设定有所述复位类型时，获取所述配置类型，依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，其中，所述复位类型可以为同步复位或者异步复位。
本发明实施例中，若所述系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，可以为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。
本发明实施例中，获取待复位模块的配置信息的方法流程如图2所示，包括步骤：
S201、获取所述待复位模块的标识；
本发明实施例中，在构建配置文件时，针对每一类型的模块，与该类型模块对应的配置文件和该类型模块具有相同的标识或者关联标识。其中，所述标识可以为数字、字母、文字、编号或者其它优选形式的标识，本发明实施例中对标识存在的具体形式不进行限定。
S202、依据所述标识，查找与所述标识匹配的配置文件。
本发明实施例中，在各个配置文件中，依据所述标识，查找与所述标识匹配的配置文件，其中，所述匹配可以为相同或者具有预设的关联关系。
本发明实施例中，依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期的方法流程如图3所示，包括步骤：
S301、获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
本发明实施例中，解析所述配置文件，获取所述配置文件中的待过滤复位源、延时周期和复位顺序，其中，所述待过滤复位源可以是具体的名称或者可以代表复位源的标识，所述延时周期指存在相邻关系的两个复位源之间的作用的延迟周期，所述复位顺序为目标复位源的各个目标复位信号的复位顺序，其中，所述待过滤复位源、所述延时周期和所述复位顺序可以不同时存在，依据具体的情况进行配置。
S302、在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
本发明实施例中，在各个复位源中，可以依据所述待过滤复位源的名称对所述各个复位源中的复位源进行删除，也可以依据所述待过滤复位元的标识，在各个复位源中查找与所述标识相同的复位源进行删除，其中，所述标识可以为数字、字母、文字、编号或者其它优选形式的标识，本发明实施例中对标识存在的具体形式不进行限定。
S303、将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
本发明实施例中，获取所述各个目标复位源的复位信号，进行或操作生成目标复位信号。
S304、依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
本发明实施例中，依据所述复位顺序对所述各个目标复位信号进行排序，根据配置的延时周期，将所述各个目标复位信号经过对应的延时周期后输出。
基于上述的一种基于FPGA的多源单输出复位方法，本发明实施例中还提供了一种基于FPGA的多源单输出复位装置，所述复位装置的结构框图如图4所示，包括：
获取模块401、确定模块402和复位模块403。
其中，
所述获取模块401，用于获取待复位模块的配置信息；
所述确定模块402，用于依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
所述复位模块403，用于依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
本发明公开了一种基于FPGA的多源单输出复位装置，包括：获取待复位模块的配置信息；依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。上述的复位装置中，将与所述待复位模块相关的各个目标复位信号依据复位顺序当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位，避免了目标复位信号接收不全的问题。
本发明实施例中，所述获取模块401包括：
第一获取单元404和查找单元405。
其中，
所诉第一获取单元404，用于获取所述待复位模块的标识；
所述查找单元405，用于依据所述标识，查找与所述标识匹配的配置文件。
本发明实施例中，所述确定模块402包括：
第二获取单元406、删除单元407、异或单元408和排序单元409。
其中，
所述第二获取单元406，用于获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
所述删除单元407，用于在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
所述异或单元408，用于将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
所述排序单元409，用于依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
所述复位装置包括处理器和存储器，上述获取模块、确定模块和复位模块等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来避免目标复位信号接收不全的问题。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
本发明实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述业务网关的信息附带方法。
本发明实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述基于FPGA的多源单输出复位方法。
本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现以下步骤：
一种基于FPGA的多源单输出复位方法，包括：
获取待复位模块的配置信息；
依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
上述的方法，可选的，还包括：
若系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。
上述的方法，可选的，获取待复位模块的配置信息包括：
获取所述待复位模块的标识；
依据所述标识，查找与所述标识匹配的配置文件。
上述的方法，可选的，依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期，包括：
获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
上述的方法，可选的，还包括：
获取所述配置信息中的复位类型；
依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有如下方法步骤的程序：
一种基于FPGA的多源单输出复位方法，包括：
获取待复位模块的配置信息；
依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
上述的方法，可选的，还包括：
若系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。
上述的方法，可选的，获取待复位模块的配置信息包括：
获取所述待复位模块的标识；
依据所述标识，查找与所述标识匹配的配置文件。
上述的方法，可选的，依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期，包括：
获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期。
上述的方法，可选的，还包括：
获取所述配置信息中的复位类型；
依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上对本发明所提供的基于FPGA的多源单输出复位方法、装置及相关设备进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种基于FPGA的多源单输出复位方法，其特征在于，包括：
获取待复位模块的配置信息包括：获取所述待复位模块的标识；依据所述标识，查找与所述标识匹配的配置文件；
依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期，包括：获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期；
依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
2.根据权利要求1所述的方法，其特征在于，还包括：
若系统中还存在与所述待复位模块的复位源和/或复位顺序和/或延时周期不同的其余待复位模块时，为所述其余待复位模块单独设定复位源、复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期。
3.根据权利要求1所述的方法，其特征在于，还包括：
获取所述配置信息中的复位类型；
依据所述复位类型，在所述复位顺序下当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
4.一种基于FPGA的多源单输出复位装置，其特征在于，包括：
获取模块，用于获取待复位模块的配置信息；
所述获取模块包括：
第一获取单元，用于获取所述待复位模块的标识；
查找单元，用于依据所述标识，查找与所述标识匹配的配置文件；
确定模块，用于依据所述配置信息确定待复位模块的各个目标复位源、所述各个目标复位源的目标复位信号的复位顺序、以及在所述复位顺序下所述各个目标复位信号之间的延时周期；
所述确定模块包括：
第二获取单元，用于获取所述配置文件中包含的待过滤复位源、延时周期和复位顺序；
删除单元，用于在各个复位源中将所述待过滤复位源进行删除，得到各个目标复位源；
异或单元，用于将所述各个目标复位源的复位信号进行或操作生成各个目标复位信号；
排序单元，用于依据所述复位顺序对所述各个目标复位信号进行排序且各个目标复位信号之间间隔对应的延时周期；
复位模块，用于依据所述复位顺序，当时间满足对应的延时周期时，依据对应的目标复位信号对所述待复位模块进行复位。
5.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序执行权利要求1至3中任意一项所述的基于FPGA的多源单输出复位方法。
6.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至3中任意一项所述的基于FPGA的多源单输出复位方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910574679.8A CN110399026B (zh) | 2019-06-28 | 2019-06-28 | 基于fpga的多源单输出复位方法、装置及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910574679.8A CN110399026B (zh) | 2019-06-28 | 2019-06-28 | 基于fpga的多源单输出复位方法、装置及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110399026A CN110399026A (zh) | 2019-11-01 |
| CN110399026B true CN110399026B (zh) | 2021-12-03 |
Family
ID=68323655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910574679.8A Active CN110399026B (zh) | 2019-06-28 | 2019-06-28 | 基于fpga的多源单输出复位方法、装置及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110399026B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111930214B (zh) * | 2020-08-14 | 2022-04-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种fpga加速卡复位的方法、装置及fpga加速卡 |
| CN113792509B (zh) * | 2021-11-16 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种复位信号平衡方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321922A (zh) * | 2000-07-29 | 2001-11-14 | 深圳市中兴通讯股份有限公司 | 含有现场可编程门阵列的cpu系统复位方法 |
| CN102236398A (zh) * | 2011-07-21 | 2011-11-09 | 曙光信息产业(北京)有限公司 | 一种龙芯刀片主板冷启动的方法 |
| CN102270029A (zh) * | 2011-07-21 | 2011-12-07 | 曙光信息产业(北京)有限公司 | 一种龙芯刀片主板热启动的方法 |
| CN107992179A (zh) * | 2017-11-01 | 2018-05-04 | 湖北三江航天万峰科技发展有限公司 | 一种多处理器平台的上下电和复位控制装置 |
| CN109408132A (zh) * | 2017-08-15 | 2019-03-01 | 腾讯科技（深圳）有限公司 | 一种配置文件处理方法及服务器、用户终端、存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553491B1 (en) * | 1999-12-29 | 2003-04-22 | Intel Corporation | Configuring devices in a computer system |
| CN101149636B (zh) * | 2007-10-23 | 2010-07-07 | 华为技术有限公司 | 复位系统和方法 |
| CN102023693B (zh) * | 2010-12-01 | 2014-09-10 | 中兴通讯股份有限公司 | 记载复位时间的方法和装置 |
| CN103823698A (zh) * | 2014-02-27 | 2014-05-28 | 四川九洲电器集团有限责任公司 | Fpga和dsp目标程序的烧写和启动的方法及设备 |
| CN106528244B (zh) * | 2016-11-25 | 2019-05-03 | 迈普通信技术股份有限公司 | Fpga配置文件自动加载系统及方法 |
| CN109582458A (zh) * | 2017-09-28 | 2019-04-05 | 北京国双科技有限公司 | 资源信息加载方法、装置、存储介质及处理器 |
-
2019
- 2019-06-28 CN CN201910574679.8A patent/CN110399026B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1321922A (zh) * | 2000-07-29 | 2001-11-14 | 深圳市中兴通讯股份有限公司 | 含有现场可编程门阵列的cpu系统复位方法 |
| CN102236398A (zh) * | 2011-07-21 | 2011-11-09 | 曙光信息产业(北京)有限公司 | 一种龙芯刀片主板冷启动的方法 |
| CN102270029A (zh) * | 2011-07-21 | 2011-12-07 | 曙光信息产业(北京)有限公司 | 一种龙芯刀片主板热启动的方法 |
| CN109408132A (zh) * | 2017-08-15 | 2019-03-01 | 腾讯科技（深圳）有限公司 | 一种配置文件处理方法及服务器、用户终端、存储介质 |
| CN107992179A (zh) * | 2017-11-01 | 2018-05-04 | 湖北三江航天万峰科技发展有限公司 | 一种多处理器平台的上下电和复位控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110399026A (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104899220B (zh) | 应用程序推荐方法和系统 | |
| CN111241389B (zh) | 一种基于矩阵的敏感词过滤方法、装置、电子设备、存储介质 | |
| CN111104421A (zh) | 一种基于数据接口标准配置的数据查询方法及装置 | |
| US20170124325A1 (en) | Decision forest compilation | |
| CN113505272B (zh) | 基于行为习惯的控制方法和装置、电子设备和存储介质 | |
| CN110399026B (zh) | 基于fpga的多源单输出复位方法、装置及相关设备 | |
| CN109815112B (zh) | 基于功能测试的数据调试方法、装置及终端设备 | |
| CN110708360A (zh) | 一种信息处理方法、系统和电子设备 | |
| CN107748772B (zh) | 一种商标识别方法及装置 | |
| CN107071553B (zh) | 一种修改视频语音的方法、装置和计算机可读存储介质 | |
| CN111597553A (zh) | 病毒查杀中的进程处理方法、装置、设备及存储介质 | |
| CN112256517B (zh) | 基于lstm-dssm的虚拟化平台的日志分析方法及装置 | |
| CN112749258A (zh) | 数据搜索的方法和装置、电子设备和存储介质 | |
| CN109783139B (zh) | 软件界面特征提取方法、装置及电子设备 | |
| CN106651408B (zh) | 一种数据分析方法及装置 | |
| CN112671878A (zh) | 一种区块链的信息订阅方法、装置、服务器和存储介质 | |
| CN109101630B (zh) | 一种应用程序搜索结果的生成方法、装置及设备 | |
| CN108733828B (zh) | 公司名称的提取方法、装置和计算机可读介质 | |
| CN108170693B (zh) | 推送热词的方法及装置 | |
| CN109284268A (zh) | 一种快速解析日志的方法、系统及电子设备 | |
| CN112818007B (zh) | 数据处理方法、装置及可读存储介质 | |
| CN114611039A (zh) | 异步加载规则的解析方法、装置、存储介质和电子设备 | |
| CN111859089B (zh) | 一种用于互联网信息的错词检测控制方法 | |
| CN114048136A (zh) | 测试类型确定方法、装置、服务器、介质及产品 | |
| CN110059272B (zh) | 一种页面特征识别方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |