CN107766285A - 一种基于fpga挂载外部存储的复位系统 - Google Patents

一种基于fpga挂载外部存储的复位系统 Download PDF

Info

Publication number
CN107766285A
CN107766285A CN201710818574.3A CN201710818574A CN107766285A CN 107766285 A CN107766285 A CN 107766285A CN 201710818574 A CN201710818574 A CN 201710818574A CN 107766285 A CN107766285 A CN 107766285A
Authority
CN
China
Prior art keywords
reset
fpga
external storage
interface
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710818574.3A
Other languages
English (en)
Other versions
CN107766285B (zh
Inventor
黄冰冰
张燕群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710818574.3A priority Critical patent/CN107766285B/zh
Publication of CN107766285A publication Critical patent/CN107766285A/zh
Application granted granted Critical
Publication of CN107766285B publication Critical patent/CN107766285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种基于FPGA挂载外部存储的复位系统，包括FPGA、外部存储、与门和外部复位控制模块；FPGA的数据接口与外部存储的数据接口连接；外部软复位控制单元连接FPGA的软复位接口和与门的第一输入端；外部硬复位控制单元连接FPGA的硬复位接口和与门的第二输入端；外部存储的复位接口连接与门的输出端和FPGA的GPIO；与门用于隔离复位信号和外部存储，还用于保证软复位和硬复位的复位信号都可以对外部存储进行复位操作；GPIO用于FPGA内部触发硬复位或软件触发FPGA硬复位时，给外部存储提供复位信号。本发明实现无论FPGA在任何复位操作后，都可以与外部存储之间保持正常通信状态，增强了系统的稳定性。

Description

一种基于FPGA挂载外部存储的复位系统
技术领域
本发明属于FPGA存储领域，具体涉及一种基于FPGA挂载外部存储的复位系统。
背景技术
随着FPGA性能的增强和资源数量的增多，FPGA需要越来越大的存储空间存储数据信息，由于FPGA体积的限制和片上ROM容量的限制，迫使FPGA要通过外部挂载ROM的方式来扩充存储空间。为增强系统的稳定性，在系统出现问题时，系统会通过复位的方式来重新启动，由于FPGA与外部存储的寻址模式不同，需要在复位FPGA的同时复位外部存储，以保证FPGA与外部存储在复位后可以正常通信。
如图1所示，目前现有解决方案是将FPGA软复位输出管脚连接至外部存储的复位输入管脚，以实现在复位FPGA的同时，也实现外部存储复位。如果FPGA内部触发了一个硬复位，由于FPGA硬复位管脚只能做输入，不能做输出，即在FPGA硬复位时，外部存储没有进行复位动作，这样将可能会导致FPGA复位后无法与外部存储正常通信，甚至可能导致外部存储中的文件系统损坏，导致整个系统无法正常工作。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种基于FPGA挂载外部存储的复位系统，是非常有必要的。
发明内容
本发明的目的在于，针对上述FPGA复位后与外部挂载存储无法正常通信的缺陷，提供一种基于FPGA挂载外部存储的复位系统，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
一种基于FPGA挂载外部存储的复位系统，包括FPGA、外部存储、与门和外部复位控制模块；
FPGA包括FPGA的数据接口、软复位接口、硬复位接口以及GPIO；
外部存储包括外部存储的数据接口和复位接口；
外部复位控制模块包括外部软复位控制单元和外部硬复位控制单元；
与门包括第一输入端、第二输入端和输出端；
FPGA的数据接口与外部存储的数据接口连接；
外部软复位控制单元连接FPGA的软复位接口和与门的第一输入端；外部硬复位控制单元连接FPGA的硬复位接口和与门的第二输入端；外部存储的复位接口连接与门的输出端和FPGA的GPIO；
与门用于隔离复位信号和外部存储，还用于保证软复位和硬复位的复位信号都可以对外部存储进行复位操作；
GPIO用于FPGA内部触发硬复位或软件触发FPGA硬复位时，给外部存储提供复位信号。
进一步地，FPGA的数据接口采用QSPI接口，外部存储的数据接口采用QSPI接口。
进一步地，外部存储采用QSPI接口的Flash。QSPI接口的Flash可以实现数据读写速率高速和稳定性高。
进一步地，FPGA采用Altera的 Cyclone V型号的FPGA。Altera Cyclone V 型号的FPGA内部集成了一个ARM内核，QSPI接口由ARM核进行控制，通过QSPI接口挂载QSPI Flash来扩展FPGA存储空间，以保证FPGA的高速和大容量数据吞吐量。
进一步地，软件通过控制寄存器触发FPGA硬复位。
进一步地，当外部触发硬复位时，外部硬复位控制单元发送硬复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当外部触发软复位时，外部软复位控制单元发送软复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当FPGA内部触发硬复位或软件触发FPGA硬复位时，GPIO发送复位信号给外部存储。
本发明的有益效果在于：
本发明实现无论FPGA在任何复位操作后，都可以与外部存储之间保持正常通信状态，增强了系统的稳定性。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
图1为现有技术的FPGA挂载外部存储的复位系统示意图；
图2为本发明的基于FPGA挂载外部存储的复位系统连接示意图；
其中，1-FPGA；1.1-FPGA的数据接口；1.2-软复位接口；1.3-硬复位接口；1.4-FPGA的GPIO；2-外部存储；2.1-外部存储的数据接口；2.2-复位接口；3-外部复位控制模块；3.1-外部软复位控制单元；3.2-外部硬复位控制单元；4-与门；4.1-第一输入端；4.2-第二输入端；4.3-输出端。
具体实施方式：
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明具体实施例中的附图，对本发明中的技术方案进行清楚、完整地描述。
如图2所示，本发明提供一种基于FPGA挂载外部存储的复位系统，包括FPGA 1、外部存储2、与门4和外部复位控制模块3；FPGA采用Altera的 Cyclone V型号的FPGA；
FPGA1包括FPGA的数据接口1.1、软复位接口1.2、硬复位接口1.3以及GPIO 1.4；FPGA的数据接口1.1采用QSPI接口；
外部存储2包括外部存储的数据接口2.1和复位接口2.2；外部存储的数据接口2.1采用QSPI接口；外部存储2采用QSPI接口的Flash；
外部复位控制模块3包括外部软复位控制单元3.1和外部硬复位控制单元3.2；
与门4包括第一输入端4.1、第二输入端4.2和输出端4.3；
FPGA的数据接口1.1与外部存储的数据接口2.1连接；
外部软复位控制单元3.1连接FPGA 1的软复位接口1.2和与门4的第一输入端4.1；外部硬复位控制单元3.2连接FPGA 1的硬复位接口1.3和与门4的第二输入端4.3；外部存储2的复位接口2.2连接与门4的输出端4.3和FPGA 1的GPIO 1.4；
与门4用于隔离复位信号和外部存储2，还用于保证软复位和硬复位的复位信号都可以对外部存储2进行复位操作；
GPIO 1.4用于FPGA 1内部触发硬复位或软件触发FPGA 1硬复位时，给外部存储2提供复位信号；软件通过控制寄存器触发FPGA硬复位；
当外部触发硬复位时，外部硬复位控制单元发送硬复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当外部触发软复位时，外部软复位控制单元发送软复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当FPGA内部触发硬复位或软件触发FPGA硬复位时，GPIO发送复位信号给外部存储。
FPGA与QSPI接口的Flash支持的地址寻址模式不同，在FPGA进行复位操作后，FPGA寻址模式为3-bit模式，此时，QSPI接口的Flash也同时进行复位操作后，读取存储在Preloader和Uboot中的寻址模式配置文件实现4-bit模式到3-bit模式的转换，从而实现FPGA与QSPI接口的Flash之间寻址模式匹配，进行正常的通信。
FPGA，Field－Programmable Gate Array，现场可编程门阵列。
QSPI，Quad Serial Peripheral Interface，四线串行外设接口。
Flash，闪存，是属于内存器件的一种，"Flash"。闪存是一种非易失性（ Non-Volatile ）内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘。
GPIO，General Purpose Input Output ,通用输入/输出口。
本发明的实施例是说明性的，而非限定性的，上述实施例只是帮助理解本发明，因此本发明不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他的具体实施方式，同样属于本发明保护的范围。

Claims (6)

1.一种基于FPGA挂载外部存储的复位系统，其特征在于，包括FPGA（1）、外部存储（2）、与门（4）和外部复位控制模块（3）；
FPGA（1）包括FPGA的数据接口（1.1）、软复位接口（1.2）、硬复位接口（1.3）以及GPIO（1.4）；
外部存储（2）包括外部存储的数据接口（2.1）和复位接口（2.2）；
外部复位控制模块（3）包括外部软复位控制单元（3.1）和外部硬复位控制单元（3.2）；
与门（4）包括第一输入端（4.1）、第二输入端（4.2）和输出端（4.3）；
FPGA的数据接口（1.1）与外部存储的数据接口（2.1）连接；
外部软复位控制单元（3.1）连接FPGA（1）的软复位接口（1.2）和与门（4）的第一输入端（4.1）；外部硬复位控制单元（3.2）连接FPGA（1）的硬复位接口（1.3）和与门（4）的第二输入端（4.3）；外部存储（2）的复位接口（2.2）连接与门（4）的输出端（4.3）和FPGA（1）的GPIO（1.4）；
与门（4）用于隔离复位信号和外部存储（2），还用于保证软复位和硬复位的复位信号都可以对外部存储（2）进行复位操作；
GPIO（1.4）用于FPGA（1）内部触发硬复位或软件触发FPGA（1）硬复位时，给外部存储（2）提供复位信号。
2.如权利要求1所述的一种基于FPGA挂载外部存储的复位系统，其特征在于，FPGA的数据接口（1.1）采用QSPI接口，外部存储的数据接口（2.1）采用QSPI接口。
3.如权利要求2所述的一种基于FPGA挂载外部存储的复位系统，其特征在于，外部存储采用QSPI接口的Flash。
4.如权利要求1所述的一种基于FPGA挂载外部存储的复位系统，其特征在于，FPGA采用Altera的 Cyclone V型号的FPGA。
5.如权利要求1所述的一种基于FPGA挂载外部存储的复位系统，其特征在于，软件通过控制寄存器触发FPGA硬复位。
6.如权利要求1所述的一种基于FPGA挂载外部存储的复位系统，其特征在于，
当外部触发硬复位时，外部硬复位控制单元发送硬复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当外部触发软复位时，外部软复位控制单元发送软复位信号给FPGA,同时发送复位信号经过与门后给外部存储；
当FPGA内部触发硬复位或软件触发FPGA硬复位时，GPIO发送复位信号给外部存储。
CN201710818574.3A 2017-09-12 2017-09-12 一种基于fpga挂载外部存储的复位系统 Active CN107766285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710818574.3A CN107766285B (zh) 2017-09-12 2017-09-12 一种基于fpga挂载外部存储的复位系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710818574.3A CN107766285B (zh) 2017-09-12 2017-09-12 一种基于fpga挂载外部存储的复位系统

Publications (2)

Publication Number Publication Date
CN107766285A true CN107766285A (zh) 2018-03-06
CN107766285B CN107766285B (zh) 2021-06-01

Family

ID=61265700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710818574.3A Active CN107766285B (zh) 2017-09-12 2017-09-12 一种基于fpga挂载外部存储的复位系统

Country Status (1)

Country Link
CN (1) CN107766285B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765066A (zh) * 2019-10-22 2020-02-07 广东高云半导体科技股份有限公司 一种片上系统
CN114816571A (zh) * 2022-04-15 2022-07-29 西安广和通无线通信有限公司 外挂闪存的方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321922A (zh) * 2000-07-29 2001-11-14 深圳市中兴通讯股份有限公司 含有现场可编程门阵列的cpu系统复位方法
US20040090830A1 (en) * 2002-09-11 2004-05-13 Samsung Electronics Co., Ltd. Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
CN1916916A (zh) * 2006-08-31 2007-02-21 株洲南车时代电气股份有限公司 一种确保现场可编程门阵列可靠配置的电路及方法
CN102270029A (zh) * 2011-07-21 2011-12-07 曙光信息产业(北京)有限公司 一种龙芯刀片主板热启动的方法
CN104331341A (zh) * 2014-11-24 2015-02-04 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的故障恢复方法
CN204904204U (zh) * 2015-07-13 2015-12-23 广州洪森科技有限公司 一种芯片复位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321922A (zh) * 2000-07-29 2001-11-14 深圳市中兴通讯股份有限公司 含有现场可编程门阵列的cpu系统复位方法
US20040090830A1 (en) * 2002-09-11 2004-05-13 Samsung Electronics Co., Ltd. Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
CN1916916A (zh) * 2006-08-31 2007-02-21 株洲南车时代电气股份有限公司 一种确保现场可编程门阵列可靠配置的电路及方法
CN102270029A (zh) * 2011-07-21 2011-12-07 曙光信息产业(北京)有限公司 一种龙芯刀片主板热启动的方法
CN104331341A (zh) * 2014-11-24 2015-02-04 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的故障恢复方法
CN204904204U (zh) * 2015-07-13 2015-12-23 广州洪森科技有限公司 一种芯片复位电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765066A (zh) * 2019-10-22 2020-02-07 广东高云半导体科技股份有限公司 一种片上系统
CN114816571A (zh) * 2022-04-15 2022-07-29 西安广和通无线通信有限公司 外挂闪存的方法、装置、设备及存储介质
CN114816571B (zh) * 2022-04-15 2023-06-16 西安广和通无线通信有限公司 外挂闪存的方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN107766285B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
DE102009037984B4 (de) Speichereinheit für eine hierarchische Speicherarchitektur
US10372339B2 (en) Extensible memory hub
EP3033749B1 (en) Apparatuses and methods for configuring i/o of memory for hybrid memory modules
US11137914B2 (en) Non-volatile storage system with hybrid command
JP2006048690A (ja) バス速度を増倍するためのシステム、方法、およびプログラム
CN103885909B (zh) 基于原生PCIe接口的SSD控制器及其控制方法
US10339079B2 (en) System and method of interleaving data retrieved from first and second buffers
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN108121672A (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
CN104598405B (zh) 扩展芯片及可扩展的芯片系统及控制方法
CN105138470A (zh) 一种多通道nand flash控制器
US20110258366A1 (en) Status indication in a system having a plurality of memory devices
US11113222B2 (en) NAND switch
CN105404596B (zh) 一种数据传输方法、装置及系统
CN104731746A (zh) 设备控制器装置
CN107766285A (zh) 一种基于fpga挂载外部存储的复位系统
CN207008602U (zh) 一种基于NandFlash存储器多通道的存储阵列控制装置
CN110727543A (zh) 一种商用非对称密码算法硬件模块
Kim et al. Networked SSD: Flash Memory Interconnection Network for High-Bandwidth SSD
TWI440044B (zh) 記憶體管理與寫入方法、記憶體控制器與記憶體儲存系統
CN206788852U (zh) 一种基于PowerPC+SRIO交换技术的信息处理系统
US9032252B2 (en) Debug barrier transactions
Khalifa et al. Memory controller architectures: A comparative study
US11875064B2 (en) Solid state drive supporting both byte addressable protocol and block addressable protocol
CN201218944Y (zh) 双口ram实现闪存控制器缓存的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant