CN1321386C - 集成电路和使用它的电子设备 - Google Patents

集成电路和使用它的电子设备 Download PDF

Info

Publication number
CN1321386C
CN1321386C CNB2004100054135A CN200410005413A CN1321386C CN 1321386 C CN1321386 C CN 1321386C CN B2004100054135 A CNB2004100054135 A CN B2004100054135A CN 200410005413 A CN200410005413 A CN 200410005413A CN 1321386 C CN1321386 C CN 1321386C
Authority
CN
China
Prior art keywords
processing unit
storer
bus
integrated circuit
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100054135A
Other languages
English (en)
Other versions
CN1523514A (zh
Inventor
甲斐康司
片冈知典
东岛胜义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1523514A publication Critical patent/CN1523514A/zh
Application granted granted Critical
Publication of CN1321386C publication Critical patent/CN1321386C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Memory System (AREA)
  • Telephone Function (AREA)
  • Studio Devices (AREA)
  • Digital Computer Display Output (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

本发明的集成电路(100)包括：与主总线(101)连接的共用存储器(104)、通过总线对共用存储器进行存取的音频·复用分离处理器(106)、通过总线对共用存储器进行存取并且执行更重的处理的视频处理器(105)、由视频处理器不通过总线进行存取的专用存储器(110)。可以回避由存取竞争产生的等待时间，提高实时性。在图像输入时平滑地取入数据，可以抑制图像显示的中断和混乱。

Description

集成电路和使用它的电子设备
技术领域
本发明涉及集成电路和使用它的电子设备，特别是涉及集成电路具有多个处理器，这些处理器通过总线对共用存储器进行存取时的技术改进。
背景技术
近年来，在电子设备中操作由视频、音频和其他各种数据组成的多媒体数据的机会增加。在该电子设备中，在其中安装的专用或者通用的处理器处理多媒体数据。
这里，如果处理器的性能极高，而且不管其消耗电能的大小的话，则仅以单个高性能的处理器就可以执行全部必要的处理。
但是，特别是在重视可移动性的电子设备(例如：便携电话、PDA、数字视频照相机、数字普通照相机等)中，电池驱动是主流，进而为了小型、轻型化和高性能化，希望同时实现抑制消耗电能和提高处理能力。
而且，在固定型的电子设备(例如：DVD播放机、DVD录像机、HD录像机等)中，为了省资源、省能源，也适用同样的情况。
这样，对于处理多媒体数据的集成电路，为了使必要的足够的性能和低消耗电能两方面都实现，文献(“MPEG-4LSI中系统LSI技术”东芝回顾Vol.57Nol(2002))中公开了以下办法的技术。
(办法1)因为仅以单个处理器，很难得到足够的处理能力，所以设为设置了处理视频信号的处理器和处理音频信号的处理器的多处理器。
(办法2)注重消耗电能的一半以上，是芯片间I/O(In/Out)引起的这点，将处理视频信号的处理器和处理音频信号的处理器两者共用的存储器设置在集成电路内部，通过总线，这些处理器对共用存储器进行存取。由此，减少芯片间I/O引起的消耗电能。
接着，参照图2进一步说明现有技术。图2是现有的集成电路的概略方框图。
如图2所示，集成电路1在其内部具有总线2。共用存储器3连接到总线2。
而且，作为设置了处理视频信号的视频处理器4，处理音频信号的音频处理器5和对比特流进行复用/分离处理的复用分离处理器6的多处理器结构，这些处理器4、5、6连接到总线2。
这样，各处理器4、5、6通过总线2对共用存储器3进行存取，在分担处理的同时，协调并且并行执行处理。
按照这样的结构，因为从视频处理器4、音频处理器5、复用分离处理器6全体对共用存储器3进行存取，所以有对总线2的访问竞争的情况。这时，总线2仲裁这些访问，但其结果对于等待访问的处理器产生等待时间。
特别是视频处理器4的处理比音频处理器5和复用分离处理器6重要，如果视频处理器4不能高速地、无等待时间地对共用存储器3进行存取，则处理延迟，有在一定时间内不能完成负责的处理的情况。
在现有技术中，在处理器间，对于处理责任的轻重没有加以考虑，作为整体，有失去实时性的情况。
发明内容
这里，本发明以提供抑制消耗电能的同时，容易得到实时性的集成电路及其相关技术为目的。
本发明提供一种集成电路，包括：总线；连接到所述总线的第1存储器；通过所述总线对所述第1存储器进行存取的第1处理单元；通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及通过所述第2处理单元，不通过所述总线进行存取的第2存储器，所述第2处理单元具有图像输入电路和图像显示电路，所述第1处理单元进行被压缩的音频信号的扩展处理，所述第2处理单元进行被压缩的视频信号的扩展处理，所述第2处理单元向所述第2存储器中存储在视频信号的扩展处理过程中产生的参考图像数据。
本发明还提供一种集成电路，包括：总线；连接到所述总线的第1存储器；通过所述总线对所述第1存储器进行存取的第1处理单元；通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及通过所述第2处理单元，不通过所述总线进行存取的第2存储器，所述第2处理单元具有图像输入电路和图像显示电路，所述第1处理单元进行音频信号的压缩处理，所述第2处理单元进行视频信号的压缩处理，所述第2处理单元向所述第2存储器中存储在视频信号的压缩处理过程中产生的参考图像数据。
本发明还提供一种集成电路，包括：总线；连接到所述总线的第1存储器；通过所述总线对所述第1存储器进行存取的第1处理单元；通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及通过所述第2处理单元，不通过所述总线进行存取的第2存储器，所述第2处理单元具有图像输入电路和图像显示电路，所述第1处理单元执行从比特流中分离音频信号和视频信号的处理，和/或将音频信号和视频信号复用在比特流中的处理。
本发明的第1技术方案的集成电路包括：总线；连接到总线的第1存储器；通过总线对第1存储器进行存取的第1处理单元；通过总线对第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及通过第2处理单元，不通过总线地存取的第2存储器，第2处理单元具有图像输入装置和图像显示装置。
在该结构中，执行更多的数据处理、和/或多的运算的第2处理单元通过使用第2存储器，对于第1存储器从存取竞争中被解放。即，第2处理单元可以没有因存取竞争产生的等待时间地执行处理，可以很高地保持作为集成电路整体的实时性。
而且，对第1存储器和第2存储器的存取，不通过芯片间的I/O进行，所以可以较低地抑制消耗电能。
在本发明的第2技术方案的集成电路中，第1处理单元进行被压缩的音频信号的扩展处理，第2处理单元进行被压缩的视频信号的扩展处理，第2处理单元向第2存储器中存储在视频信号的扩展处理过程中产生的参考图像数据。
在该结构中，可以实现压缩的多媒体数据的解码器，在该解码器中，可以没有因存取竞争引起的等待时间地执行处理负担重的视频信号的扩展处理，可以较高地保持作为集成电路整体的实时性。
在本发明的第3技术方案的集成电路中，第1处理单元进行音频信号的压缩处理，第2处理单元进行视频信号的压缩处理，第2处理单元向第2存储器中存储在视频信号的压缩处理过程中产生的参考图像数据。
在该结构中，可以实现压缩多媒体数据的编码器，在该编码器中，可以没有因存取竞争引起的等待时间地执行处理负担重的视频信号的扩展处理，可以较高地保持作为集成电路整体的实时性。
在本发明的第4技术方案的集成电路中，第1处理单元执行从比特流中分离音频信号和视频信号的处理，和/或将音频信号和视频信号复用在比特流中的处理。
在该结构中，使处理负担轻的第1处理单元兼任比特流的操作，可以紧凑地构成集成电路。
在本发明的第5技术方案中，第2处理单元执行产生计算机图形图像的处理。
在该结构中，通过使第2处理单元兼任计算机图形图像的操作，可以统一地更有效地处理相互间关联性强的视频信号和计算机图形图像。
本发明的第6技术方案的电子设备，包括集成电路和变换器，其中集成电路包括：总线；连接到总线的第1存储器；通过总线对第1存储器进行存取的第1处理单元；通过总线对第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；通过第2处理单元，不通过总线进行存取的第2存储器，第1处理单元进行被压缩的音频信号的扩展处理，第2处理单元进行被压缩的视频信号的扩展处理，并且根据扩展的视频信号产生图像显示信号，第2处理单元向第2存储器中存储在视频信号的扩展处理过程中产生的参考图像数据，变换器将第1处理单元扩展的音频信号变换为模拟音频信号。
通过该结构，可以实现具有安装了第3解码器的播放功能的电子设备。
在本发明的第7技术方案的电子设备中包括：输入图像显示电路产生的图像显示信号并显示图像的显示装置；输入变换器输出的模拟音频信号并发音的播放装置。
通过该结构，除了第6发明的作用效果外，还可以实现可以监视播放的图像和音响的电子设备。
在本发明的第8技术方案的电子设备中，第2处理单元执行产生计算机图形图像的处理。
通过该结构，可以统一地更有效地处理相互间关联性强的视频信号和计算机图形图像。
本发明的第9技术方案的电子设备包括照相机、话筒、集成电路、变换器，集成电路包括：总线；连接到总线的第1存储器；通过总线对第1存储器进行存取的第1处理单元；通过总线对第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；通过第2处理单元，不通过总线进行存取的第2存储器，第1处理单元进行音频信号的压缩处理，第2处理单元输入照相机的输出，产生视频信号，并且进行该视频信号的压缩处理，第2处理单元向第2存储器中存储在视频信号的压缩处理过程中产生的参考图像数据，变换器输入话筒的输出，产生音频信号，将该音频信号输出到第1处理单元。
通过该结构，可以实现具有安装了第4编码器的记录功能的电子设备。
附图说明
图1是本发明的一个实施例中电子设备的方框图。
图2是现有的集成电路的概略方框图。
具体实施方式
接着参照附图说明本发明的实施例。图1是本发明的一个实施例中的电子设备的方框图。
在本实施例中，作为电子设备以便携电话为例进行说明，但作为本发明可适用的电子设备，除此之外，还有在现有技术的各项中叙述的各种电子设备、内置这些电子设备的电视装置、TV会议系统、导航系统和监视照相机装置等。
如图1所示，该电子设备具有集成电路100。在本实施例中，集成电路100对应MPEG(Moving Picture Coding Experts Group)4的编码器兼解码器。
但是，也可以根据需要，将集成电路100仅作为编码器或解码器。
例如，电子设备是播放专用的DVD播放机时，即使省略编码功能也没有关系，所以可以仅将集成电路100作为解码器。
相反，电子设备是监视照相机装置时，可以仅将集成电路100作为编码器。
集成电路100的视频信号处理也可以对应ITU-T(InternationalTelecommunication Union-Telecommunication sector)H.263、JPEG(JointPhotographic Experts Group)等。
集成电路100的音频信号处理也可以对应AMR(Adaptive Multi Rate)、ITU-T G.279、G.273.1声音编码/解码器、MP3(MPEG-1 Audio Layer3)、AAC-LC(Advanced Audio Coding-Low Complexity)等。
而且，在图1中，为了简单地说明，设音频信号是单音的(monaural)，但是扩展到立体声(2ch)、5.1ch、7.1ch等也可以。
另外，如图1所示，集成电路100内部具有主总线101。另外，在集成电路100内部预先设置周边总线103，主总线101和周边总线103通过桥电路102连接。在主总线101中，连接与第1存储器相当的共用存储器104。
集成电路100由设置了处理视频信号的视频处理器105、对于音频信号的处理和比特流，进行复用/分离处理的音频·复用分离处理器106、控制系统整体的系统处理器107的多处理器构成。这些处理器105、106、107连接到主总线101。而且，视频处理器105和音频·复用分离处理器106分别在内部具有缓冲存储器108、109。
这里，音频·复用分离处理器106相当于第1处理单元，视频处理器105相当于第2处理单元，系统处理器107相当于控制单元。而且，视频处理器105内置在后面详细叙述的图像输入电路13和图像显示电路10。
在本实施例中，对于视频处理器105，处理负担轻，虽然将音频信号的处理和复用/分离处理在音频·复用分离处理器106中统一执行，但是不用说，将进行音频信号的处理的处理器和进行复用/分离的处理的处理器独立设置也可以。
在本实施例中，视频处理器105不仅进行视频信号的处理，而且也进行计算机图形图像的产生·编辑处理。计算机图形图像合成到视频信号中，或者单独操作。
这样，因为汇总操作通常的视频信号和计算机图形图像，所以非常方便。但是，也可以不进行计算机图形图像的处理。
不论哪样，视频处理器105的处理负担都比音频·复用分离处理器106重。因此，在集成电路100内部，设置专用存储器110，使得视频处理器105占有专用存储器110。
视频处理器105将在视频信号的(扩展或压缩)处理过程中产生的参考图像的数据、计算机图形图像的数据或伴随这些的命令(指示)等一边存储到专用存储器110，一边从集成电路100读出。这样的数据传送可以利用DMAC(直接·存储器存取·控制器)进行，也可以不使用。
即，视频处理器105存取专用存储器110时，不通过主总线101，所以不产生由于主总线101的竞争造成的等待时间。而且，专用存储器110相当于第2存储器。
在周边总线103中，连接第1界面111、第2界面112、第3界面113、第4界面114。在第1界面111中，输入输出比特流，在第2界面112中，输入文字或数字等按键14的状态信息。
在第3界面113中，连接AD·DA变换器15，AD·DA变换器15通过周边总线103连接到音频·复用分离处理器106。如果从话筒16有输入，则AD·DA变换器15将其AD变换并输出到音频·复用分离处理器106。
而且，如果从音频·复用分离处理器106输入音频信号，则AD·DA变换器15将其DA变换并输出到扬声器17，扬声器17发音。
这里，扬声器17相当于播放设备。作为播放设备，也可以使用其他耳机等。
根据视频处理器105使用专用存储器110扩展的视频信号，视频处理器105的图像显示电路10产生图像显示信号，向作为显示这些的设备的LCD11输出，LCD11显示图像。
作为显示设备，除此之外，也可以使用有机EL、布朗管、等离子显示器等。
图像显示电路10具有将YUV形式的图像数据或RGB形式的图像数据变换成图像的功能。视频处理器105将专用存储器110中存储的图像数据传送到图像显示电路10。这样的数据传送可以使用DMAC(直接·存储器存取·控制器)进行，也可以不使用。
另一方面，如果照相机12进行拍摄，则其输出输入到视频处理器105的图像输入电路13，图像输入电路13产生视频信号，视频处理器105使用专用存储器110压缩该视频信号。
图像输入电路13具有将图像变换为YUV形式(亮度信号和色差信号)的图像数据或RGB(红信号、绿信号、蓝信号)的图像数据的功能。这样，通过将图像变换为图像数据，视频处理器105可以处理图像。
视频处理器105将图像输入电路13变换的图像数据传送到专用存储器110。这样的数据传送可以使用DMAC(直接·存储器存取·控制器)进行，也可以不使用。
接着，说明比特流输入时的工作。首先，如果从第1界面111输入比特流，则该比特流被输入到音频·复用分离处理器106，从比特流中分离音频信号和视频信号。
音频·复用分离处理器106将分离的视频信号传送到视频处理器105，自身开始音频信号的扩展处理。
接受了视频信号的视频处理器105使用专用存储器110扩展视频信号。这时，因为视频处理器105使用专用存储器110，所以不产生存取竞争，进行没有延迟地扩展。
扩展的视频信号通过视频处理器105内部的图像显示电路10在LCD11上显示。而且，扩展的音频信号从音频·复用分离处理器106通过周边总线103、第3界面113到达AD·DA变换器15，变换为模拟音频信号，从扬声器17发音。
接着说明比特流输出时的工作。首先，如果照相机12的拍摄和话筒16的声音收集开始，则照相机12得到的图像输入到视频处理器105的图像输入电路13，图像输入电路13产生视频信号，视频处理器105使用专用存储器110压缩视频信号。这时，视频处理器105由于也使用专用存储器110，所以不产生存取竞争，进行没有延迟地压缩。
另外，话筒16得到的模拟音频信号由AD·DA变换器15变换为数字音频信号，通过第3界面113、周边总线103传送到音频·复用分离处理器106。这样，音频·复用分离处理器106将其压缩。
这样，如果视频处理器105结束图像压缩，则压缩的视频信号传送到音频·复用分离处理器106，音频·复用分离处理器106将其和在自身压缩的音频信号复用，通过周边总线103、第1界面111将复用的比特流输出到外部(存储媒体等)。
在以上所述中，视频处理器105在音频·复用分离处理器106使用共用存储器104进行其他处理期间，也使用专用存储器110进行以下处理：
1、通过图像输入电路13存储到专用存储器110中的图像数据的压缩，
2、将压缩的数据向图像数据的扩展，
3、通过图形处理产生图像数据，
4、图像数据的加工和编辑等，可以没有存取竞争地执行。
由此，可以抑制存取竞争，提高实时性。
按照本发明，通过使处理负担重的处理单元占有第2存储器，可以回避由存取竞争导致的等待时间，提高实时性。
因为可以回避由存取竞争导致的等待时间，所以在图像输入时，可以平滑地将图像作为图像数据取入存储器中。
因为可以回避由存取竞争导致的等待时间，所以在图像输出时，可以平滑地将图像向显示设备显示，可以抑制图像显示的中断和混乱。

Claims (16)

1、一种集成电路，包括：
总线；
连接到所述总线的第1存储器；
通过所述总线对所述第1存储器进行存取的第1处理单元；
通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及
通过所述第2处理单元，不通过所述总线进行存取的第2存储器，
所述第2处理单元具有图像输入电路和图像显示电路，
所述第1处理单元进行被压缩的音频信号的扩展处理，
所述第2处理单元进行被压缩的视频信号的扩展处理，
所述第2处理单元向所述第2存储器中存储在视频信号的扩展处理过程中产生的参考图像数据。
2、如权利要求1所述的集成电路，
所述第2处理单元执行产生计算机图形图像的处理。
3、如权利要求1所述的集成电路，
具有控制所述第1处理单元，和/或所述第2处理单元的控制单元。
4、一种集成电路，包括：
总线；
连接到所述总线的第1存储器；
通过所述总线对所述第1存储器进行存取的第1处理单元；
通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及
通过所述第2处理单元，不通过所述总线进行存取的第2存储器，
所述第2处理单元具有图像输入电路和图像显示电路，
所述第1处理单元进行音频信号的压缩处理，
所述第2处理单元进行视频信号的压缩处理，
所述第2处理单元向所述第2存储器中存储在视频信号的压缩处理过程中产生的参考图像数据。
5、如权利要求4所述的集成电路，
所述第2处理单元执行产生计算机图形图像的处理。
6、如权利要求4所述的集成电路，
具有控制所述第1处理单元，和/或所述第2处理单元的控制单元。
7、一种集成电路，包括：
总线；
连接到所述总线的第1存储器；
通过所述总线对所述第1存储器进行存取的第1处理单元；
通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；以及
通过所述第2处理单元，不通过所述总线进行存取的第2存储器，
所述第2处理单元具有图像输入电路和图像显示电路，
所述第1处理单元执行从比特流中分离音频信号和视频信号的处理，和/或将音频信号和视频信号复用在比特流中的处理。
8、如权利要求7所述的集成电路，
所述第2处理单元执行产生计算机图形图像的处理。
9、如权利要求7所述的集成电路，
具有控制所述第1处理单元，和/或所述第2处理单元的控制单元。
10、一种电子设备，包括集成电路和变换器，
其中所述集成电路包括：
总线；
连接到所述总线的第1存储器；
通过所述总线对所述第1存储器进行存取的第1处理单元；
通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；
通过所述第2处理单元，不通过所述总线进行存取的第2存储器，
所述第1处理单元进行被压缩的音频信号的扩展处理，
所述第2处理单元进行被压缩的视频信号的扩展处理，并且根据扩展的视频信号产生图像显示信号，
所述第2处理单元向所述第2存储器中存储在视频信号的扩展处理过程中产生的参考图像数据，
所述变换器将所述第1处理单元扩展的音频信号变换为模拟音频信号。
11、如权利要求10所述的电子设备，
所述集成电路具有控制所述第1处理单元，和/或所述第2处理单元的控制单元。
12、如权利要求10所述的电子设备，包括：
输入所述第2处理单元产生的图像显示信号并显示图像的显示装置；以及
输入所述变换器输出的模拟音频信号并发音的播放装置。
13、如权利要求10所述的电子设备，
所述第2处理单元执行产生计算机图形图像的处理。
14、一种电子设备，包括照相机、话筒、集成电路、变换器，
所述集成电路包括：
总线；
连接到所述总线的第1存储器；
通过所述总线对所述第1存储器进行存取的第1处理单元；
通过所述总线对所述第1存储器进行存取，并且执行比第1处理单元多的数据处理、和/或多的运算的第2处理单元；
通过所述第2处理单元，不通过所述总线进行存取的第2存储器，
所述第1处理单元进行音频信号的压缩处理，
所述第2处理单元输入所述照相机的输出，产生视频信号，并且进行该视频信号的压缩处理，
所述第2处理单元向所述第2存储器中存储在视频信号的压缩处理过程中产生的参考图像数据，
所述变换器输入所述话筒的输出，产生音频信号，将该音频信号输出到所述第1处理单元。
15、如权利要求14所述的电子设备，
所述第2处理单元执行产生计算机图形图像的处理。
16、如权利要求14所述的电子设备，
所述集成电路具有控制所述第1处理单元，和/或所述第2处理单元的控制单元。
CNB2004100054135A 2003-02-20 2004-02-18 集成电路和使用它的电子设备 Expired - Lifetime CN1321386C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP042438/03 2003-02-20
JP042438/2003 2003-02-20
JP2003042438A JP4331488B2 (ja) 2003-02-20 2003-02-20 集積回路及びそれを用いた電子機器

Publications (2)

Publication Number Publication Date
CN1523514A CN1523514A (zh) 2004-08-25
CN1321386C true CN1321386C (zh) 2007-06-13

Family

ID=32732959

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100054135A Expired - Lifetime CN1321386C (zh) 2003-02-20 2004-02-18 集成电路和使用它的电子设备

Country Status (5)

Country Link
US (1) US8885053B2 (zh)
EP (1) EP1450263B1 (zh)
JP (1) JP4331488B2 (zh)
CN (1) CN1321386C (zh)
DE (1) DE602004020411D1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227554B2 (en) * 2004-06-04 2007-06-05 Broadcom Corporation Method and system for providing accelerated video processing in a communication device
US7769274B2 (en) * 2005-05-06 2010-08-03 Mediatek, Inc. Video processing and optical recording using a shared memory
JP4696889B2 (ja) * 2005-12-12 2011-06-08 パナソニック株式会社 メニュー画面生成装置、メニュー画面生成方法、及びメニュー画面生成プログラム
US8487947B2 (en) * 2006-09-28 2013-07-16 Agere Systems Inc. Video processing architecture having reduced memory requirement
JP4265650B2 (ja) * 2006-12-13 2009-05-20 ヤマハ株式会社 データ処理装置、および画像デバイス
JP4574748B2 (ja) * 2009-02-19 2010-11-04 パナソニック株式会社 記録媒体、再生装置、記録方法、記録媒体再生システム
KR101337950B1 (ko) 2012-02-24 2013-12-06 주식회사 휴비츠 그래픽 데이터 출력 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136500A (en) * 1987-02-27 1992-08-04 Honeywell Information Systems Inc. Multiple shared memory arrangement wherein multiple processors individually and concurrently access any one of plural memories
US5251303A (en) * 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
CN1140956A (zh) * 1995-03-29 1997-01-22 株式会社日立制作所 多路压缩图象、声音数据的解码装置
US5706478A (en) * 1994-05-23 1998-01-06 Cirrus Logic, Inc. Display list processor for operating in processor and coprocessor modes
CN1274455A (zh) * 1998-07-15 2000-11-22 精工爱普生株式会社 图像显示装置及图像显示装置的调整方法
JP2002041285A (ja) * 2000-07-28 2002-02-08 Toshiba Corp データ処理装置およびデータ処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297843B1 (en) * 1993-09-30 2001-10-02 Intel Corporation System providing video compression/encoding for communications across a network
US5487146A (en) * 1994-03-08 1996-01-23 Texas Instruments Incorporated Plural memory access address generation employing guide table entries forming linked list
JPH0877347A (ja) 1994-03-08 1996-03-22 Texas Instr Inc <Ti> 画像／グラフィックス処理用のデータ処理装置およびその操作方法
US5860086A (en) 1995-06-07 1999-01-12 International Business Machines Corporation Video processor with serialization FIFO
KR19980044990A (ko) * 1996-12-09 1998-09-15 양승택 휴대형 멀티미디어 데이터 입출력 처리기의 구조 및 그 구동 방법
JPH10240681A (ja) 1997-02-28 1998-09-11 Canon Inc 情報処理装置およびそのバス接続方法
US5918073A (en) * 1997-06-27 1999-06-29 Advanced Micro Devices, Inc. System and method for equalizing data buffer storage and fetch rates of peripheral devices
JP3907278B2 (ja) 1997-08-19 2007-04-18 キヤノン株式会社 データ処理装置
BR9906453A (pt) * 1998-05-19 2000-09-19 Sony Computer Entertainment Inc Dispositivo e método do processamento de imagem, e meio de distribuição.
US6504825B1 (en) * 1999-03-18 2003-01-07 International Business Machines Corporation Method and system for locating devices during system administration
US7194758B1 (en) * 1999-05-24 2007-03-20 Matsushita Electric Industrial Co., Ltd. Digital broadcast system and its component devices that provide services in accordance with a broadcast watched by viewers
JP2001216048A (ja) * 2000-02-03 2001-08-10 Sony Corp 情報処理装置および方法、並びにプログラム格納媒体
JP4348821B2 (ja) * 2000-03-27 2009-10-21 ソニー株式会社 編集装置、編集方法
JP4433249B2 (ja) * 2000-07-28 2010-03-17 ソニー株式会社 コンテンツ提示制御装置および方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136500A (en) * 1987-02-27 1992-08-04 Honeywell Information Systems Inc. Multiple shared memory arrangement wherein multiple processors individually and concurrently access any one of plural memories
US5251303A (en) * 1989-01-13 1993-10-05 International Business Machines Corporation System for DMA block data transfer based on linked control blocks
US5706478A (en) * 1994-05-23 1998-01-06 Cirrus Logic, Inc. Display list processor for operating in processor and coprocessor modes
CN1140956A (zh) * 1995-03-29 1997-01-22 株式会社日立制作所 多路压缩图象、声音数据的解码装置
CN1274455A (zh) * 1998-07-15 2000-11-22 精工爱普生株式会社 图像显示装置及图像显示装置的调整方法
JP2002041285A (ja) * 2000-07-28 2002-02-08 Toshiba Corp データ処理装置およびデータ処理方法

Also Published As

Publication number Publication date
JP2004252713A (ja) 2004-09-09
EP1450263B1 (en) 2009-04-08
JP4331488B2 (ja) 2009-09-16
US20040187165A1 (en) 2004-09-23
US8885053B2 (en) 2014-11-11
DE602004020411D1 (de) 2009-05-20
EP1450263A3 (en) 2006-05-17
EP1450263A2 (en) 2004-08-25
CN1523514A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
CN106992959B (zh) 一种3d全景音视频直播系统及音视频采集方法
CN101626473B (zh) 影像声音处理用集成电路
CN104050040B (zh) 媒体重放工作负荷调度器
CN106664407A (zh) 用于无线显示器的并行编码
US20110316862A1 (en) Multi-Processor
CN1321386C (zh) 集成电路和使用它的电子设备
CN105979118A (zh) 视频处理系统及具有其的多媒体播放设备
EP1430706A2 (en) System and method for multi-channel video and audio encoding on a single chip
WO2016148516A1 (ko) 영상압축방법 및 영상압축장치
CN101304533A (zh) 一种视频处理装置
Kim et al. A real-time MPEG encoder using a programmable processor
US20140232941A1 (en) Video display system, video display device, its control method, and information storage medium
JP7350744B2 (ja) 画像処理装置
CN2814831Y (zh) 具有双usb接口的多媒体播放设备
CN100505883C (zh) 数字电视课程实验系统
CN201035823Y (zh) 数字电视课程实验系统
CN106851297B (zh) 基于fmc的多功能高清视频压缩编码电路装置
CN205812209U (zh) 信号转接设备及投影系统
JP3361643B2 (ja) 画像処理システム
US11849129B2 (en) Intra-block copy decoding using dynamic re-mapping of on-chip memory
CN2567888Y (zh) 电视盒
CN2585518Y (zh) 多媒体背投影电脑电视
TWI578763B (zh) 編碼單元位元數限制
WO2007099580A1 (ja) マルチメディアデータ再生装置および方法
CN204465722U (zh) 一种多声效的投影设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151113

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070613