CN2567888Y - 电视盒 - Google Patents

Abstract

一种电视盒，包括信号输入端口、视频解码和视频处理电路、音频切换和处理电路、单片机控制电路、存储器电路、字符叠加电路、视频和音频输出端口、遥控信号接收器以及控制按键。本实用新型不仅能够完成电视视频接收和VCD播放等基本功能，而且具有图像多画面显示、操作方便灵活、图像清晰等优点。同时可与计算机本身的功能灵活切换，使计算机资源充分利用，一机多能。

Description

电视盒

技术领域

本实用新型为一种新型的电视盒，它主要集有线电视信号采集、音频和视频信号处理、单片机控制、字符叠加、音视频信号输出、遥控信号接收和控制按键操作控制等功能于一体。它与计算机显示器连接后，不仅能够完成电视视频接收和VCD播放等基本功能，而且具有图像多画面显示、操作方便灵活、图像清晰等优点。同时可与计算机本身的功能灵活切换，使计算机资源充分利用，一机多能。

背景技术

近年来，随着电脑技术的不断发展和创新，在电脑上已经可以接收电视节目。由于电脑显示器分辨率远高于普通的电视机，而且操作方便、功能完善。正因为电脑接收电视节目具有普通电视所不具备的众多优点。因此具有非常大的潜在发展前景，例如，可以不用录像机等设备就可进行电视节目的录放，还可以进行视频编辑后处理工作，将接受下来的电视节目进行压缩或者进行剪接编辑，然后刻录进光盘里面，轻松制作多媒体VCD光盘。还可在800线以上高分辨率下的显示器上操作电视游戏。电视盒正是实现这些功能的电脑电视接收设备。目前的电视盒主要有同维、佳的美、丽台等几家公司的产品，这些产品各有特点，但大都采用了多处理芯片组结构，实现电路复杂，电视盒仅仅能够完成电视视频接收和VCD播放等基本功能，不能实现图像多画面显示。

实用新型技术内容

本实用新型提供的电视盒，包括信号输入端口、视频解码和视频处理电路、音频切换和处理电路、单片机控制电路、存储器电路、字符叠加电路、音频输出端口和视频输出端口、遥控信号接收器和控制按键。视频解码和视频处理电路分别与信号输入端口、存储器电路、单片机控制电路、字符叠加电路相连。音频切换和处理电路分别与信号输入端口、单片机控制电路、音频输出端口相连。字符叠加电路与视频输出端口相连。遥控信号接收器和控制按键分别与单片机控制电路相连。

本实用新型电视盒采用了西安交通大学开元集团公司自行开发研制的专用芯片VPP860，它是应用于逐行扫描的数字电视的高集成度视频处理芯片。该芯片中的固化程序提供高质量的视频处理算法，可实现视频降噪、运动补偿、边缘增强、多画面显示，以及改善了图像清晰度和色度瞬态特性。该芯片由两线串行总线接口控制，接受前端的视频解码器来的16位YUV数字视频输入，直接输出标准格式的数字信号，大大简化了产品结构，降低了生产成本，提高了产品可靠性。该芯片可实现电视和计算机之间的视频切换、图像冻结、蓝屏和黑屏、NTSC和PAL制式的自动识别和转换、多画面显示等特有功能。

本实用新型正是由于采用了先进的高集成度视频处理专用芯片VPP860，从而简化了内部电路，降低了生产成本，提高了产品可靠性。由于本实用新型采用逐行扫描技术，提高了图像清晰度，大大改善了电视画面质量。本实用新型不仅能够完成电视视频接收和VCD播放等基本功能，同时又增加了图像多画面显示、电视和计算机之间的视频切换、静态图像提取、蓝屏和黑屏、自动识别和转换NTSC和PAL制式等多种功能。本实用新型既可以直接使用电视盒上的控制按键，也可以通过电视盒附带的电视遥控器操作，方便灵活。本实用新型与计算机连接后，与计算机切换灵活，图像清晰度高，性价比高。

附图说明

图1为本实用新型实施方案电路的方框图；

图2为本实用新型视频解码和视频处理电路2中的视频解码电路的电原理图；

图3为本实用新型视频解码和视频处理电路2中的视频处理电路的电原理图；

图4为本实用新型存储器电路的电原理图；

图5为本实用新型音频切换和处理电路的电原理图；

图6为本实用新型单片机控制电路的电原理图；

图7为本实用新型字符叠加电路的R、G、B三路加法器中其中R(G、B)路加法器的电原理图；

图8为本实用新型视频输出端口的电原理图。

具体实施方式

图1为本实用新型实施方案电路的方框图。它包括信号输入端口1、视频解码和视频处理电路2、音频切换和处理电路3、单片机控制电路4、存储器电路5、字符叠加电路6、视频输出端口7和音频输出端口8、遥控信号接收器9和控制按键10。视频解码和视频处理电路2分别与信号输入端口1、存储器电路5、单片机控制电路4、字符叠加电路6相连。音频切换和处理电路3分别与信号输入端口1、单片机控制电路4、音频输出端口8相连。字符叠加电路6与视频输出端口7相连。遥控信号接收器9和控制按键10与单片机控制电路4相连。

图2为本实用新型视频解码和视频处理电路2中的视频解码电路的电原理图。视频解码电路采用解码器TW99芯片11，具体实施中，其连接关系如下：

视频解码和视频处理电路2中的解码器TW99芯片11的八位色度数据输出线VD[0]、VD[1]、VD[2]、VD[3]、VD[4]、VD[5]、VD[6]、VD[7]与图3中的VPP860专用芯片12的八位色度数据输入线CIN0、CIN1、CIN2、CIN3、CIN4、CIN5、CIN6、CIN7对应相连。解码器TW99芯片11的八位亮度数据输出线VD[8]、VD[9]、VD[10]、VD[11]、VD[12]、VD[13]、VD[14]、VD[15]与图3中VPP860专用芯片12的八位亮度数据输入线YIN0、YIN1、YIN2、YIN3、YIN4、YIN5、YIN6、YIN7对应相连。解码器TW99芯片11的视频控制线HSYNC、VSYNC、DVALID、VCLK、FIELD依次与图3中VPP860专用芯片12的视频控制线IGPH、IGPV、IDQ、ICLK、ODD对应相连。解码器TW99芯片11的复位线RST#与图3中的VPP860专用芯片12的RSTN端以及图6中的单片机控制电路4的微控制器MTV230芯片16的P1.7端共同相连。解码器TW99芯片11的SDAT、SCLK端与图4中的微控制器MTV230芯片16的T0、T1对应相连，并同时与图6中存储器电路5的存储器2408N芯片17的SDA、SCL对应相连。解码器TW99芯片11的ST0、ST1端与晶振Y1两端相连，晶振Y1为解码器TW99芯片11提供工作频率。解码器TW99芯片11的CIN0、MUX1端与信号输入端口1的数字视频输入线两端相连。解码器TW99芯片11的MUX0、MUX3端依次与信号输入端口1的外接视频输入线和天线视频输入线两端相连。解码器TW99芯片11的电源VDD接3伏电源VCC3.3，去耦电容C1串接在解码器TW99芯片11的VDD和地之间。

图3为本实用新型视频解码和视频处理电路2中的视频信号处理电路的电原理图。具体实施中视频信号处理电路采用数字视频逐行扫描处理器VPP860专用芯片12，其连接关系如下：

VPP860专用芯片12的八位色度数据输入线CINO、CIN1、CIN2、CIN3、CIN4、CIN5、CIN6、CIN7与图2中的解码器TW99芯片11的八位色度数据输出线VD[0]、VD[1]、VD[2]、VD[3]、VD[4]、VD[5]、VD[6]、VD[7]对应相连。VPP860专用芯片12的八位亮度数据输入线YIN0、YIN1、YIN2、YIN3、YIN4、YIN5、YIN6、YIN7与图2中的解码器TW99芯片11的八位亮度数据输出线VD[8]、VD[9]、VD[10]、VD[11]、VD[12]、VD[13]、VD[14]、VD[15]对应相连。VPP860专用芯片12的视频控制线IGPH、IGPV、IDQ、ICLK、ODD依次与图2中的解码器TW99芯片11的视频控制线HSYNC、VSYNC、DVALID、VCLK、FIELD对应相连。VPP860专用芯片12的11位存储器地址线ADDR0、ADDR1、ADDR2、ADDR3、ADDR4、ADDR5、ADDR6、ADDR7、ADDR8、ADDR9、ADDR10与图4中的存储器KM4132G512Q芯片13的地址线A0、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10对应相连。VPP860专用芯片12的32位存储器数据线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31端与图4中的存储器KM4132G512Q芯片13的数据线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31端对应相连。VPP860专用芯片12的存储器控制线DQM、WEN、RASN、CASN、RAMCLK端与图4中的存储器KM4132G512Q芯片13的控制线DQM、/WE、/RAS、/CAS、CLK端对应相连。VPP860专用芯片12的DCLK、SCL、SDATA端与图6中的单片机控制电路4的微控制器MTV230芯片16的OSDXIN、RXD、TXD端对应相连。VPP860专用芯片12的HSYNCO、VSYNCO端与图6中的微控制器MTV230芯片16的HSYNC、VSYNC端对应相连，并同时与图8中的十五针视频接插器件18的N13、N14端对应相连。VPP860专用芯片12的VGARIN、VGAGIN、VGABIN、VGAHIN、VGAVIN端与图1中的信号输入端口1中的视频输入线对应相连。VPP860专用芯片12的ROUT(GOUT、BOUT)端与图7中的字符叠加电路6的R_VGA(G_VGA、B_VGA)端对应相连。VPP860专用芯片12的RSTN端与图2中的解码器TW99芯片11的复位线RST#及图6中的微控制器MTV230芯片16的P1.7端共同相连。VPP860专用芯片12的XOT、XIN两端与晶振Y2两端相连，晶振Y2为VPP860提供工作频率。VPP860专用芯片12的VDD接3伏电源VCC3.3。去耦电容C5串接在VPP860的VDD和地之间。

图4为存储器电路5的电原理图，具体实施中存储器电路5采用存储器KM4132G512Q芯片13，其连接关系如下：

存储器KM4132G512Q芯片13的地址线A0、A1、A2、A3、A4、A5、A6、A7、A8、A9、A10端与图3中的VPP860专用芯片12的11位存储器地址线ADDR0、ADDR1、ADDR2、ADDR3、ADDR4、ADDR5、ADDR6、ADDR7、ADDR8、ADDR9、ADDR10端对应相连。存储器KM4132G512Q芯片13的数据线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31端与图3中的VPP860专用芯片12的32位存储器数据线DQ0、DQ1、DQ2、DQ3、DQ4、DQ5、DQ6、DQ7、DQ8、DQ9、DQ10、DQ11、DQ12、DQ13、DQ14、DQ15、DQ16、DQ17、DQ18、DQ19、DQ20、DQ21、DQ22、DQ23、DQ24、DQ25、DQ26、DQ27、DQ28、DQ29、DQ30、DQ31端对应相连。存储器KM4132G512Q芯片13的控制线DQM、/WE、/RAS、/CAS端与图3中的VPP860专用芯片12的存储器控制线DQM、WEN、RASN、CASN端对应相连。存储器KM4132G512Q芯片13的VDD接3伏电源VCC3.3，VSS接地。

图5为本实用新型音频信号切换和处理电路3的电原理图，具体实施中音频信号切换和处理电路3采用双刀四路模拟开关4052芯片14和音频处理TDA7053A芯片15，其连接关系如下：

双刀四路模拟开关4052芯片14的X0、Y0两端相连后，与天线音频输入线两端相连。X1、Y1两端分别与信号输入端口1的外接音频输入线两端相连。X2、Y2两端分别与信号输入端口1的数字音频输入线两端相连。双刀四路模拟开关4052芯片14的A、B两个逻辑控制输入端分别与图6中的微控制器MTV230芯片16的P1.6、P1.3端相连。双刀四路模拟开关4052芯片14的X、Y两输出端分别与音频处理TDA7053A芯片15的V1(1)、V1(2)两端相连。双刀四路模拟开关4052芯片14的电源VDD接5伏电源VCC。电容C8串接在4052的VDD和地之间。

音频处理TDA7053A芯片15的OUT1+、OUT2+两端分别与图1中的音频输出端口7的输出两端相连。音频处理TDA7053A芯片15的V1(1)、V1(2)两端分别与双刀四路模拟开关4052芯片14的X、Y两端相连。音频处理TDA7053A芯片15的VC1、VC2两端相连后，与图6中的微控制器MTV230芯片16的AD6相连。音频处理TDA7053A芯片15的VP接5伏电源VCC，GND接地。

图6为本实用新型单片机控制电路4的电原理图，具体实施中，单片机控制电路4采用微控制器MTV230芯片16和存储器24C08N芯片17，其连接关系如下：

微控制器MTV230芯片16的OSDXIN、RXD、TXD端与图3中的VPP860专用芯片12的DCLK、SCL、SDATA端对应相连。微控制器MTV230芯片16的HSYNC、VSYNC端与图3中的VPP860专用芯片12的HSYNCO、VSYNCO端对应相连，并同时与图8中的十五针视频接插器件18的N13、N14端对应相连。微控制器MTV230芯片16的P1.7端与图3中的VPP860专用芯片12的RSTN端及图2中的解码器TW99芯片11的复位线RST#共同相连。微控制器MTV230芯片16的OSDROUT(OSDGOUT、OSDBOUT)与图7的字符叠加电路6的OSDR(OSDG、OSDB)端对应相连。微控制器MTV230芯片16的P1.6、P1.3端分别与图5中的双刀四路模拟开关4052芯片14的A、B两端对应相连。微控制器MTV230芯片16的AD6端与图5中的音频处理TDA7053A芯片15的VC1、VC2两端共同相连。微控制器MTV230芯片16的INT0端与图1中的遥控信号接收器9相连。微控制器MTV230芯片16的AD0端与图1中的控制按键10的输入信号端相连。微控制器MTV230芯片16的X1、X2两端与晶振Y3两端相连，晶振Y3为微控制器MTV230芯片16提供工作频率。微控制器MTV230芯片16的VDD接3伏电源VCC3.3，VSS接地。

图6中的存储器24C08N芯片17，用于存储电视盒运行所需的参数数据，存储器24C08N芯片17的SDA、SCL端和与图6中的微控制器MTV230芯片16的T0、T1端对应相连，并同时与图2中的解码器TW99芯片11的SDAT、SCLK对应相连。存储器24C08N芯片17的VCC接5伏电源VCC；存储器24C08N芯片17的A0、A1、A2、VSS、WP端均接地。

本实用新型字符叠加电路6包括R、G、B三路加法器信号处理电路，图7为本实用新型字符叠加电路6的R、G、B三路加法器中其中R(G、B)路加法器的电原理图，具体连接关系如下：

图7中字符叠加电路6的R(G、B)路的R_VGA(G_VGA、B_VGA)端与图3中的VPP860专用芯片12的ROUT(GOUT、BOUT)端相连，并同时与电阻R2和二极管D1串联。R(G、B)路的OSDR(OSDG、OSDB)与图6中的微控制器MTV230芯片16的OSDROUT(OSDGOUT、OSDBOUT)端相连，并同时与电阻R3的一端相连。电阻R3的另一端、二极管D1的负极、电阻R4的一端、三极管Q1的b端并接。电阻R4的一端、三极管Q1的c端与电源VCC并接。三极管Q1的e端与电阻R5的一端连接后与R(G、B)路的信号输出ROUT(GOUT、BOUT)端相连，并同时与图8中的十五针视频接插器件18的N1(N2、N3)端相连。电阻R5的另一端接地。

本实用新型字符叠加电路另外G、B两路与R路加法器内部电路结构相同。即G路的G_VGA端和OSDG端信号经与R路加法器内部相同电路的叠加处理后，G路的信号输出GOUT端与图8中的十五针视频接插器件18的N2端相连。B路的B VGA端和OSDB端信号经与R路加法器内部相同电路的叠加处理后，B路的信号输出BOUT端与图8中的十五针视频接插器件18的N3端相连。

图8为本实用新型视频输出端口7的电原理图，具体实施中，视频输出端口7采用十五针视频接插器件18。其连接关系如下：

十五针视频接插器件18的N5、N6、N7、N8、N10接地。十五针视频接插器件18的N1端与图7中的R路的信号输出ROUT端相连。十五针视频接插器件18的N2端与图7中的字符叠加电路6中的G路的信号输出GOUT端相连。十五针视频接插器件18的N3端与图7中的字符叠加电路6中的B路的信号输出BOUT端相连。十五针视频接插器件18的N13端与图3中的VPP860专用芯片12的HSYNCO端相连。十五针视频接插器件18的N14端与图3中的VPP860专用芯片12的VSYNCO端相连。

工作原理简述：

本实用新型电视盒可工作于下列状态。

本实用新型的信号输入端口1输入音频和视频信号后，其中的视频信号经视频解码和视频处理电路2、音频信号经音频切换和处理电路3分别处理后，在单片机控制电路4的控制下，将与计算机匹配的数字视频信号通过视频输出端口7输出到计算机的显示器，数字音频信号通过音频输出端口8输出到计算机的音箱。从而可通过计算机收看电视节目。

本实用新型的视频为逐行扫描模式，显示器为计算机的高分辨率显示器。由于电视盒采用专用芯片VPP860，它是应用于逐行扫描的数字电视的高集成度视频处理芯片。通过图3中的VPP860专用芯片12的存取数据总线、存取控制总线、存取地址总线与图1中的存储器电路5相连，将数字处理后的电视信号存储，通过视频输出端口7和音频输出端口8输出到计算机。输出到显示器的电视画面具有很高的清晰度和极佳的画质。

本实用新型通过图3中的VPP860专用芯片12的功能控制总线与图1中的单片机控制电路4中的端口线相连，可实现自动识别和转换PAL制和NTSC制两种电视制式功能以及电视接收模式和计算机工作模式间自动切换功能。

本实用新型可输出为多画面显示状态，它采用图3中的VPP860专用芯片12，提供四画面模式、九画面模式、十六画面模式等多种画面模式选择。根据用户要求预先设定，由内部程序完成其模式控制，通过电视盒附带的电视遥控器可灵活操作。

本实用新型具有独特的字符叠加显示功能，通过电视盒的控制按键来操作。图1中的控制按键10的输入信号KEY与图6中的微控制器MTV230芯片16的AD0相连，图1中的遥控信号接收器9的输入信号RMT与图6中的微控制器MTV230芯片16的INT0相连，由程序完成显示控制功能。从而实现在蓝屏背景下，显示电视盒的操作设定菜单以及对电视盒附带的电视遥控器的操作进行显示等功能。

Claims (7)

1.电视盒，包括信号输入端口、视频解码和视频处理电路、音频切换和处理电路、单片机控制电路、存储器电路、字符叠加电路、视频输出端口、音频输出端口、遥控信号接收器和控制按键，其特征在于：所述的视频解码和视频处理电路(2)分别与信号输入端口(1)、存储器电路(5)、单片机控制电路(4)、字符叠加电路(6)相连；音频切换和处理电路(3)分别与信号输入端口(1)、单片机控制电路(4)、音频输出端口(8)相连；字符叠加电路(6)与视频输出端口(7)相连；遥控信号接收器(9)和控制按键(10)分别与单片机控制电路(4)相连。

2.根据权利要求1所述的电视盒，其特征在于：所述的视频解码和视频处理电路(2)中的视频解码电路采用电视解码器TW99芯片，它通过视频数据总线和视频控制总线与视频处理VPP860专用芯片相连；通过视频输入线与信号输入端口(1)相连。

3.根据权利要求1所述的电视盒，其特征在于：所述的视频解码和视频处理电路(2)中的视频处理电路采用VPP860专用芯片，它通过视频数据总线和视频控制总线与解码器TW99芯片的视频数据总线和视频控制总线对应相连；VPP860通过存取数据总线、存取控制总线、存取地址总线与存储器电路(5)相连；VPP860的功能控制总线与单片机控制电路(4)中的微控制器MTV230芯片控制线相连；VPP860的视频输入线与信号输入端口(1)相连。

4.根据权利要求1所述的电视盒，其特征在于：所述的存储器电路(5)采用存储器KM4132G512Q芯片，它通过存取数据总线、存取控制总线、存取地址总线与视频解码和视频处理电路(2)中的数据视频处理专用芯片VPP860相连。

5.根据权利要求1所述的电视盒，其特征在于：所述的音频切换和处理电路(3)分别采用双刀四路模拟开关4052芯片和音频处理TDA7053A芯片；双刀四路模拟开关4052芯片通过音频输入线与信号输入端口(1)中的音频输入端口相连，通过逻辑控制输入线与单片机控制电路(4)中的微控制器MTV230芯片控制线相连，通过输出线与TDA7053A芯片的输入线相连；音频处理芯片TDA7053A通过输入线与双刀四路模拟开关4052芯片的输出线相连，通过控制线与单片机控制电路(4)中的微控制器MTV230芯片控制线相连，通过输出线与音频输出端口(8)相连。

6.根据权利要求1所述的电视盒，其特征在于：所述的单片机控制电路(4)采用微控制器MTV230芯片，它通过控制总线分别与视频解码和视频处理电路(2)、音频切换和处理电路(3)、字符叠加电路(6)相连；微控制器MTV230芯片通过中断线INTO与遥控信号接收器输入信号线RMT相连；微控制器MTV230芯片的ADO线与控制按键输入信号线KEY相连。

7.根据权利要求1所述的电视盒，其特征在于：所述的字符叠加电路(6)的控制线与单片机控制电路(4)中的微控制器MTV230芯片的控制总线相连；字符叠加电路(6)的输出线与视频输出端口(7)相连。

Images