CN1316444C - 用于电控元件阵列的电极装置、其制造方法和一种电控阵列器件 - Google Patents

用于电控元件阵列的电极装置、其制造方法和一种电控阵列器件 Download PDF

Info

Publication number
CN1316444C
CN1316444C CNB988037246A CN98803724A CN1316444C CN 1316444 C CN1316444 C CN 1316444C CN B988037246 A CNB988037246 A CN B988037246A CN 98803724 A CN98803724 A CN 98803724A CN 1316444 C CN1316444 C CN 1316444C
Authority
CN
China
Prior art keywords
electrode
driver
line
excitation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988037246A
Other languages
English (en)
Other versions
CN1251677A (zh
Inventor
A·P·艾特肯
K·G·帕特森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9706457.0A external-priority patent/GB9706457D0/en
Priority claimed from GBGB9713689.9A external-priority patent/GB9713689D0/en
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1251677A publication Critical patent/CN1251677A/zh
Application granted granted Critical
Publication of CN1316444C publication Critical patent/CN1316444C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种用于电控元件阵列的电极装置，包括：一系列大致平行的电极(16)，每个电极沿电控元件的相应的线延伸；和一系列驱动器线(20(1-6))，用于接收驱动信号。每个电极都经相应的阻抗(26)连接到多个驱动器线上。每个电极连接到至少三个驱动器线。附加地或者按另一种方式，连接驱动器线至电极，使这些驱动器线不可能分成两个任意的驱动器线组，对于这两个组：(a)每个组有大致相同的驱动器线数，和(b)每个电极都连接到一个组中的至少一个驱动器线，并且连接到另一个组中的至少一个驱动器线。这使电极数与驱动器线数之比增加。阻抗与解码器(24)组合可提供一个解码系统，对解码系统进行安排以完成一个多级过程，以确定哪些驱动器线要响应于提供给解码器的每一个电极地址值而激励。这使阻抗的网络配置能由机器产生，并且还允许解码器及时计算哪一些驱动器线要响应于每个地址值而激励。此外，还可提供不同的分辨率，以同时寻址电极组。本发明例如可应用到液晶显示器、存储元件阵列、和传感器阵列，如光传感器。

Description

用于电控元件阵列的电极装置、 其制造方法和一种电控阵列器件
技术领域
本发明涉及电控元件阵列的寻址。
背景技术
具体来说，本发明在其第一和第二方面涉及用于电控元件阵列的一种电极装置，它包括：多个大致平行的电极，每个电极沿电控元件的一个对应的线扩展；和多个驱动器线，用于接收驱动信号并且将驱动信号提供给电极。再有，本发明的第三方面涉及一个电控阵列器件，包括：它们的电极相互交叉的第一和第二这样的电极装置，和一个电控元件阵列，每个元件都设在第一电极装置的一个相应电极和第二电极装置的一个相应电极的一个交叉点上。例如，可通过夹在第一和第二电极装置的电极之间的一层材料的相应部分来提供电控元件。电控元件可以有多个稳态，并且例如可通过一个双稳的铁电液晶材料来形成该电控元件，该器件形成一个液晶显示板。
这样一种电极装置是众所周知的，图1表示出具有一对这样的电极装置的常规铁电液晶显示板。显示板10包括玻璃的下片12和上片14，一层铁电液晶材料就夹在它们之间。片12、14中至少一个起平面偏振滤波器的作用，或者加上一个偏振层。下片12的上表面形成多个沿左右方向的细长的行电极16，上片14的下表面形成多个沿上下方向的细长列电极18。电极都是透明的，并且例如由铟锡氧化物(ITO)形成。对与液晶材料接触的表面进行处理，以取向液晶材料的分子。液晶材料的位于行电极16和列电极18的每个交叉点的部分提供相应的显示象素。铁电液晶材料是这样的：在每个交叉点，如果在交叉点处的电极16、18之间加上数值大于阈值VT+的电位差一个足够的时间，则液晶材料将变为第一状态(如果它还不在这个状态的话)；如果在电极16、18之间加上数值超过相反极性的阈值VT-的电场足够长的时间，则液晶材料将变为第二状态(如果它还没处在这个状态的话)。晶体对光的偏振效果在第一和第二状态是不同的，并且若和片12、14的偏振效果组合起来，则可使象素在一种状态出现黑色，而在另一状态是透明的(以下称之为“白色“)。
每个行电极16都连接到一个行驱动器20的相应输出上，每个列电极18都连接到一个列驱动器22的相应输出上。通过一个控制器24，例如微处理器，控制行和列驱动器20、22。行和列驱动器20、22中的每一个都可向对应的电极16、18施加电压使象素转换到需要的状态，从而在显示板10上形成图象并根据需要改变图象。各种驱动方案在本领域中都是公知的。例如，在一个方案中，通过列驱动器22向所有的列电极18施加一个电压VC1，并且通过行驱动器20向每个行电极16依次施加一个电压VR1，其中VC1-VR1＜VT-，因此将显示器10逐行清除成白色。然后，通过行驱动器20向行电极16依次施加电压VR2，并且在向一个特定的行电极施加电压的同时通过列驱动器20向一个或多个选择的列电极18加一电压VC2，其中VC2-VR2＞VT+，从而把黑色写到在该行电极16和每个选择的列电极18的交叉点处的象素。在另一方案中，不是先把整个显示器清为白色而后再把选择的象素写成黑色，而是依次寻址各行，并把选择的行中的所有象素清成白色，并且在此之后立即把该行中选择的象素写成黑色。在对此方案的一个修正方案中，不是依次对行寻址，而是在需要时对行进行寻址。在另一种修正方案中，不是先把一整行象素清成白色而后把选择的象素写成黑色，而是把要从黑变白的象素写成白色，并且把要从白变黑的象素写成黑色。
期望制造的液晶显示板有一个空前加大的尺寸和一个空前加大的分辨率(减小行和列电极的间距)。在图1所示的装置中，行和列驱动器20，22是在硅片中制造的，存在着在玻璃片12、14上的驱动器20、22和电极16、18之间提供准确的交叉连接的问题。显然，随着尺寸和分辨率的提高，交叉连接问题就越严重，因为交叉连接的数目更大、空间更挤。
为了解决这个问题，本发明的第一和第二方面更加具体地涉及一个电极装置，其中的每个电极都经一个阻抗(如电阻)连接到多个驱动器线中的每一个上。这样一种装置公开在专利文献US-A-5034736上，它描述了如图2所示的驱动方案，现在进行简要的说明。
在图2中，有两个行驱动器20L、20R，它们各有三个输出1、2、3和4、5、6。左行驱动器20L的输出1通过相应的电阻器26连接到行电极16的左端1、4、7。左行驱动器20L的输出2通过相应的电阻器26连接到行电极的左端2、5、8。左行驱动器20L的输出3通过相应的电阻器26连接到行电极的左端3、6、9。右行驱动器20R的输出4通过相应的电阻器26连接到行电极的右端1、5、9。右行驱动器20R的输出5通过相应的电阻器26连接到行电极的右端2、6、7。右行驱动器20R的输出6通过相应的电阻器26连接到行电极的右端3、4、8。此外，还有两个列驱动器22T、22B，它们各有三个输出1、2、3和4、5、6。上列驱动器22T通过对应的电阻器26连接到列电极18的上端，其方式和连接左行驱动器20L到行电极16的左端的方式类似。还有，下列驱动器22B通过对应的电阻器26连接到列电极18的下端，其方式和连接右行驱动器20R到行电极16的右端的方式类似。
在US-A-5034736给出的实例中，所有的电阻器26的数值相等，把驱动器20L、20R、22T、22B的输出电压调在特定的值上，并且液晶材料具有特定的正、负阈值电压VT+、VT-。因此很显然，如果在一个特定的电极16、18的相对的两端加到电阻器26的两端的电压相等，那么，这个电极的电压将和所加电压相同。然而，如果加到一个特定的电极16、18的电阻器26上的电压不等，那么，电极电压将等于所加电压的平均值。因此有可能驱动电极，以便可在行和列电极的任何选定的交叉点上施加超过阈电压VT-、VT+的电压以改变在该交叉点上液晶材料的状态，而不用在任何其它的交叉点上施加超过阈电压VT-、VT+的电压。所得到的优点是，所需的驱动器22L、20R、22T、22B的输出总数，并因而是驱动器22L、20R、22T、22B和显示板10之间的交叉连接的总数，可从18(图1的情况)减小到12(图2的情况)。
US-A-5034736给出的教导是，图2所示的装置代表了驱动器(具有指定数目的输出)能够激励的列电极的最大数目和行电极的最大数目。该现有技术的说明书还给出如下教导：这种连接允许驱动器处理的电极数等于一个驱动器的输出数的平方(即，九个电极用于三个输出)，这比图1的现有技术的电路中驱动器能处理的电极数大得多，图1中一个驱动器端口只指定给一个电极。当然应当说明，如果考虑驱动器在电极的另一端的输出，则由US-A-5034736给出的电极的最大数目N和驱动器输出的数目n之间的关系为N＝n2/4，而不是N＝n2。
虽然现有技术的教导初看起来似乎是正确的，但事实上它是不正确的，并且对相互连接的减小增加了不必要的限制。
发明内容
本发明的第一方面的电极装置的特征在于：把驱动器线连接到电极，以使驱动器线不可能被分开成一对任意的驱动器线组，为此(a)每一组有大致相同数目的驱动器线，并且(b)每个电极都连接到在一个组中的至少一个驱动器线和另一组中的至少一个驱动器线。
换句话说，本发明的第一方面的电极装置的特征在于：把驱动器线连接到电极上，以便存在至少一个闭合电路，该闭合电路从驱动器线之一经至少某些阻抗和至少某些其它驱动器线返回到所说驱动器线，该闭合电路包括用于奇数电极的阻抗。
例如，在本发明的一个简单的实例中，它没有利用本发明的全部潜力，但却提供和现有技术US-A-5034736相同程度的对象素(或存储单元)状态设定与否的区别能力，本发明的这一方面使电极的最大数N和用于这些电极的驱动器输出的数目n之间的关系变为N＝n.(n-1)/2，而不是n2/4，因此除了n＝1和n＝2的极少数情况外全都变大。因此，使用本发明的技术用五个驱动器输出就可驱动图2的显示板的行电极16，而不是六个驱动器。虽然对于N＝9的情况所需的驱动器输出减少这个
Figure C9880372400101
似乎很小，但却至关重要。对于较大的N值，改进才变得明显。在实际的应用中，例如单色显示器的高度可以是210mm，分辨率可以是300dpi(电极间距85μm)，所需的行电极的数目是N＝2480。应用US-A-5034736的教导，所需的行驱动器输出的数目是n＝100，而利用本发明的第一方面，所需的行驱动器输出的数目n＝71，减少了29％。(可以看出，在行电极数N极大的情况下，如果只利用对现有技术的这一改进，则最大的减小是100-50_％，约为29.29％.)
US-A-5034736还教导：重要的是每个电极都有两个端，“前端”和“后端”，它们和相应的两个电阻器相连，并且在US-A-5034736给出的所有实例中，这两端位于相应电极的相对端。
本发明的第二方面的电极装置的特征在于：每个电极都连接到至少三个驱动器线，如三个、四个、五个、六个、七个、八个、或更多个驱动器线。
这一特征表明，和每个电极的连接不需要分开进行并且在其两端进行(但有可能这样进行)；借助于这一特征，可明显提高电极数N和驱动器线数n之比。例如，如果修改图2，使其每个行电极都连接到六个驱动器输出中的不同的三个上，则电极数可从N＝9增加到N＝20。更加一般地说，对于每个电极的三驱动器线连接，可驱动的电极数N和驱动器线数n的立方相关，即N＝n.(n-1).(n-2)/6，所以对于n和N的值很大时好处才变得明显。例如，若驱动2480个电极，如以上所述，如果使用每个电极的三驱动器线连接，则需要26个驱动器线，这种情况和遵从US-A-5034736的教导的装置需要100个驱动器线的情况相比，减少了74％。因为每个电极的连接数目较大，所以提高电极数和驱动器线数之比N/n的好处变得更加突出，至少对于大的N值是这样。
由连接每个电极至数目c大于2的驱动器线所带来的一个附带的问题是，在选择和不选择电极的一个特定的交叉点之间进行区别变得更加至关重要。例如，借助于一个寻址方案，该方案具有一个清成白色阶段和一个选择性地写成黑色阶段，如果在写成黑色阶段由每个驱动器线为一个列电极提供的电压是0V和+VD(可选择)，并且由每个驱动器线为行电极提供的电压是
Figure C9880372400111
和 (可选择)，则借助于图2的装置(c＝2)在这一阶段可加到一个交叉点上的电压是 和
Figure C9880372400115
假定液晶的阈电压VT+和VT-具有相等幅值(yT+＝-VT-)，则为了正确操作它们最好满足关系式 5 4 V D > V T + > 3 4 V D . 换言之，对于阈电压存在 容差。然而，如果连接到每个电极的驱动器线数c增加到c＝3，并且如果在写成黑色阶段由每个驱动器线为一个列电极提供的电压是0V和+VD(可选择)，并且由每个驱动器线为一个行电极提供的电压是 和 (可选择)，则在写成黑色阶段可加到一个交叉点的电压是 7 6 V D , 5 6 V D , 1 2 V D , 1 6 V D , - 1 6 V D , - 1 2 V D , 和
Figure C98803724001111
若想正确操作，阈电压最好满足关系式 7 6 V D > V T + > 5 6 V D , 因此使阈电压有一个较小的容差
Figure C98803724001113
这一附带问题随着和电极相连的驱动器线数c的增加变得更加重要。
为了有利于处理这个问题，在本发明的一个优选形式中，对于任何指定的电极对，和这些电极一起相连的驱动器线数v(如果有的话)至少比这些电极中的每个电极相连的驱动器线数c小2。例如，如果c选成4并且v选为2，则该装置可提供和图2装置相同程度的“串扰”(CROSSTALK)(v/c)。虽然对v施加这一限制使比例N/n减小，但和US-A-5034736公开的内容相比，可提供大得多的N/n比。的确，可以看出，对于例如c＝4和v＝2(即v/c＝1/2)，对于N值大的情况其改进是明显的；与之对比的是，在该现有技术中，c＝2，v＝1，因此也有v/c＝1/2。
对于本发明的每一方面，为简单起见最好把每个电极都连到相同数目c的驱动器线上。还有，为了紧凑，至少在进行电极和驱动器线连接的位置，驱动器线的取向方向最好大致相互平行，并且大致垂直于电极，和/或最好把电极和驱动器线安置在一个公用的基片上。
当使用本发明的第一和/或第二方面的电极装置作为按本发明的第三方面的存储器和/或显示器件的第一电极装置时，可以按常规方式驱动第二电极装置，或者按本发明的第一和/或第二方面可将其形成为第二电极装置的一部分。
上述电极装置可有一个解码器系统。更加具体地说，该解码器系统可包括：一个地址输入端，用于接收代表多个地址值中任何一个值的地址信号；多个中间节点(例如上述的驱动器线)；一个解码器，它响应于地址信号，并且可对每个地址值激动中间节点的一个对应的组合；和多个输出端(例如连接到上述的电极)，每个输出端都响应于相应的一组中间节点，以使加到该输出端的激励能依赖于由解码器加到相应的组中的每个中间节点上的激励。
再有，这样一种解码系统在US-A-5034736中公开。在此情况下，解码器依赖于存储在ROM中的一个查找表进行操作。
本发明的第四方面涉及制造电极装置和解码器系统的方法，它包括如下步骤：提供一个解码器，它响应于代表多个地址值中的任何一个的地址信号，并且对每一个地址值可激励中间节点的对应组合；提供多个输出；对每个输出确定一个该输出要响应的中间节点的对应组；和使每个输出端响应于对应的所确定的组中的中间节点，因而使加到该输出的激励可依赖于由解码器加到对应组中的每个中间节点上的激励。
在实践中难以找到可连接输出到中间节点的配置，这种配置的必要的性质是对于小数目n的中间节点有一个大数目N的输出，并且有一个小的比值v/c。可以使用组合的寻找方法，但需要仔细地优化，即使那样，随着中间节点数n的增加，这种寻找方法在计算时间方面也要变得低效，这是因为寻找空间极大的缘故。幸运的是，这种冗长的寻找只在设计解码系统时才是需要的，并且可把产生的结果存储在一个查找表中以备以后实施使用。然而，需要查找表意味着需要成本，因此不需查找表(或大的查找表)的方法可能是优选的。
本发明的第四方面和本发明的第一至第三方面的实施例是从实施过程中演变过来的，为产生地址值和中间节点激励图形之间的映射关系，并因此是中间节点和输出之间的映射关系，可找到某些数学结构方法，并且可将这些数学结构方法与经特殊选择的参数一起使用以获得特定的配置。已经找到的这些数学结构方法的实例包括基于仿射几何、投影几何、级联和差分族的那些方法。这些数学结构方法使用了从查找表获得一个值或一组值所使用的多级过程，而不是单级过程。
因此，本发明的第四方面的方法的特征在于以下步骤：确定要由解码器完成的一个多级过程；在确定哪些中间节点要响应每个地址值而激励的过程中安排解码器去完成确定的多级过程；并且，在确定输出要响应的中间节点组的所说步骤中使用确定的多级过程。
此外，在本发明的第一至第三方面的装置的实施例中，最好对解码器进行安排，使其能在确定哪一些中间节点要响应每个地址值而激励的过程中完成一个多级过程。
从以下的描述显然可以看出，有可能使用相当简单的硬连线电路或能完成相当简单程序的计算机，而不使用单个查找表，查找表在具有几千个电极的情况下可能占用相当大的容量。
在本明书的上下文中，术语“多级过程”旨在包括如下的过程：该过程的至少一个第一级的结果要加到该过程的至少一个下一级上。例如，在下面要详细描述的本发明的一个实施例中，向4对第一级元件(可以是查找表或逻辑阵列)提供该过程的输入的分量；把第一级元件的输出提供给4对第二级元件(还可以是查找表或逻辑阵列)；把第二级元件的输出和该过程的输入的分量提供给4对第三级元件(还可以是查找表或逻辑阵列)；并且第三级元件的输出加到4个26至64解码器上，以提供解码器输出。更加一般地说，多级过程包括由几层基本元件(如查找表，门电路和算术元件)完成的过程，其中至少一层的输出要加到随后的一层。在本发明的另一个实施例中，由一个编程的计算机完成该过程的相应级。在本说明书的上下文中，术语“多级过程”不包括例如由简单的逻辑门(如与门或者或门)、简单的算术单元(如加法器、或乘法器)、或查找表完成的过程。还有，相互独立地完成的多个过程也不构成本说明书目的的多级过程。
优选地，该装置包括一个分辨率输入端，用于接收代表多个分辨率值中的任何一个的分辨率信号，解码器响应于分辨率信号从而：当分辨率信号有第一值时，响应每个地址值而激励的中间节点组合使第一号输出被激励，或者被激励超过一个预定阈值；并且当分辨率信号有一个第二值时，响应每个地址值而激励的中间节点组合使大于所说第一号输出的一组第二号输出被激励，或者被激励超过一个预定阈值。
因此，在该解码器用于一个显示器的情况下，有可能同时激励多个显示线，在本说明书后面有时称此性质为“多线寻址“。然而，可以做到的是，加到每个期望的显示线上的激励大于某个阈值，而加到每个其余的显示线上的激励小于一个较低的阈值。
优选地，解码器响应于分辨率信号，从而：当分辨率信号具有至少一个其它值时，响应每个地址值而激励的中间节点组合使一组、或对应的一组另一个号码的输出被激励，或者被激励超过该阈值；并且当分辨率信号有一个第二值时，响应每个地址值而激励的中间节点组合使大于所说第一号输出的一组第二号输出被激励，或者使超过一个预定阈值的另一个号码的输出被激励，这个不同的另一个号码或者每个不同的另一个号码大于第一号或第二号。在一个优选的作法中，该另一个不同的号码可以是第二号码的整数倍，在这种情况下的有益作法是，当分辨率信号具有所说另一个值时，每个组是该分辨率信号具有所说第二值时的预定组数的一个集合。一种替换方案是，另一个不同的数是第一号码的整数倍。优选地，该装置应是这样的：当分辨率信号具有第二值时对响应于每个地址值这样激励的输出进行物理分组，使它们彼此靠近。因此，在显示情况下，有可能同时激励多个显示线块，并可分层安排块的激励。
附图说明
现在参照附图借助于实例描述本发明的具体实施例。附图中：
图1表示用于液晶显示板的常规驱动方案；
图2表示US-A-5034736中描述的液晶显示板的驱动方案；
图3表示使用按本发明的第一方面的电极装置的一个实施例的液晶显示板；
图4表示使用按本发明的第二方面的电极装置的一个实施例的液晶显示板；
图5是图3和4的显示板的一个部分放大的平面图，表示形成电阻器的一种方式；
图6是显示板的一个部分放大的剖面图，表示形成电阻器的另一种方式；
图7-9表示使用按本发明的第一和第二方面的电极装置的实施例的液晶显示板；
图10是可用在上述电极装置中的解码器的一个实施例的方块图；
图11是表示显示线数N和驱动器线数n之间的比较结果的曲线图；
图12是表示图10解码器的一种改进的方块图；
图13是解码器的另一个实施例的方块图；
图14是解码器的又一个实施例的方块图；
图15较详细地表示形成图14的解码器的部分的电路；
图16和17较详细地表示图15的部分电路；
图18较详细地表示图14的部分电路；
图19较详细地表示图18的部分电路。
具体实施方式
除非另有说明，或者文中有所要求，下面将要描述的本发明的实施例利用了以上参照图1和2描述过的技术。
在图3的实施例中，列电极18连到列驱动器22并由其驱动，驱动方式与参照图1以上描述过的方式相似。上边的9个行电极16连到行驱动器20L、20R，其连接方式等效于以上参照图2描述过的。但还提供6个附加的行电极10-15。行电极10-12通过电阻器对26连到行驱动器20L的输出1、2、3的不同排列，行电极13-15通过电阻器对26连到行驱动器20R的输出4、5、6的不同排列。因此本发明的这个实施例取消了US-A-5034736的限制：每个电极必须连接到两个行驱动器20L、20R，并因此能提供另一些行电极而不需要任何其它的驱动器输出。
在图4的实施例中，列电极18再次连到列驱动器22并由其驱动，驱动方式与参照图1以上描述过的方式相似。上边的9个行电极16(编号为1-9)连到行驱动器20L，其连接方式等效于以上参照图2描述过的。上边的9个行电极16(编号为1-9)还连到行驱动器20R，但这些行电极中的每一个都是通过对应的电阻器对26连到行驱动器20R的输出4、5、6的不同排列。图4的实施例有另外9个行电极16(编号为10-18)，它们连到行驱动器20R，其连接方式等效于以上参照图2描述过的。但这些行电极还连接到行驱动器20L，但每个行电极都是通过相应的电阻器对26连到行驱动器20L的输出1、2、3的不同排列。因此本发明的这个实施例取消了US-A-5034736的限制：每个电极只有到两个行驱动器20L、20R的两种连接，并且就图3的实施例而论，能够提供另一些行电极而不需要任何其它的驱动器输出。
如以上所述，电极16、18可由铟锡氧化物(ITO)形成。可由电极材料的变薄部分提供电阻器26。例如，图5所示的是图3中编号为10的行电极16的左端，它是通过两个电阻器26连到左行驱动器20L的驱动器线1、2上的。通过在玻璃基片上淀积ITO来形成电极16和电阻器26，并且通过比电极宽度窄得多的ITO部分提供电阻器26，电阻器26的路径为螺旋形，所需的电阻值由ITO的电阻率提供。在一个可替换的装置中，在玻璃基片上可淀积ITO，在ITO中有一间隙，然后可在该间隙上淀积另一种高电阻率材料以连接间隙并提供电阻器26。
在又另一个实施例中，如图6所示，在玻璃基片28上淀积来自驱动器20L的驱动器线1、2、3(或来自驱动器20R的驱动器线4、5、6)的材料。然后在驱动器线上方淀积绝缘层30，而后在该装置上再淀积电极16以使之与驱动器线交叉。在电极16要连到驱动器线的位置形成一个穿过电极16、绝缘层30、和驱动器线的一个通路32。在通路32中淀积电阻材料以形成具有适当数值的相互连接电极和驱动器线的一个电阻器26。因此，显然可以看出，对于要连接到两个或多个驱动器线的电极，连接线可以与电极的纵轴平行，如图7所示，其中的小的断面代表参照附图6描述的这种类型的电阻性连接。
在对图6的装置的一种改进方案中，该通路没有穿透驱动器线，并且电阻性材料是淀积在驱动器线的上部的。在另一个替换的或附加的改进中，在淀积电极之前先形成通路；淀积在通路中的电阻性材料最好略微高出绝缘层；然后在绝缘层和电阻性材料的上方淀积电极。
在图7的实施例中，所示的行电极驱动器为一个单个的单元20，有6个驱动器线，序号为1-6。还有，至行电极16的所有连接都在电极的左端进行，电阻器26就是参照附图6以上描述过的那种类型。行驱动器线连接到18个行电极，序号为1-18，其连接方式类似于图4实施例的连接方式。然而，还提供两个另外的行电极(19、20)，电极(19)经电阻器26连到行驱动器20的驱动器线1、2、3，电极(20)经电阻器26连到行驱动器的驱动器线4、5、6。因此，本发明的这个实施例消除了以上参照附图3和4描述过的US-A-5034736的两个限制，允许提供甚致于更多的行电极16而不需要任何另外的驱动器输出。
在图4和7所示的实施例中，对每个行电极进行3种连接，即c＝3。正如在引言中所讨论的，这对液晶材料的阈电压容差的限制较严。在考虑这个问题中的一个重要参数称之为重叠数v，所说重叠数对于任何电极对来说都是同这些电极一起连接的驱动器线的数目的最大值。另一个重要参数是和电极装置的串扰相关的比例v/c。在图1的现有技术中，没有重叠，所以v/c＝0。在图2的现有技术中以及在图3的实施例中，c＝2，v＝1，和v/c＝1/2，这意味着串扰可能是一个问题，但借助于现代材料和技术就不是严重问题了。在图4和7的实施例中，c＝3，v＝2和v/c＝2/3，这说明串扰问题较大，需要较高质量的材料和较精确的制造技术。为了减小串扰比v/c，可能的作法是，通过不使用所有的电极到驱动器线连接的可能排列组合来减小v。在进行本发明的研制过程中引出的感兴趣的问题是，对于相同的串扰比v/c，但对于较高的v和c，可能的电极数N与所要求的驱动器线数n之比提高了，尤其是对于大的N值更是如此。
图8表示本发明的一个实施例，其中c＝4，v＝1，v/c＝1/4，即为图2的现有技术和图3的实施例的串扰比的一半。从图8可以看出，行驱动器20驱动14个驱动器线，并且有9个行电极16，每个行电极16都连到4个驱动器线的一个组合。连接的组合应该是这样的：没有任何一对电极16共用一个以上的驱动器线。
如以上所述，当电极数N很大时，由这一特征得到的优点才变得有重大意义；从图8得到的好处并不十分明显；由于可利用的空间有限，图8表示的是只有9个电极的情况。但从以下的表中可以看出，这一特征的优点是显而易见的，这个表展示出在另一情况下的驱动器线和行电极之间的一种可能的连接安排。在这种情况下，驱动器线数n是16，到每个电极的连接数c是4，并且没有任何两个电极共用两个以上的连接(v＝2)，并且因此v/c＝1/2；串扰比和图2的现有技术相同。从以下表1可以看出，电极的可能数N是140，因此比例N/n＝8.75。通过比较，遵从US-A-5034736的教导，对于相同的串扰比值v/c＝1/2，16个行驱动器线只可能驱动64个行电极，给出一个比值N/n＝4。
表1
电极  驱动器线连接1-16(●＝连接，○＝不连接)   电极 驱动器线连接1-16(●＝连接，○＝不连接)
1  ●●●●○○○○○○○○○○○○   2 ●●○○●●○○○○○○○○○○
3  ○○●●●●○○○○○○○○○○   4 ●○●○●○●○○○○○○○○○
5  ○●○●●○●○○○○○○○○○   6 ○●●○○●●○○○○○○○○○
7  ●○○●○●●○○○○○○○○○   8 ○●●○●○○●○○○○○○○○
9  ●○○●●○○●○○○○○○○○   10 ●○●○○●○●○○○○○○○○
11  ○●○●○●○●○○○○○○○○   12 ●●○○○○●●○○○○○○○○
13  ○○●●○○●●○○○○○○○○   14 ○○○○●●●●○○○○○○○○
15  ●●○○○○○○●●○○○○○○   16 ○○●●○○○○●●○○○○○○
17  ○○○○●●○○●●○○○○○○   18 ○○○○○○●●●●○○○○○○
19  ●○●○○○○○●○●○○○○○   20 ○●○●○○○○●○●○○○○○
21  ○○○○●○●○●○●○○○○○   22 ○○○○○●○●●○●○○○○○
23  ○●●○○○○○○●●○○○○○   24 ●○○●○○○○○●●○○○○○
25  ○○○○○●●○○●●○○○○○   26 ○○○○●○○●○●●○○○○○
27  ○●●○○○○○●○○●○○○○   28 ●○○●○○○○●○○●○○○○
 29 ○○○○○●●○●○○●○○○○   30 ○○○○●○○●●○○●○○○○
 31 ●○●○○○○○○●○●○○○○   32 ○●○●○○○○○●○●○○○○
 33 ○○○○●○●○○●○●○○○○   34 ○○○○○●○●○●○●○○○○
 35 ●●○○○○○○○○●●○○○○   36 ○○●●○○○○○○●●○○○○
 37 ○○○○●●○○○○●●○○○○   38 ○○○○○○●●○○●●○○○○
 39 ○○○○○○○○●●●●○○○○   40 ●○○○●○○○●○○○●○○○
 41 ○●○○○●○○●○○○●○○○   42 ○○●○○○●○●○○○●○○○
 43 ○○○●○○○●●○○○●○○○   44 ○●○○●○○○○●○○●○○○
 45 ●○○○○●○○○●○○●○○○   46 ○○○●○○●○○●○○●○○○
 47 ○○●○○○○●○●○○●○○○   48 ○○●○●○○○○○●○●○○○
 49 ○○○●○●○○○○●○●○○○   50 ●○○○○○●○○○●○●○○○
 51 ○●○○○○○●○○●○●○○○   52 ○○○●●○○○○○○●●○○○
 53 ○○●○○●○○○○○●●○○○   54 ○●○○○○●○○○○●●○○○
 55 ●○○○○○○●○○○●●○○○   56 ○●○○●○○○●○○○○●○○
 57 ●○○○○●○○●○○○○●○○   58 ○○○●○○●○●○○○○●○○
 59 ○○●○○○○●●○○○○●○○   60 ●○○○●○○○○●○○○●○○
 61 ○●○○○●○○○●○○○●○○   62 ○○●○○○●○○●○○○●○○
 63 ○○○●○○○●○●○○○●○○   64 ○○○●●○○○○○●○○●○○
 65 ○○●○○●○○○○●○○●○○   66 ○●○○○○●○○○●○○●○○
 67 ●○○○○○○●○○●○○●○○   68 ○○●○●○○○○○○●○●○○
 69 ○○○●○●○○○○○●○●○○   70 ●○○○○○●○○○○●○●○○
 71 ○●○○○○○●○○○●○●○○   72 ●●○○○○○○○○○○●●○○
 73 ○○●●○○○○○○○○●●○○   74 ○○○○●●○○○○○○●●○○
 75 ○○○○○○●●○○○○●●○○   76 ○○○○○○○○●●○○●●○○
 77 ○○○○○○○○○○●●●●○○   78 ○○●○●○○○●○○○○○●○
 79 ○○○●○●○○●○○○○○●○   80 ●○○○○○●○●○○○○○●○
 81 ○●○○○○○●●○○○○○●○   82 ○○○●●○○○○●○○○○●○
 83 ○○●○○●○○○●○○○○●○   84 ○●○○○○●○○●○○○○●○
 85 ●○○○○○○●○●○○○○●○   86 ●○○○●○○○○○●○○○●○
 87 ○●○○○●○○○○●○○○●○   88 ○○●○○○●○○○●○○○●○
 89 ○○○●○○○●○○●○○○●○   90 ○●○○●○○○○○○●○○●○
 91 ●○○○○●○○○○○●○○●○   92 ○○○●○○●○○○○●○○●○
 93 ○○●○○○○●○○○●○○●○ 94 ●○●○○○○○○○○○●○●○
 95 ○●○●○○○○○○○○●○●○ 96 ○○○○●○●○○○○○●○●○
 97 ○○○○○●○●○○○○●○●○ 98 ○○○○○○○○●○●○●○●○
 99 ○○○○○○○○○●○●●○●○ 100 ○●●○○○○○○○○○○●●○
 101 ●○○●○○○○○○○○○●●○ 102 ○○○○○●●○○○○○○●●○
 103 ○○○○●○○●○○○○○●●○ 104 ○○○○○○○○○●●○○●●○
 105 ○○○○○○○○●○○●○●●○ 106 ○○○●●○○○●○○○○○○●
 107 ○○●○○●○○●○○○○○○● 108 ○●○○○○●○●○○○○○○●
 109 ●○○○○○○●●○○○○○○● 110 ○○●○●○○○○●○○○○○●
 111 ○○○●○●○○○●○○○○○● 112 ●○○○○○●○○●○○○○○●
 113 ○●○○○○○●○●○○○○○● 114 ○●○○●○○○○○●○○○○●
 115 ●○○○○●○○○○●○○○○● 116 ○○○●○○●○○○●○○○○●
 117 ○○●○○○○●○○●○○○○● 118 ●○○○●○○○○○○●○○○●
 119 ○●○○○●○○○○○●○○○● 120 ○○●○○○●○○○○●○○○●
 121 ○○○●○○○●○○○●○○○● 122 ○●●○○○○○○○○○●○○●
 123 ●○○●○○○○○○○○●○○● 124 ○○○○○●●○○○○○●○○●
125 ○○○○●○○●○○○○●○○● 126 ○○○○○○○○○●●○●○○●
127 ○○○○○○○○●○○●●○○● 128 ●○●○○○○○○○○○○●○●
129 ○●○●○○○○○○○○○●○● 130 ○○○○●○●○○○○○○●○●
131 ○○○○○●○●○○○○○●○● 132 ○○○○○○○○●○●○○●○●
133 ○○○○○○○○○●○●○●○● 134 ●●○○○○○○○○○○○○●●
135 ○○●●○○○○○○○○○○●● 136 ○○○○●●○○○○○○○○●●
137 ○○○○○○●●○○○○○○●● 138 ○○○○○○○○●●○○○○●●
139 ○○○○○○○○○○●●○○●● 140 ○○○○○○○○○○○○●●●●
表1可以被认为是每个电极的激励图形表，对于一个指定的电极的激励图形是激励该电极(通过提供至少一个阈电压)所需的c个驱动器线连接的组合。
作为一个说明的比较结果，以下的表2给出了在下述情况下的对于各个驱动器线数n可能的电极数N的实例：(A)遵从US-A-5034736的教导的装置，c＝2，v＝1，因此v/c＝1/2(见图2)；(B)本发明的一个实施例，c＝3，v＝2，因此v/c＝2/3(见图7)；和(C)本发明的一个实施例，c＝4，v＝2，因此v/c＝1/2(见表1的n＝16的情况)。
表2
驱动器线数“n”                       电极数“N“
    US-A-5034736           本发明的实施例
    c＝2，v＝1，V/c＝1/2     c＝3，v＝2v/c＝2/3     c＝4，v＝2v/c＝1/2
    48163264     416642561024     356560496041664     114140124010416
(虽然表2中给出的n值是2的乘方，但对n是2的乘方并无限制。)
可以看出，本发明的实施例允许使用非常大的电极数N(除非驱动器线数n很小)，即使在v/c为1/2的情况下也是如此，
在上述参照附图3-8描述的实施例中，将本发明应用到行电极16。可以推想，本发明还可按另外的方式或附加地(如图9所示)应用到列电极18。具体来说，对于宽度大于高度的显示器，本发明在应用到列电极18时并在许多情况下可得到较大的好处。还有，对于依次安排列电极驱动红、绿、蓝亚象素的彩色显示器，本发明在应用到列电极时可得到很大好处。如果本发明应用到行电极和列电极，就需要考虑行和列电极的组合串扰与液晶材料的阈电压容差的关系。
应当说明，在上述参照图3、4、7-9描述的本发明的实施例中，应用到本发明的驱动器线在显示器的边缘大致相互平行地延伸，并且大致垂直于对应的电极。尤其是在具有大量电极的情况下，这使驱动器线能紧凑地排列。还有，使用包括驱动器线、绝缘层、和电极的三层结构可方便地在驱动器线和电极之间进行连接，在要求连通的位置把电极连到驱动器线。
以上只借助于实例描述了本发明的上述实施例，并且显然可对本发明的已描述的实施例进行许多改进和发展。
例如，除了铁电液晶材料以外，本发明还可以应用到使用双稳态的或多稳态的液晶材料的显示器，并且可应用到使用非稳定的液晶材料的显示器上。本发明还可应用到没有显示功能的存储器阵列上，以及例如光传感器的传感器阵列上。
在上述本发明的实施例中，存储元件的状态受到所加直流电场的影响。对于交流驱动的显示或存储器阵列，电阻器可由诸如电容器之类的其它无源压降元件或阻抗代替。
上述这个实施例使用的是一个两维阵列，但本发明还可以应用到一维阵列(例如打印杆)，两维阵列，或多维阵列。
在上述实施例中，驱动器20、20L、20R、22用作解码器，驱动器20、20L、20R、22与电阻器26的网络配置组合在一起形成一个解码系统。解码器提供从输入或地址值到响应于该地址值激励的地址线组合的1对1的映射变换。为了作到这一点如图10所示，并且如US-A-5034736中所描述的，可使用一个查找表40。在如图10所示的实施例中，查找表40在要激励的256个行或列电极之一的总线42上接收一个8位的地址，并且随之激励64个驱动器线44中的4个驱动器线的一个相应的组合。虽然在图10中没有表示出来，但每个电极16(或18)都通过4个电阻器26连接到4个驱动器线44的一个对应的组合上，该装置的参数是c＝4，v＝1。
在实践中难以找到具有大N对小n的、以及大c/v的这样的必要性质的激励图形(如在表1中所示的那样)。用于查找有用的大的二进制图形组的求解空间是巨大的，并且必须使用特殊的技术以在合理的计算时间内产生结果。然而，一旦已经找到一组激励图形，就可以在解码器中或者通过使用查找表、或者只通过简单计算(下面再描述)来利用它。
为了查找具有所要求的性质的激励图形组，已经研出两种基本方法。第一种方法是组合查找。第二种方法基于已经在激励图形的性质和定权码之间找到的连接。
组合查找的有用性质是不限于特定类型的求解；可以找到具有有效位和重叠数的任何值的解，并可得到合理地接近最佳可能值的结果。作为对于具有参数n＝22，c＝4，v＝1的一个激励图形的简单实例，利用强制查找来获得一组N＝31的激励图形，其中N＞n。在理论上可以看出，在这种情况下，N的最大可能值是37：见A.E.Brouwer，J.B.Shearer，N.J.A.Sloane，和W.D.Smith的“定权码的新表格“，IEEE Transaction on Information Theory，IT-36(1990)，1334-1380。
从而可以看出，查找可能产生合理地接近最佳可能结果的结果。在实践中，n和N的值可能比这要大(例如，N可能是几千)，并且由于N相对于n增加的多，所以实现的互连级减小要比这个例子好得多。然而，随着有效位和重叠数的增加，查找变得越来越困难，其原因在于，查找空间也随之加大，并且，对于相当保守的n值来说，查找空间事实上迅速变为极大。这个问题对于相当大的驱动器线数n变得十分尖锐，这例如在高分辨率显示应用中可能是需要的，其中；即使要求n比N要小得多，N也可能是几千。通常需要进行特殊的优化以使查找在合理的次数内产生结果。然而，可以采用当今的计算设备有效地使用这种查找，以对高达几百的n求解。
幸好，冗长的查找只在设计激励图形时才是需要的，并且可把最终的解存储起来以备随后实施使用，从而可构成解码器连接，并可随后产生激励图形。这些激励图形例如可存储在查找表40中，查找表40可定位在驱动器芯片中，或者按其它方式放在系统存储器中，这取决于特定的设计。使用适当的数据压缩技术还可使查找表变得很小。然而，需要查找表意味着在最终的系统中增加额外的成本，因此不使用大的查找表40的方法才是优选的。
组合查找技术的一个附加的缺点是难以有效地找到具有特殊性质的解，如多线寻址。下面较详细地描述这些性质。
已经研制出用于产生激励图形的第二种方法，该方法可直接构造激励图形而不是去查找它们，并且是基于在具有要求的性质的激励图形组和在编码理论文献中称之为定权码之间已经发现的一种连接。具有参数(n，d，c)的定权码是一组长度为n的二进制字(称为码字)，每个码字准确地包括c个1，每对码字具有至少为d的一个汉明距离。一对二进制字的汉明距离简单来说就是这两个字相差的位置数，即其中的一个字具有一个1、另一个字具有一个0。
定权码在编码理论中是至关重要的，并因此吸引了许多注意力，见Brouwer等人的上述文章，和F.J.MacWilliams和N.J.A.Sloane的“误差校正码理论(第6版)”North-Holland，Amsterdam，1993。
在这些码和具有所需性质的激励图形组之间准确的对应关系如下：在并且仅在有一组N长度的n个激励图形、且每个行电极有c个连接、而且最大串扰v＝c-d/2的条件下，才存在一个定权码，该定权码的参数(n，d，c)有N个码字。使用这些码字来规定从驱动器线到电极的连接。因此，每个码字以下述方式产生用于一个行电极的一个激励图形。如果在一个码字中第i个位置存在一个1，则在该电极和第i个驱动器线之间进行一个连接，否则不进行任何连接。以此方式，每个行电极都连到c个驱动器线，并且任何一个电极对最多有v＝c-d/2个共用连接的驱动器线。
这种对应关系允许把定权码的现行理论应用到构成和估算激励图形组，并且能够导出有附加好处的有用新结果。
这种处理方法的成功取决于查找方法，该查找方法既灵活(在可构成激励图形组的参数范围方面)，又有效(在产生激励图形组方面，该激励图形组具有一个激励图形长度n，和参数N比较n是小的)。对于c＝6和v＝2的情况图11比较通过构造和组合方法找到的N～n的解。对于这些参数只找到几个合适的构造出来的解，并且在这种情况下得到的N/n值类似于强制查找解的这个值。在图11中还表示出N值的一个理论上限，如下述文章所描述的：S.M.Johnson的“定权误差校正码的上限“，Discrete Mathematics，卷3(1972)，109-124。
已经证实，使用构造方法产生激励图形组可得到具有几个优于通过查找技术获得的解的特征的激励图形组。若获得这样一些特征，就需要对特定的构造方法进行新的在数学上很复杂的分析，在这一分析中的关键一步是获得以下两者：(a)在激励图形和电极数之间的固定对应关系；和(b)一种方法，当提供这样一个电极数时该方法可产生对应的激励图形。所说方法和对应关系对于特定的码构造来说将是特定的。
它的第一个优点是：有了这样一种对应关系和方法，就不再需要使用全查找表了，这是因为可以根据需要及时产生激励图形而不是将激励图形存储在ROM中的缘故。该方法可能极其迅速、可有效存储、并适于用硬件实施。
它的第二个优点也是通过对码的数学结构进行严密分析得到的，这第二个优点是：这种完全选定的对应关系允许进行多线寻址，即从单个激励图形一次可驱动多于一个电极。更加具体地说，可用硬件或通过一个编程的计算机就可有效地实施多线寻址，激励图形是及时得到的。然而，选择对应关系有时可能得到一个分层多线寻址模式，其中把显示空间细分成逐渐变小的间隔，通过也是及时获得的激励图形来单个寻址这些间隔。
现在详细讨论获得定权码(和对应的激励图形组)的三种构造方法。为简洁起见，用数学语言给出这个资料，读者可能希望寻求在编码理论和有限域算法领域中的数学专家的咨询，或者可能希望请教解释下述讨论的相关文献。这三个构造方法是从有限几何学、从差分族、以及从码的级联获得的。
基于有限几何学已开发出两种类型的寻址方案：一种类型基于“仿射几何学”，另一种类型基于“投影几何学”。下面的表3给出了具有实际意义的参数的一系列几何寻址方案的参数，“AG”代表仿射几何学，“PG”代表投影几何学。
表3
  c   v   c/v   n   N   几何
  3333333333   1111111111   3333333333   122427488196192243384768   1664812567291024409665611638465536   PG(3，2)PG(4，2)AG(3，3)PG(5，2)AG(4，3)PG(6，2)PG(7，2)AG(5，3)PG(8，2)PG(9，2)
  444444   111111   444444   3664108256324972   812567294096656159049   PG(3，3)AG(3，4)PG(4，3)AG(4，4)PG(5，3)PG(6，3)
 4  1  4  1024  65536 AG(5，4)
 55555  11111  55555  801253206251280  25662540961562565536 PG(3，4)AG(3，5)PG(4，4)AG(4，5)PG(5，4)
 66  11  66  150750  62515625 PG(3，5)PG(4，5)
 7  1  7  343  2401 AG(3，7)
 88  11  88  392512  24014096 PG(3，7)AG(3，8)
对于仿射方案(在上述表3中记为AG(d，q))可实现的特定参数是n＝qd，c＝q，v＝1和N＝q2d-2，而对于投影方案(在上述表3中记为PG(d，q))，是n＝qd+qd-1，c＝q+1，v＝1，和N＝q2d-2，其中d是任何正整数，q是一个素数的乘方。这两个族在使比例N/n大约为分式1-(1/q)方面是非常有效的，这个分式对于具有相同n，c，v值的最佳寻址方案是很可能的。比值N/n大约为qd-2，所以随d的增加迅速增加。
这两个方案族具有和几何性质直接相关的极其特殊的性质。现在描述对于这种仿射方案情况的说明及其结果，极其相似的说明还适用于投影方案的情况。现在考虑在我们周围有一个实在的三维空间，并且可以想象，该空间由无限多个点构成，并包括直线，两个线具有要么在空间的刚好一个点上相交、要么不相交的性质。因此，任何两个线最多相交于一点。这是欧几里得几何学。当然，可把一个线看成是由它包括的点组成。三维空间也包括线的高维变化，称为平面。一个平面可被认为是由一组平行线构成，或者由其包括的点构成。按欧几里得的观点，一条直线或者完全包括在一个平面内，或者与平面相交于一点，或者平行于平面。通过简单的方程可描述线和平面的点。
为了获得配置和码，首先必须在这个空间点和驱动器线之间的选择一个对应关系或映射关系，其次在这个空间的线和显示线之间选择一种对应关系。使用第二个对应关系，可得到一个显示线，可找到空间中对应线的方程，使用该方程来计算在该线上的点集合，然后使用第一对应关系可找到对应于该点集合的驱动器线组。然后确定用于显示线的激励图形，使其成为在适当的驱动器线组中有效的激励图形。用于这个显示线的阻抗网络配置把该适当的驱动器线组连接到电极。因为在空间中两条线最多相交于一点，所以两个激励图形最多有一个地方重叠。因此有可能获得具有要求的串扰性质的激励图形组。
实际使用的几何学不是真正的空间几何学，但它的数学抽象叫做仿射和投影几何学。它们在两个基本方面有别于真正的空间：空间是有限的，即包括有限数目的点和线；和，采用的空间是较高维的。的确，上述的参数d是实际所用的维数。然而这些几何学都有相同的基本性质：点、线、面、等等都按期望的方式相交。为了数学上的方便，适宜的作法是，在操作的空间中，一条线上的点数或者是q(在仿射情况下)，或者是q+1(在投影情况下)，其中q是一个素数的乘方。因此，最终的激励图形(对应于空间的线)或有q个、或有q+1个有效位置。这些有限空间的线(一般来说)比点要多得多，所以有一个很高的比值N/n。
对于在空间点和驱动器线之间的、以及空间线和电极线之间的对应关系(或映射)的选择具有巨大的重要性：通过仔细选择这些对应关系，有可能开发出计算用于特定显示线所需的激励图形的有效方法。这些方法从本质上看都是把这个问题映射变换成用适当的有限几何学计算在一条线上的点的问题。这些方法或者对于硬件实施、或者对于编程计算机实施都是非常有效适用的。在本说明书的后面将描述基于仿射几何学的方法的细节。
回忆一下：一条线和一个平面最多相交于一点，或者一条线完全包括在一个平面；如果激励了对应于一个平面的点的所有驱动器线，那么将激励对应于构成该选定平面的有限空间的线组的显示线组。然而，对于不打算激励的任何显示线，最多只激励它的一个驱动器线，使剩余的串扰不大于前者的情况。这是以下事实的结果：不包括在一个平面内的任何线与该平面相交最多一点。因此，可同时激励许多显示线而不会干扰其它显示线至明显的程度。如果不单单在平面上操作，还可利用空间的维数，并可用具有更普遍的(d-c)维数的目标(对于每个都有0≤c＜d)操作。这就允许寻址具有各种不同大小的显示线组。对串扰的相同限制仍旧适用。通过对有限空间和驱动器线及显示线之间的映射对应关系进行更加仔细的选择，可以进行如下的安排：使某些平面(和较高维数的结构)对应于适当大小的连续显示部分。然而，为了寻址这样一个区域需要激励的驱动器线组具有相当简单的结构，并可及时进行计算。
总之，对于每个c(0≤c＜d)，已经开发出一种有效的方法，用于寻址连续的显示线组q2d-2c-2(即所有显示线的1/q2c)。于是，可把显示分成q2c个段，可有效地寻址每个段，同时对其它段的串扰最小。需要激励的qd-c-1个驱动器线是容易计算的。还可能使用类似的技术激励中间大小的区域，但要以提高对没有激励的显示线的串扰为代价。因此，提供了一种以分层的安排来寻址屏幕段的极其简单的方法，其分辨率大小为d。
现在描述基于仿射几何学的方法的细节。假定读者熟悉有限域、它们的算法和足够多的数学复杂性。
下面，Fq代表有q个元素的有限域，Zq代表整数集{0，1，.....，q-1}。让Φ是从Zq向Fq的任何映射。γ是从Fq向Zq的任何映射。首先规定两个映射，Φ和Γ。让D是一个整数，0≤D＜q2d-2，代表显示线号。写出：D＝D2d-3q2d-3+D2d-4q2d-4+......+D1q+D0，其中0≤Di＜q，从而(D0，D1，...，D2d-3)是D的q基表示。现在定义：
Φ(D)＝(x，y)
其中
x＝(0，Φ(D2d-3)，Φ(D2d-5)，...，Φ(D1))和
y＝(1，Φ(D2d-4)，Φ(D2d-6)，...，Φ(D0))。
这里，0和1代表Fq的适当元素。
第二个映射Γ在Fq上变换长度为d的矢量，使之成为代表驱动器线的整数A，其中0≤A＜qd。让x＝(x0，x1，...xd-1)，其中xi∈Fq。定义：
Γ(x)＝γ(x0)qd-1+γ(x1)qd-2+...+γ(xd-1)。
现在规定驱动器线和显示线的连接：对于每个整数D(0≤D＜q2d-2)：
●计算(x，y)＝Φ(D)；
●使用Fq算法，对于每个μ∈Fq，计算矢量Zμ＝μx+(1-μ)y(通过先计算矢量z＝(x-y)而后计算矢量(μz+y)，就可更加有效地实现这一步骤)；
●连接序号为Γ(zμ)，μ∈Fq，的q驱动器线到序号为D的显示线。
这些计算只需在制造寻址系统时进行一次。当系统在使用时，计算驱动器线以激励一个特定的显示线D，要完成下述步骤：
●计算(x，y)＝Φ(D)；
●使用Fq算法，对于每个μ∈Fq，计算矢量Zμ＝μx+(1-μ)y；和
●驱动序号为Γ(zμ)，μ∈Fq，的q驱动器线。
当q＝2t，或q是素数时，完成任何一个上述操作的计算都是极其简单的。在上述的说明中，对偶(x，y)在Fq上确定了维数为d的仿射几何学AG(d，q)的一条线；这是通过x和y两点的唯一的几何线。矢量Zμ，μ∈Fq.代表该线上的点。
作为一个特例，让q＝4＝22和d＝3。用长度为2的二进制矢量：00，01，10，11代表F4的元素。借助于这种表示，通过矢量的分量XOR实现域元素的加法，而乘法则是按下述表4中的规定进行：
表4
    00     10     01     11
    00     00     00     00     00
    10     00     10     01     11
    01     00     01     11     10
    11     00     11     10     01
因此，有qd＝64个驱动器线，和q2d-2＝256个显示线。让Φ是映射Φ(0)＝00，Φ(1)＝10，Φ(2)＝01，Φ(3)＝11，并且让γ＝Φ-1。因此，Φ(a0+2a1)＝a0a1∈F4，并且γ((a0a1))＝a0+2a1。为了计算应对显示线114激励的驱动器线，比如说我们有以4为基的：
114＝1*43+3*42+0*41+2*40
并且因此Φ(114)＝(x，y)，其中：
x＝(0，Φ(1)，Φ(0))＝(00，10，00)；
y＝(1，Φ(3)，Φ(2))＝(10，11，01)。
然后：
z00＝00x+10y＝(10，11，01)；
z10＝10x+00y＝(00，10，00)；
z01＝01x+11y＝(11，00，10)；
z11＝11x+01y＝(01，01，11)，
并因而计算地址Γ(zμ)，给出：
Γ(z00)＝1*16+3*4+2＝30；
Γ(z10)＝0*16+1*4+0＝4；
Γ(z01)＝3*16+0*4+1＝49；
Γ(z11)＝2*16+2*4+3＝43。
因此，必须连接驱动器线4、30、43、和49至显示线114，并且当提出激励显示线114的任务时必须要完成上述计算。这些计算显然适于用硬件实施。
为激励显示部分要提供有效的过程。假定0≤c＜d，并且期望激励序号为：
D2d-3q2d-3+D2q-4q2d-4+.....+D2d-(2c+1)q2d-(2c+1)+D2d-(2c+2)q2d-(2c+2)+j，
(其中D2d-3....，D2d-(2c+2)是固定的，并且0≤j＜q2d-(2c+2)是任意的)的q2d-(2c+2)个连续的显示线组。这是所有显示线的1/q2c。然后必须激励序号为下式的驱动器线组：
qd-1γ(v)+qd-2γ(α1-v(α1-β1))+...+qd-c-1γ(αc-v(αc-βc))+j
其中v∈Fq，并且0≤j＜qd-c-1是任意的；并且对于1≤i≤c，αi＝Φ(D2d-(2i+1))，βi＝Φ(D2d-(2i+2))。
对应于这些点的驱动器线数计算起来还是十分简单的。它们正好是以q为基表示的数，该数是以d-c-1个最低有效数字的任意值，并且在c+1个最高有效数字被限制在qc+1值中的q。计算这些数字的复杂性(在域运算的数目方面)随着cq线性增加。当激励这组驱动器线时，最多激励用于其它显示线的一个驱动器线。
如以上所述，理解以上的讨论需要一定程度的数学方面的复杂知识。现在用避开使用有限域的较简单的数学术语来描述有限几何方法的一个实例。
在这个方法的实例中，其参数为N＝256，n＝64.c＝4，和v＝1，并且用于码参数计算的基本单元是整数0，1，2，3。使用两个4*4表格分别确定对整数进行的两个可交换的二进制运算_、⊙：
表5
  _   0   1   2   3
  0   0   1   2   3
  1   1   0   3   2
  2   2   3   0   1
  3   3   2   1   0
表6
 ⊙  0  1  2  3
 0  0  0  0  0
 1  0  1  2  3
 2  0  2  3  1
 3  0  3  1  2
假定一个显示线的地址是D，其中0≤D＜256，则该地址可表示为一个长度为4的矢量(D3，D2，D1，D0)，其中0≤Di＜4，因而D＝(64D3)+(16D2)+(4D1)+D0。然后完成以下步骤：
1、确定一个长度为3的矢量 x，使 x＝(0，D3，D1)；
2、确定一个长度为3的矢量 y，使 y＝(1，D2，D0)；
3、然后计算一个长度为3的矢量 z＝(z2，z1，z0)，使 z＝ x_ y换言之， z＝(1，D3_D2，D1_D0)；
4、然后，针对一个整数A＝0，1，2，3的每一个值，计算各个长度为3的矢量 z A＝(z2，A，Z1，A，Z0，A)，，使 z A＝ y_(A⊙ z)。换言之，z0，A＝y0_(A⊙z0)，z1，A＝y1_(A⊙z1)，z2，A＝y2_(A⊙z2)；和
5、然后，对每个整数A＝0，1，2，3计算一个对应的整数BA，使BA＝(16z2，A)+(4z1，A)+(z0，A)，并且使0≤BA＜64。
这4个整数B0，B1，B2，B3的组就是在用于特定的显示线D的激励图形中要激励的64个驱动器线中的那4个驱动器线号。再有，这4个整数B0，B1，B2，B3组就是序号为D的显示线通过它的相应的4个电阻器26要连接的64个驱动器线中的那4个驱动器线号。
作为一个例子，对于序号为D＝114的显示线，使用上述方法计算的数值是：
D＝114，或(D3，D2，D1，D0)＝(1，3，0，2)
x＝(0，1，0)
y＝(1，3，2)
z＝(1，1_3，0_2)＝(1，2，2)
z 0＝(1_(0⊙1)，3_(0⊙2)，2_(0⊙2))＝(1，3，2)
z 1＝(1_(1⊙1)，3_(1⊙2)，2_(1⊙2))＝(0，1，0)
z 2＝(1_(2⊙1)，3_(2⊙2)，2_(2⊙2))＝(3，0，1)
z 3＝(1_(3⊙1)，3 _(3⊙2))，2_(3⊙2))＝(2，2，3)
B0＝(1*16)+(3*4)+2＝30
B1＝(0*16)+(1*4)+0＝4
B2＝(3*16)+(0*4)+1＝49
B3＝(2*16)+(2*4)+3＝43
换言之，序号为114的显示线应通过电阻器26连接到序号为4、30、43、和49的驱动器线，并且为了寻址序号为114的显示线，应该激励序号为4、30、43、和49的驱动器线。
现在描述基于投影几何的方法的细节。该方法和基础几何学之间的关联在构思上类似于以上针对仿射几何情况的描述，并且可由有适当数学造诣的实施者所理解。
下面，让φ是Zq到Fq的任何映射，γ是Fq到Zq的任何映射。首先规定另外两个映射，Φ和Γ。令D是一个整数，0≤D＜q2d-2，代表显示线号。写出
D＝D2d-3q2d-3+D2d-4q2d-4+....+D1q+D0，其中0≤Di＜q
并且定义：
Φ(D)＝(x，y)
其中：
x＝(1，0，Φ(D2d-3)，Φ(D2d-5)，....，Φ(D1))
y＝(1，1，Φ(D2d-4)，Φ(D2d-6)，....，Φ(D0)).
因此，x和y是Fq上的长度为d+1的矢量。
在Fq上的长度为d+1的矢量的子集上定义第二个映射Γ，并产生整数A，0≤A＜(qd+qd-1)。其定义如下：
Γ(1，x1，...，xd)＝γ(x1)qd-1+γ(x2)qd-2+...+γ(xd)
Γ(0，1，x2，...，xd)＝qd+0.qd-1+γ(x2)qd-2+...+γ(xd)
现在规定驱动器线和显示线之间的连接：
●计算(x，y)＝Φ(D)；
●使用Fq算法，对于每个μ∈Fq，计算矢量Z∞＝-x+y，矢量zμ＝μx+(1-μ)y；
●连接序号为Γ(z∞)和Γ(zμ)，μ∈Fq，的q+1个驱动器线到显示线号D。
这些计算只需在制造寻址系统时进行一次。当系统在使用时，为计算驱动器线以对一个特定的显示线D进行激励，要完成以下步骤：
●计算(x，y)＝Φ(D)；
●使用Fq算法，对于每个μ∈Fq，计算矢量Z∞＝-x+y，矢量zμ＝μx+(1-μ)y；
●激励序号为Γ(z∞)和Γ(zμ)，μ∈Fq，的q+1个驱动器线。
现在描述在这个投影寻址方案中获得多线寻址的一个有效的程序。
假定0≤c＜d，并且期望激励序号为下式所示的q2d-(2c+2)个连续显示线组：
D2d-3q2d-3+D2d-4q2d-4+...+D2d-(2c+1)q2d-(2c+1)+D2d-(2c+2)q2d-(2c+2)+j
其中D2d-3，...，D2d-(2c+2)是固定的，并且0≤j＜q2d-(2c+2)是任意的。这是在这个投影方案中所有的显示线中的1/q2c。令αi＝Φ(D2d-(2i+1))和βi＝Φ(D2d-(2i+2))，对于1≤i≤c。然后必须激励序号为下式所示的驱动器线组；
qd-1γ(σ)+qd-2γ(α1-σ(α1-β1))+...+qd-c-1γ(αc-σ(αc-βc))+j
其中σ∈Fq和0≤j＜qd-c-1是任意的，以及序号为下式表示的驱动器线组：
qd+qd-2γ(β1-α1)+...+qd-c-1γ(βc-αc)+j，其中0≤j＜qd-c-1是任意的。
使用Fq中的算法从αi和βi的值可以很容易地计算出这些qd-c-1(q+1)个地址。计算地址组的复杂性(在域运算数量方面)随cq线性增加。因此可把显示分成q2c个段，并可有效地寻址每个段。对显示的其它段的串扰顶多只有一个。还可能使用类似的技术激励中间大小的区域，其代价是；增加了对于没有激励的显示线的串扰。因此，可提供按分层安排寻址显示段的一种极其简单的方法，其分辨率的大小为d。
现在描述基于差分族的第二寻址方案族。对于背景信息，请参照T.Beth，D.Jungnickel，和H.Lenz的“设计理论“，剑桥大学出版社，1993年。这些方案全都有v＝1和小的c值。一般地，c是3、4、5、6，当然较大的c值也是可能的。这些方案允许合理灵活地选择n。对于这些方案来说，显示线数N等于n(n-1)/c(c-1)。对于任何方案这实际上是在指定参数n，c，和v＝1的条件下的最大可能的显示线数。
对于这些方案都已经开发出寻址方法。它们是完全有效的，一般来说要求存储N位信息，并且要完成某些简单的计算(在最坏的情况下，要完成有限域中的某些计算)。可构成差分族方案的特定参数的实例如下：
-对于c＝3，选择n，使n＝1或3模6，即从1，3，7，9，13，15，19，21，....选择n
-对于c＝4，从25，37，61，73，97，109，181，229，241，277，337，409，421，457，...中选择n
-对于c＝5，从41，61，81，241，281，...中选择n
-对于c＝6，从31，91，121，151，181，211，241，271，331，421，541，571，631，691，...中选择n
在T.Beth等人的上述文章中，对于各个组的不同的族存在多种结构。所有这些结构都可用来产生对于许多不同的n，c，v＝1的值来说具有最佳N值的寻址方案。
现在给出用于差分族的一个特定组的寻址方法的细节。从以下的描述中很容易推导出使这一方法适于上述的另一个不同差分族方案所需的修改。
假定q＝1模12是一个素数的乘方，并假定在Fq中(-3)(q-1)4≠1。该方法产生的方案具有参数N＝q(q-1)/12，n＝q，c＝4，和v＝1。让α在Fq中是素元，即是乘法次序q-1的一个元素，并且∈＝α(q-1)/3。定义Bi＝{0，α2i，∈α2i，∈2α2i}，其中0≤i＜(q-1)/12。下面，让Φ是从Zq向Fq的任何映射，γ是从Fq向Zq的任何映射。
现在规定驱动器线和显示线的连接。对于每个D，0≤D＜q(q-1)/12：
●计算整数D0，D1，0≤D0＜q，和0≤D1＜(q-1)/12，从而D＝D1q+D0。
●使用Fq算法计算组γ(BD1+Φ(D0))，这是一个4元组：
γ(Φ(D0))，γ(α2D1+Φ(D0))，γ(∈α2D1+Φ(D0))，γ(∈2α2D1+Φ(D0))
其中：‘+’代表有限域Fq中的加法。称这个组BD1+Φ(D0)为组BD1的平移，它是差分族的一个基本组。
●连接具有这些数的4个驱动器线到显示线号D。
这些计算只需在制造该寻址系统时进行一次。当系统在使用时，为了计算驱动器线以激励特定的显示线D，要完成如下步骤：
●计算整数D0，D1，0≤D0＜q，和0≤D1＜(q-1)/12，从而D＝D1q+D0.
●使用Fq算法计算组γ(BD1+Φ(D0))，这是一个4个数的组：
γ(Φ(D0))，γ(α2D1+Φ(D0))，γ(∈α2D1+Φ(D0))，γ(∈2α2D1+Φ(D0))
其中：‘+’代表有限域Fq中的加法。
●激励具有这些号的4个驱动器线。
或者使用Fq算法、或者使用Fq算法与包括组Bi的元素，0≤i＜(q-1)/12，的查找表的组合都能高效地完成这些计算步骤。
第三方案族基于级联方法，这是码结构的一个极有力的方法。在F.J.MacWilliams和N.J.A.Sloane的“误差校正码理论“(ElsevierScience，NorthHolland，1977，307-315)首先引入级联概念。至于更深入的背景信息，参照N.Q.A.K.Gyorfi和J.L.Massey的“定权循环码和循环置换码的结构”(IEEE Transaction on Information TheoryIT-38(1992)，940-949)；和O.Moreno，Z.Zhang，P.V.Kumar，V.A.Zinoviev的“最佳可循环置换的定权码的新构造”(IEEETransaction on Information Theory，IT-41(1995)，448-455)
可使用级联来产生一类极其灵活的寻址方案，其中的某一些的性能可与上述几何方案的性能相比拟(在对指定的n，c，v寻址的显示线数N方面)。还有可能找到有效的及时的寻址方案，并且在某些情况下还是多线寻址方法。
级联方案的参数全面广义描述起来是十分复杂的，并且再次需要复杂的数学知识。尽管如此，然而还得让q0，q1，....，qi-1是素数的乘方(不一定各不相同)。假定Q＝IIl-1 i＝0qi，和q＝min{qi}。此外，假定c和k是满足0≤k≤c≤q的整数。然后使用级联方法有可能构成一个全网络配置，其参数为n＝Qc，c，v＝k-1，N＝Qk。参数N是N的上界的一个分数，可表示为(n v+1)/(c v+1)，并且当c为大和k为小时为最大。(这里表达式(x y)代表x！/{y！(x-y)！}。)在任何情况下，这些配置一般都是用一个N值获得的，N值是上界的一个合理分数。通过对参数Q施加限制，并且又对qi施加限制，有可能获得级联族。
级联结构的更多的细节如下。对于1≤i＜l，让Ni＝IIj＝i-1 j＝0qj，并且让αi，0，αi，1，.......，αi，qi-1是Fqi元素的列表。最后，假定Φi是Zqi到Fqi的任一映射，γi是Fqi到Zqi的任一映射。假定期望计算相对于显示线D，其中0≤D＜Qk，的激励图形。可按一个混合基表示来写出D：D＝Dl-1Nl-1 k+Dl-2Nl-2 k+DlNl k+D0，其中：0≤Dj＜qj k。还可以把Dj作为以qj为基的长度为k的字写成： D j = Σ i = 0 k - 1 d i , j q j i , 其中：0≤di，j＜qj，并且这个字可与k-1次多项式相关联，该多项式具有从Fqj开始的系数： f j ( X ) = Σ i = 0 k - 1 φ
Figure C9880372400383
构成一个长度为c的Q进制字y，其中y＝(y0，...yc-1)，为此要确定yj＝γ0(f0(α0，j))+γ1(f1(α1，j))Nl+...+γl-1(fl-1(αl-1，j))Nl-1，0≤j＜c。用于显示线D的激励图形在c个位置：yj+jQ(0≤j＜c)具有“1”的组，而在每个其它位置则具有“0“的组。
在这一结构下的定权码是一种级联码，其中的内码是长度Q的二进制正交码，其中的外码是从有限域上的里德-所罗门码的直积获得的，该有限域有qi个元素，其中0≤i≤l-1。
因此可以看出，计算用于特定显示线D的激励图形的过程需要把D转换成一个混合基表示，然后转换成多项式f0，...fl-1的一个列表，在某些点(使用有限域算法)对所说多项式进行估算。然后组合这些估算的结果以确定在线D的激励图形中的有效位置。所说的计算是十分简单的(和以上所描述的复杂程度无关)。当每个qi是一个素数而不是一个素数乘方时，计算尤其简单，因为有可能使用算术模p。而当pi全都相等时，计算甚致更加简单。
应该说明，在上述方案中，多项式f0的值确定了在激励图形中“1”的位置的最低有效位(用数的混合基表示)。如果允许f0的范围在所有的可能的多项式上(最多为k-1次多项式)，则这些最低有效位可取所有可能的值。对应于多项式f0的变化的显示线组就是具有某些固定数D1，..，Dl-1的和对于D0具有任何值的组。这就是一组q0 k个连续的显示线。因此，有可能简单地通过激励一个容易计算的cq0个显示线的组，来激励大小为q0 k的连续的显示线的Qk/q0 k个模块中的任何一个。当与这个加权的cq0激励图形比较时，任何其它的显示线同样也具有串扰最多为v的网络配置。
这些构思可扩充到激励(q0q1...qr)k个显示线的模块，为此要使用对于每个选择r的容易计算的加权cq0q1...qr的激励图形，0≤r＜1.对于其它显示线的串扰最多还是v。计算并不比先前的复杂。
下面给出级联结构的两个实例，这里还有许多其它的可能性。
在级联方案的第一个实例中，c＝4和v＝2。假定Q＝1，4，5，7，8，或11模12。然后Q≠2模4，和Q≠0模3。因此，Q的最小素数乘方除数是4，从而我们可以写出：Q＝IIi＝l-1 i＝0qi，其中每个qi是大于或等于4的一个素数乘方。所以q是大于等于4的最小的qi，因此，对于Q＝1，4，5，7，8，或11模12，可取t＝4，和k＝3，以获得具有n＝4Q，c＝4，v＝2，N＝Q3的配置。若令n＝4Q，我们有Q3＝N3/64，并且可以看出：这个配置有N＝n3/64个图形。对于这些参数，Johnson的上述文章的上界约为n3/24。因此，这一族是相当有效的，从中可获得N的最佳可能值的约
在级联方案的第二例中，c＝5和v＝1。假定Q＝1或5模6。Q的最小素数乘方除数是5。因此，对于Q＝1或5模6，则有q≥5，并且可取t＝5和k＝2，以获得具有n＝5Q，c＝5，v＝1和N＝Q2的配置。若令n＝5Q，我们有Q2＝n2/25，并且可以看出该配置具有N＝n2/25个图案。对于这些参数，Johnson的上述文章的上界约为n2/20。因此，这一族是极其有效的，获得N的最佳可能值的约80％。
利用在这些配置中固有的级联结构，有可能获得计算用于网络的激励图形的一种有效方法。该方法最适合于用编程的计算机实施，但在特殊的情况下也可以用硬件实施。
现在考虑在级联方案中的多线寻址，可以回忆一下，Q＝IIl-1 i＝0qi。如果小心地对显示线指定激励图形和网络配置，则有可能有1分级层次的多线寻址。在最细的层次，通过激励cq0个驱动器线，有可能寻址由q0 k个连续的显示线组成的模块。所需的整个激励图形计算起来是十分简单的。与其它显示线(在模块q0 k的显示线组之外)的串扰仍旧最多为v。在下一个层次，通过激励c(q0q1)个驱动器线有可能寻址由(q0q1)k个连续的显示线组成的模块，如此等等。
现在描述享有另一类多线寻址能力的另一族寻址方案。这些方案中全有c＝2和v＝1。它们具有如下性质：对于t≥2的某些固定整数，通过一个容易计算的激励图形可以激励一个、两个、三个、或者不大于t的任何数的连续的显示电极(输出)，而任何其它显示线在与这个激励图形比较时仍有其串扰至多为1的网络配置。
如以前所述，描述了用于连接中间节点(驱动器线)和输出节点(显示线)的一些方法，同时还描述了用于计算为完全激励任何特定的输出节点应激励哪些中间节点的算法和多级过程。
现在描述第一寻址方案，其中t＝2和n(驱动器线数)至少为7。另一个参数w与n相关，并将其定义为w＝[n-3/4]。在我们的寻址方案中输出节点数N等于2nw；并且对于每一个n，N至少和整数n2/2-3n一样大。这个数处在一个方案中的显示电极的最大可能数(n 2)的5n/2之内；所说方案有n个驱动器线，c＝2和v＝1。其附加的优点是可同时寻址任何连续的显示电极对。
现在描述驱动器线和显示电极之间的连接。让D是显示电极数，其中0≤D＜2nw。
●写出D＝2ni+j其中0≤j＜2n和0≤i＜w
●如果j是偶数，则连接序号为D的输出至序号为j/2和(j/2)-2-2i模n的驱动器线。
●如果j是奇数，则连接序号为D的输出至序号为((j-1)/2)-2-2i模n和(j+1)/2模n的驱动器线。
对于n＝10，我们有w＝2，上述的过程导致40个激励图形，每个激励图形包括两个1。在下述的表7中表示出这个实例的激励图形表。
表7
0：1000000010      14：0000010100      28：1000100000
1：0100000010      15：0000010010      29：1000010000
2：0100000001      16：0000001010      30：0100010000
3：0010000001      17：0000001001      31：0100001000
4：1010000000      18：0000000101      32：0010001000
5：1001000000      19：1000000100      33：0010000100
6：0101000000      20：1000001000      34：0001000100
7：0100100000      21：0100001000      35：0001000010
8：0010100000      22：0100000100      36：0000100010
9：0010010000      23：0010000100      37：0000100001
10：0001010000     24：0010000010      38：0000010001
11：0001001000     25：0001000010      39：1000010000
12：0000101000     26：0001000001
13：0000100100     27：0000100001
这个40个激励图形的组的性质是，任何单个的激励图形或任何成对的连续的激励图形对于任何其它的激励图形的串扰最多只有一个。
下面我们描述通过地址解码器实现的计算过程。输入的是要激励的一个显示电极数，输出的是一个激励图形(等效于和驱动器线对应的、范围为0，1，...n-1的一对电极)。让D是一个显示电极数，其中0≤D＜2nw。整数D输入到地址解码器。然后：
●让j和i是唯一整数，其中0≤j＜2n和0≤i＜w，并且有D＝2ni+j。事实上，
i＝[D/2n]，和j＝D模2n。
●如果j是偶数，则在位置j/2和(j/2)-2-2i模n输出有1的激励图形，在其它地方输出有0的激励图形。
●如果j是奇数，则在位置((j-1)/2)-2-2i模n和(j+1)/2模n输出有1的激励图形，而在别处输出有0的激励图形。
最后关于这一方案，描述地址解码器如何计算激励两个连续的显示电极以及D+1个(其中0≤D＜2nw-1)连续的显示电极所需的激励图形。
●让j和i是唯一整数，其中0≤j＜2n和0≤i＜w，并且有D＝2ni+j。事实上，
i＝[D/2n]，和j＝D模2n。
●如果j是偶数，则在位置j/2，(j/2)-2-2i模n，和j/2+1模n输出有1的激励图形，在其它地方输出有0的激励图形。
●如果j是奇数并且j≠2n-1，则在位置((j-1)/2)-2-2i模n、(j+1)/2模n、和((j+1)/2)-2-2i模n输出有1的激励图形，而在别处输出有0的激励图形。
●如果j是奇数并且j＝2n-1，则在位置((j-1)/2)-2-2i模n、0、和-4-2i模2n输出有1的激励图形，而在别处输出有0的激励图形。
现在描述一个寻址方案，其中t＝3或t＝4，和n(驱动器线数)至少为9。并且再次使用参数w，并将其定义为w＝[n-3/6]。在我们的寻址方案中输出节点数N等于2nw；并且N大约和整数n2/3一样大。
现在描述驱动器线和显示电极之间的连接。让D是一个显示电极数，其中0≤D＜2nw。
●写出D＝2ni+j，其中0≤j＜2n和0≤i＜w。
●如果j是偶数，则连接序号为D的输出至序号为j/2和(j/2)-3-3i模n的驱动器线。
●如果j是奇数，则连接序号为D的输出至序号为((j-1)/2)-3-3i模n和(j+1)/2模n的驱动器线。
对于n＝12，我们有w＝1，上述的过程导致24个激励图形，每个激励图形包括两个1。在下述的表8中表示出这个实例参数组的激励图形表。
表8
0：100000000100
1：010000000100
2：010000000010
3：001000000010
4：001000000001
5：000100000001
6：100100000000
7：100010000000
8：010010000000
9：010001000000
10：001001000000
11：001000100000
12：000100100000
13：000100010000
14：000010010000
15：000010001000
16：000001001000
17：000001000100
18：000000100100
19：000000100010
20：000000010010
21：000000010001
22：000000001001
23：100000001000
这个24个激励图形的组的性质是，任何单个的激励图形、或任何成对的连续的激励图形、或者任何三个连续的激励图形、或者任何四个连续的激励图形对于任何其它的激励图形的串扰最多只有一个。
下面我们描述通过地址解码器实现的计算过程。输入的是要激励的一个显示电极数，输出的是一个激励图形(等效于和驱动器线对应的、范围为0，1，...n-1的一对电极)。让D是一个显示电极数，其中0≤D＜2nw。整数D输入到地址解码器。然后：
●让j和i是唯一整数，其中0≤j＜2n和0≤i＜w，并且有D＝2ni+j。事实上，
i＝[D/2n]，和j＝D模2n。
●如果j是偶数，则在位置j/2和(j/2)-3-3i模n输出有1的激励图形，在其它地方输出有0的激励图形。
●如果j是奇数，则在位置((j-1)/2)-3-3i模n和(j+1)/2模n输出有1的激励图形，而在别处输出有0的激励图形。
最后，描述地址解码器如何计算激励任何一个连续的显示电极D，D+1，...D+s-1(其中2≤s≤4和0≤D＜N-s+1)所需的激励图形。实现这一点的一个简单途径是执行上述多级过程s次，对于要激励的显示电极号的每个整数进行一次。
下面描述对于一般的t值(t≥5)的寻址方案族。对于每个t值，描述一个寻址方案族，在每个方案中对于每个n的偶数值(n≥6(t-1))包含N＝n2/4-n(t-1)/2个激励图形。
现在描述在驱动器线和显示电极之间的连接。让D是显示电极数，其中0≤D＜n2/4-n(t-1)/2。下面，m代表整数n/2。
●写出D＝(m-t+1)i+j，其中0≤i＜m和0≤j＜m-t+1。
●如果i＝0模3，则把序号为D的输出连接到序号为m+i驱动器线，并且连接到用下述表中的第j个整数编号的驱动器线；
t-1，t，t+1，...，2t-3，3t-3，3t-2，...，m-2，m-1，2t-2，2t-1，...，3t-5，3t-4。
●如果i＝1模3，则把序号为$D$的输出连接到序号为m+i驱动器线，并且连接到用下述表中的第j个整数编号的驱动器线；
0，1，2，....t-2，3t-3，3t-2，...，m-2，m-1，t-1，t，...，2t-3。
●如果i＝2模3，则把序号为D的输出连接到序号为m+i驱动器线，并且连接到用下述表中的第j个整数编号的驱动器线；
2t-2，2t-1，2t，...，m-2，m-1，0，1，...，t-2。
作为一个实例，对于n＝24，t＝5，则有m＝n/2＝12，并且因此有一个具有96个显示电极的寻址方案。在这种情况下，上述的三个表等于
i＝0模3：4，5，6，7，8，9，10，11
i＝1模3：0，1，2，3，4，5，6，7
i＝2模3：8，9，10，11，0，1，2，3
在以下的表9中表示出在这种情况下的激励图形的样本。
表9
0：000010000000100000000000    1：000001000000100000000000
2：000000100000100000000000    95：000100000000000000000001
3：000000010000100000000000
4：000000001000100000000000
5：000000000100100000000000
6：000000000010100000000000
7：000000000001100000000000
8：100000000000010000000000
9：010000000000010000000000
10：001000000000010000000000
11：000100000000010000000000
12：000010000000010000000000
13：000001000000010000000000
14：000000100000010000000000
15：000000010000010000000000
……………………
……………………
80：100000000000000000000010
81：010000000000000000000010
82：001000000000000000000010
83：000100000000000000000010
84：000010000000000000000010
85：000001000000000000000010
86：000000100000000000000010
87：000000010000000000000010
88：000000001000000000000001
89：000000000100000000000001
90：000000000010000000000001
91：000000000001000000000001
92：100000000000000000000001
93：010000000000000000000001
94：001000000000000000000001
这个96个激励图形的组的性质是，任何单个的激励图形、或任何两个、三个、四个、或五个连续的激励图形对于任何其它的激励图形的串扰最多只有一个。
下面我们描述当要激励单个显示电极时通过地址解码器实现的计算过程。输入的是要激励的一个显示电极数，输出的是一个激励图形(等效于和驱动器线对应的、数的范围为0，1，...n-1的一对电极)。
让D是一个显示电极数，其中0≤D＜n2/4-n(t-1)/2。整数D输入到地址解码器。然后：
●计算唯一整数i和j，其中0≤i＜m和0≤j＜m-t+1，并且满足：D＝(m-t+1)i+j：和取j＝D模(m-t+1)i＝(D-j)/(m-t+1)。
●如果i＝0模3，则输出在位置m+i和用下述表中的第j个整数表示的位置有1的激励图形；
t-1，t，t+1，...，2t-3，3t-3，3t-2，...，m-2，m-1，而其它位置为0。
●如果i＝1模3，则输出在位置m+i和用下述表中的第j个整数表示的位置有1的激励图形；
0，1，2，....，t-2，3t-3，3t-2，...，m-2，m-1，t-1，t，...，2t-3。
而其它位置为0。
●如果i＝2模3，则输出在位置m+i和用下述表中的第j个整数表示的位置有1的激励图形；
2t-2，2t-1，2t，...，m-2，m-1，0，1，...，t-2。
而其它位置为0。
最后，针对这些方案，描述地址解码器如何计算激励任何s个连续的显示电极D，D+1，...D+s-1(其中2≤s≤t和0≤D＜n2/4-n(t-1)/2-s+1)所需的激励图形。实现这点的简单途径是执行上述多级过程s次，对于要激励的显示电极编号的每个整数都执行一次。
由于已经描述了有关图形产生、网络配置、和寻址技术的理论，所以现在要详细描述这些技术的特殊实施例。
在显示器或类似器件的设计和制造中，可用计算机或专用硬件计算阻抗26或类似物的网络配置。在计算机的情况下，可使用一台通用计算机。下面给出一个程序实例，用于利用仿射几何学AG(3，4)技术产生网络配置，其参数为c＝4，v＝1，c/v＝4，n＝64，N＝256。在本说明书中为进行说明，该程序是用WordPerfect6.1宏语言写成的。当然，在实践中还可以使用更合适的语言。
1  Type(″Display line Driver Lines″)
2  Type(″D            B1 B0 B3 B2)
3
4  ForNext(D3；0；3；1)
5     ForNext(D2；0；3；1)
6        ForNext(D1；0；3；1)
7           ForNext(D0；0；3；1)
8              D：＝(64*D3)+(16*D2)+(4*D1)+D0
9              Type(D)
10             ForEach(A；{1；0；3；2})
11                 Call(Calculate)
12                 Type(B)
13              EndFor
14           EndFor
15        EndFor
16     EndFor
17  EndFor
18  Quit
19
20  Label(Calculate)
21     P：＝D0；Q：＝D1；Call(Plus)；Call(Dot)；F0：＝F
22     P：＝D2；Q：＝D3；Call(Plus)；Call(Dot)；F1：＝F
23     P：＝D0；Q：＝F0；Call(Plus)；B0：＝Z
24     P：＝D2；Q：＝F1；Call(Plus)；B1：＝Z
25     P：＝1； Q：＝A； Call(Plus)；B2：＝Z
26     B：＝(16*B2)+(4*B1)+B0
27  Return
28
29  Label(Plus)；Z：＝(P+Q+(2*P*Q))MOD 4；Return
30
31  Label(Dot)
32     If(A＝0 OR A＝1 OR Z＝0 OR Z＝1)F：＝A*Z Else
33        If(Z＝2 AND A＝2)F：＝3 EndIf
34        If(Z＝2 AND A＝3)F：＝1 EndIf
35        If(Z＝3 AND A＝2)F：＝1 EndIf
36        If(Z＝3 AND A＝3)F：＝2 EndIf
37     EndIf
38  Return
在下边表10中列出了这个程序的结果，并且如表所示，序号为0的显示线应连接到序号为0，16，32，和48的驱动器线；序号为1的显示线应连接到序号为0，17，34，51的驱动器线，如此等等。仔细分析这些结果就可肯定，没有任何两个显示线一起连到超过一个的驱动器线上。
表10
  显示线            驱动器线   显示线            驱动器线
    D   B1   B0   B3   B2     D   B1   B0   B3   B2
    0246   0011   16181618   32353532   48495051     1357   0011   17191719   34333334   51504948
表10
  显示线            驱动器线   显示线            驱动器线
    D   B1   B0   B3   B2     D   B1   B0   B3   B2
    8101214   2233   16181618  33343433   51504948     9111315   2233   17191719   35323235   48495051
    1618202224262830   00112233   2022202220222022  4043434041424241   6061626363626160     1719212325272931   00112233   2123212321232123   4241414243404043   6362616060616263
    3234363840424446   00112233   2426242624262426  4447474445464645   5253545555545352     3335373941434547   00112233   2527252725272527   4645454647444447   5554535252535455
    4850525456586062   00112233   2830283028302830  3639393637383837   5657585959585756     4951535557596163   00112233   2931293129312931   3837373839363639   5958575656575859
    6466687072747678   44556677   1618161816181618  4447474445464645   5657585959585756     6567697173757779   44556677   1719171917191719   4645454647444447   5958575656575859
表10
    显示线            驱动器线   显示线            驱动器线
    D   B1   B0   B3   B2     D   B1   B0   B3   B2
    8082848688909294   44556677   2022202220222022   3639393637383837   5253545555545352     8183858789919395   44556677   2123212321232123   3837373839363639   5554535252535455
    9698100102104106108110   44556677   2426242624262426   3235353233343433   6061626363626160     9799101103105107109111   44556677   2527252725272527   3433333435323235   6362616060616263
    112114116118120122124126   44556677   2830283028302830   4043434041424241   4849505151504948     113115117119121123125127   44556677   2931293129312931   4241414243404043   5150494848495051
    128130132134136138140142   889910101111   1618161816181618   3639393637383837   6061626363626160     129131133135137139141143   889910101111   1719171917191719   3837373839363639   6362616060616263
    144146148150152154156158   889910101111   2022202220222022   4447474445464645   4849505151504948     145147149151153155157159   889910101111   2123212321232123   4645454647444447   5150494848495051
表10
    显示线            驱动器线     显示线            驱动器线
    D   B1   B0   B3   B2     D   B1   B0   B3   B2
    160162164166168170172174   889910101111   2426242624262426   4043434041424241   5657585959585756     161163165167169171173175   889910101111   2527252725272527   4241414243404043   5958575656575859
    176178180182184186188190   889910101111   2830283028302830   3235353233343433   5253545555545352     177179181183185187189191   889910101111   2931293129312931   3433333435323235   5554535252535455
    192194196198200202204206   1212131314141515   1618161816181618   4043434041424241   5253545555545352     193195197199201203205207   1212131314141515   1719171917191719   4241414243404043   5554535252535455
    208210212214216218220222   1212131314141515   2022202220222022   3235353233343433   5657585959585756     209211213215217219221223   1212131314141515   2123212321232123   3433333435323235   5958575656575859
    224226228230232234236238   1212131314141515   2426242624262426   3639393637383837   4849505151504948     225227229231233235237239   1212131314141515   2527252725272527   3837373839363639   5150494848495051
表10
  显示线            驱动器线     显示线            驱动器线
    D   B1   B0   B3   B2     D   B1   B0   B3   B2
    240242244246248250252254   1212131314141515   2830283028302830   4447474445464645   6061626363626160     241243245247249251253255   1212131314141515   2931293129312931   4645454647444447   6362616060616263
由于已经确定了电阻器26的一个特定的网络配置，所以必须构成解码器20来产生对应的激励图形。如以上参照附图10所描述的，使用查找表40就可作到这一点。还有，在上述的特定的仿射几何方案中，应当说明的是，数B0，B1，B2，B3满足关系式0≤B1＜16，16≤B0＜32，32≤B3＜48，48≤B4＜64。因此，不使用查找表40(它在总线42上映射一个8位地址D到64个驱动器线44中的4个上)，而是使用4个查找表400、401、402、403，每一个都映射8位地址42到64个驱动器线44中的16个之一上。
在如图13所示的一个替换实施例中，通过微处理器46来提供解码器20，所说微处理器46设有存储程序的相关的ROM48和用作工作存储器的相关的RAM50。微处理器46可专用于解码任务，或者可由与显示器连接的完成其它操作的微处理器提供。在操作中，对微处理器编程，使其可映射在总线42上的8位地址值D，以激励64个驱动器线44中的4个。下面给出这一个程序的例子，其也是用WordPerfect6.1宏语言写出的。
1  Repeat
2     Call(Res1)
3  Until(0)
4
5  Label(Res1)
6      GetNumber(D3；″Enter bits 6 and 7 of address(0-3)″；″Bits 6 and 7？″)
7      GetNumber(D2；″Enter bits 4 and 5 of address(0-3)″；″Bits 4 and 5？″)
8      GetNumber(D1；″Enter bits 2 and 3 of address(0-3)″；″Bits 2 and 3？″)
9      GetNumber(D0；″Enter bits 0 and 1 of address(0-3)″；″Bits 0 and 1？″)
10     ForEach(A；{1；0；3；2})
11        Call(Calculate)    Type(B)
12     EndFor
13  Return
14
15  Label(Calculate)
16     P：＝D0；Q：＝D1；Call(Plus)；Call(Dot)；F0：＝F
17     P：＝D2；Q：＝D3；Call(Plus)；Call(Dot)；F1：＝F
18     P：＝D0；Q：＝F0；Call(Plus)；B0：＝Z
19     P：＝D2；Q：＝F1；Call(Plus)；B1：＝Z
20     P：＝1； Q：＝A； Call(Plus)；B2：＝Z
21     B：＝(16*B2)+(4*B1)+B0
22  Return
23
24  Label(Plus)；Z：＝(P+Q+(2*P*Q))MOD 4；Return
25
26  Label(Dot)
27     If(A＝0 OR A＝1 OR Z＝0 OR Z＝1)
28        F：＝A*Z
29     Else
30        If(Z＝2 AND A＝2)F：＝3 EndIf
31        If(Z＝2 AND A＝3)F：＝1 EndIf
32        If(Z＝3 AND A＝2)F：＝1 EndIf
33        If(Z＝3 AND A＝3)F：＝2 EndIf
34     EndIf
35  Return
(应当说明，设计上述程序以从键盘获取各种输入，并在监视器上显示输出。在实践中，在行6-9中的指令“GetNumber”和行11中的“Type”可用从地址总线42得到各个位并激励相应的驱动器线44的指令代替。)
仔细分析上边给出的256个网络配置，因此即分析等价的激励图形，可以证实：如果驱动器线44按照4的顺序组“或”在一起，则不仅激励特定寻址的显示线，而且激励和寻址的显示线属于同一个由16个显示线构成的组中的另外15个驱动器显示线，而其它的显示线接收的激励不超过整个激励的1/4。换言之，如果完成这些“或“操作，并且寻址的显示线序号是D，则实际激励的显示线是序号从(16*INT(D/16))到15+(16*INT(D/16))的那些线，其中INT()代表()的整数部分。因此，可按16条线的模块完成整个显示的多线寻址。再有，可以说明，如果所有的驱动器线44全都“或”在一起，则不仅激励特定寻址的显示线，而且激励所有其它255条显示线。因此可实现整个显示的多线寻址。为了提供显示器在一条线、16条线、和256条线之间的可选择的分辨率特征，可将以上列出的程序修改成以下形式。
1  Repeat
2     GetNumber(Resolution；″Enter Resolution(1，16 or 256)″；″Resolution？″)
3     Case Call(Resolution；{1；Res1；16；Res16；256；Res256})
4  Until(0)
5
6  Label(Res1)
7     GetNumber(D3；″Enter bits 6 and 7 of address(0-3)″；″Bits 6 and 7？″)
8     GetNumber(D2；″Enter bits 4 and 5 of address(0-3)″；″Bits 4 and 5？″)
9     GetNumber(D1；″Enter bits 2 and 3 of address(0-3)″；″Bits 2 and 3？″)
10    GetNumber(D0；″Enter bits 0 and 1 of address(0-3)″；″Bits 0 and 1？″)
11    ForEach(A；{1；0；3；2})
12       Call(Calculate)  Type(B)
13     EndFor
14  Return
15
16  Label(Res16)
17    GetNumber(D3；″Enter bits 6 and 7 of address(0-3)″；″Bits 6 and 7？″)
18    GetNumber(D2；″Enter bits 4 and 5 of address(0-3)″；″Bits 4 and 5？″)
19    D1：＝0  D0：＝0
20    ForEach(A；{1；0；3；2})
21       Call(Calculate)  C：＝4*(B DIV 4)
22       For(B；C；C+4-B；B+1)Type(B)EndFor
23    EndFor
24  Return
25
26  Label(Res256)
27     ForNext(B；0；255；1)Type(B)EndFor
28  Return
29
30  Label(Calculate)
31     p：＝D0；Q：＝D1；Call(Plus)；Call(Dot)；F0：＝F
32     P：＝D2；Q：＝D3；Call(Plus)；Call(Dot)；F1：＝F
33     P：＝D0；Q：＝F0；Call(Plus)；B0：＝Z
34     P：＝D2；Q：＝F1；Call(Plus)；B1：＝Z
35     P：＝1； Q：＝A； Call(Plus)；B2：＝Z
36     B：＝(16*B2)+(4*B1)+B0
37  Return
38
39  Label(Plus)；Z：＝(P+Q+(2*P*Q))MOD 4；Return
40
41  Label(Dot)
42     If(A＝0 OR A＝1 OR Z＝0 OR Z＝1)
43        F：＝A*Z
44     Else
45        If(Z＝2 AND A＝2)F：＝3 EndIf
46        If(Z＝2 AND A＝3)F：＝1 EndIf
47        If(Z＝3 AND A＝2)F：＝1 EndIf
48        If(Z＝3 AND A＝3)F：＝2 EndIf
49     EndIf
50  Return
(除了上述有关的指令“GetNumber”和“Type”外，在上述程序的第2行中的指令“GetNumber”可用如图13所示的从一个2位的总线52得到分辨率值的指令代替，或者用在一个不同时间从总线42得到分辨率值的指令代替。)
现在参照附图14-19描述硬接线的硬件实施例。首先参照附图14，解码器20包括4个计算电路54和一个逻辑电路56。一个计算电路540接收在总线42上的8位显示线地址D和值A＝0，以便向逻辑电路56产生一个64位输入B的位16-31。另一个计算电路541接收在总线42上的8位显示线地址D和值A＝1，以便向逻辑电路56产生一个输入B的位0-15。下一个计算电路542接收在总线42上的8位显示线地址D和值A＝2，以便向逻辑电路56产生一个输入B的位48-63。剩下的一个计算电路543接收在总线42上的8位显示线地址D和值A＝3，以便向逻辑电路56产生一个输入B的位32-47。逻辑电路56还在总线52上接收一个2位的分辨率信号R并激励驱动器线44。
现参照附图15，每个计算电路54包括：如图16所示的并提供上述_二进制运算的5个_查找表58；如图17所示的并提供上述⊙二进制运算的一对⊙查找表60；和一个26-64解码器62。
两个_查找表580、581提供第一级计算；⊙查找表600、601提供第二级计算；三个_查找表582、583、584提供第三级计算；并且解码器62提供第四级计算。更加具体地说，_查找表580接收值D0、D1，产生值Z0。⊙查找表600接收值Z0和值A，并将它的输出和值D0一起提供给_查找表582，从而使_查找表582产生值Z0，A。_查找表581接收值D2和D3，产生值Z1。⊙查找表601接收值Z1和值A，并将它的输出和值D2一起提供给_查找表583，从而使_查找表583产生值Z1，A。_查找表584接收值A和值1，因此它的输出是值Z2，A。值Z0，A、Z1，A、Z2，A都提供给解码器62，解码器62产生上述的值BA。
这些查找表很容易由适当构造的逻辑电路代替。例如，_查找表可由一个“按位或”电路代替，普通技术人员会懂得如何构造用于上述查找表的适当的逻辑电路。
如以上所述，4个计算电路54是相同的。在一种改进中，可以提供单个的电路54，它与一个64位输出锁存器或寄存器组合，该电路用一个变化的输入A运行4次。在另一个改进中，4个计算电路彼此略有不同，其中考虑A的不同的值。这就减小了实施该电路所需的总的硬件数量。
在图18中更加详细地表示出逻辑电路56。它包括16个多路转换逻辑电路64，每个多路转换逻辑电路接收在总线52上的2位分辨率信号R，并接收64位值B的一个对应顺序的4位组。如在图19中更加详细表示的，每个多路转换逻辑电路64都包括一个4位的或门66和一个3*4位-4位的多路转换器68。当分辨率信号有一个值R＝0时(表示单线寻址)，每一个输出位都对应于输入位的相应一个。当该分辨率信号有一个值R＝1时(表示16线寻址)，每一个输出位对应于该输入位的逻辑“或”。此外，当分辨率信号有一个值R＝2时(表示256线寻址)，每个输出位都在逻辑电平1。
从以上参照附图14-19的描述中可以看出，该电路的功能和参照附图13描述的多线寻址实施例相同。
总之，上述的本发明的实施例证实：
●消除了对于显示线同驱动器线连接方式的不必要的限制，从而增大了显示线的可能数与驱动器线的可能数之比N/n，但又不会增加串扰比v/c；
●利用到每个显示线的附加连接以加大显示线的可能数与驱动器线的可能数之比N/n，尽管有可能增加串扰比v/c；
●能基本上彼此无关地选择对每个显示线的连接数c和重叠数v，因此可实现要求的串扰比v/c。
●能向显示技术领域应用定权码技术；
●对于某些解决方案可利用快速简洁的激励图形产生方法，该方法完全适用于低成本实时硬件或编程计算机实施；和
●在某些情况下的多路寻址。
对于上述的实施例和实例的许多改进和发展都将是显而易见的，不会偏离本发明。

Claims (37)

1、一种用于电控元件阵列的电极装置，包括：多个大致平行的电极(16)，每个电极沿电控元件的一个对应线延伸；和多个驱动器线(20(1-14))，用于接收驱动信号，每个电极都经过一个相应的阻抗(26)连接到多个驱动器线；
其特征在于：
每个电极都连接到至少三个驱动器线。
2、权利要求1的装置，其特征在于：把驱动器线连接到电极上，以便存在至少一个闭合电路，该闭合电路从驱动器线之一经至少某些阻抗和至少某些其它驱动器线返回到所说驱动器线之一，该闭合电路包括用于奇数电极的阻抗。
3、一种用于电控元件阵列的电极装置，包括：多个大致平行的电极(16)，每个电极沿电控元件的一个对应线延伸；和多个驱动器线(20(1-14))，用于接收驱动信号，每个电极都经过一个相应的阻抗(26)连接到多个驱动器线；
其特征在于：
把驱动器线连接到电极上，以便存在至少一个闭合电路，该闭合电路从驱动器线之一经至少某些阻抗和至少某些其它驱动器线返回到所说驱动器线之一，该闭合电路包括用于奇数电极的阻抗。
4、如任何前述权利要求的装置，其特征在于：对于任何指定的电极对，同那些电极一起相连的驱动器线数v与同每个电极相连的驱动器线数c相比，至少小2。
5、如权利要求1的装置，其特征在于：每个电极都连接到相同数目c的驱动器线。
6、如权利要求1的装置，其特征在于：至少在电极和驱动器线进行连接的位置，驱动器线的取向大致相互平行，并且大致垂直于电极。
7、如权利要求1的装置，其特征在于：电极和驱动器线都设在一个共用的基片(12)上。
8、如权利要求1的装置，其特征在于：进一步包括一个解码器系统，该解码器系统包括：一个解码器(20)，它响应于代表多个地址值D中的任何一个的地址信号，并被安排用来针对每个地址值激励一个驱动器线(44)的相应组合，该解码器包括一个查找表(40；400-403)，用来确定哪一些驱动器线要响应于每个地址值进行激励；和用于形成该解码器系统的一部分的阻抗，这些阻抗在解码器的对应输出端连接到电极。
9、如权利要求1的装置，其特征在于：进一步包括一个解码器系统，该解码器系统包括：一个解码器(20)，它响应于代表多个地址值D中的任何一个的地址信号，并被安排用来针对每个地址值激励中间节点(44)的一个相应组合，每个中间节点(44)都是一个相应的驱动器线，该解码器被安排完成一个多级过程，该多级过程至少包括：确定结果的第一级，提供第一级的结果作为输入并确定哪一些中间节点要响应于每个地址值而进行激励的第二级；和用于形成解码器系统的一部分的阻抗，所说阻抗在解码器的相应输出端连接到电极。
10、如权利要求9的装置，其特征在于：解码器包括一个微处理器(46)，对其编程以完成多级过程。
11、如权利要求9的装置，其特征在于：解码器包括用来完成多级过程的硬件连线逻辑电路和/或运算电路和/或查找电路(54、56)。
12、如权利要求9的装置，其特征在于：多级过程包括确定一个预定的定权码的字。
13、如权利要求12的装置，其特征在于：多级过程包括：按照一种数学结构来映射或表示地址值；按该数学结构完成一种或多种运算以提供等效于产生一个定权码的字的结果；并且映射或表示来自该数学结构的结果，以此作为中间节点的选择。
14、如权利要求13的装置，其特征在于：该数学结构是有限仿射几何。
15、如权利要求13的装置，其特征在于：该数学结构是有限投影几何。
16、如权利要求13的装置，其特征在于：该数学结构是一个差分族，一种或多种运算包括与来自一个组的元素集进行算术运算。
17、如权利要求13的装置，其特征在于：对该数学结构进行选择，以使所说一种或多种运算符合级联方案。
18、如权利要求8的装置，其特征在于：响应于每个地址值，激励单个对应的输出，或者激励一个对应的输出超过一个预定阈值。
19、如权利要求8的装置，其特征在于：包括一个分辨率输入端，用于接收代表多个分辨率值中的任何一个的分辨率信号，并且其中的解码器响应于分辨率信号，从而：
当分辨率信号有第一值时，响应每个地址值激励的中间节点组合使第一数量的输出被激励，或者被激励超过一个预定阈值；和
当分辨率信号有第二值时，响应每个地址值激励的中间节点组合使一组大于第一数量的第二数量的输出被激励，或者被激励超过该阈值。
20、如权利要求19的装置，其特征在于：解码器响应于分辨率信号，从而当分辨率信号有至少一个另一个值时，响应于每个地址值激励的中间节点组合使大于第一数量或第二数量的一组或相应一组的另一数量的输出被激励，或者被激励超过该阈值。
21、如权利要求20的装置，其特征在于：所说的这个或每个不同的另一数量是所说第二数量的整数倍。
22、如权利要求21的装置，其特征在于：分辨率信号具有所说另一个值时的每个组是当分辨率信号具有所说第二值时的预定数目的组的并集。
23、如权利要求20的装置，其特征在于：所说的这个或每个不同的另一数量是所说第一数量的整数倍。
24、如权利要求23的装置，其特征在于：分辨率信号具有所说另一个值时的每个组是当分辨率信号具有所说第一值时的预定数目的组的并集。
25、如权利要求19的装置，其特征在于：所说第一数量是1。
26、如权利要求19的装置，其特征在于：该装置应使分辨率信号有所说第二值时响应于每个地址值激励的输出在物理上彼此靠近地进行分组。
27、如权利要求18的装置，其特征在于：响应于每个地址值没有被激励超过所确定的阈值的所有输出也不会被激励超过小于该确定的阈值的一个第二确定的阈值。
28、一种制造如权利要求9所述的装置的方法，包括如下步骤：
提供这样一种解码器，它
响应于代表多个地址值中任何一个的地址信号，并且
被安排用来对每个地址值激励中间节点的一个对应组合；
提供多个输出；
对每个输出确定该输出要响应的中间节点的一个对应的组；和
使每个输出响应于在相应的已确定的组中的中间节点，从而使加到该输出的激励依赖于由解码器加到相应的组中的每个中间节点的激励；
其特征在于如下步骤；
确定要由解码器完成的多级过程；
安排解码器完成确定的多级过程，确定哪些中间节点要响应于每个地址值进行激励，并且在确定输出要响应的中间节点组的所说步骤中使用已确定的多级过程。
29、如权利要求28的方法，其特征在于：提供这样一种解码器的步骤是通过确定一个定权码实现的，所说解码器响应于代表多个地址值中任何一个的地址信号并被安排用来对每个地址值激励中间节点的一个对应组合，以及对于每个输出确定该输出要响应的中间节点的一个相应的组；其中所说定权码字用于确定每个地址值的中间节点的相应组合，其中由解码器完成的多级过程包括确定一个预定的定权码的字。
30、如权利要求29的方法，其特征在于：定权码是通过映射地址值到仿射几何中导出的。
31、如权利要求29的方法，其特征在于：定权码是通过映射地址值到投影几何中导出的。
32、如权利要求29的方法，其特征在于：定权码是通过将地址值表示为差分族的集合的变换导出的。
33、如权利要求29的方法，其特征在于：定权码是通过将具有该地址值的代码进行级联的方法导出的，该地址确定在该级联中所用的特定码字。
34、一种电控阵列器件，包括：如权利要求1所述的第一电极装置；包括与第一装置的电极交叉的一系列第二电极(18)和用于接收驱动信号的第二系列驱动器线(22(1-14))的第二电极装置；和一个电控元件阵列，每个元件设在第一装置的相应的一个电极和第二装置的相应的一个电极的交叉点上。
35、权利要求34的器件，其特征在于：第二电极装置是如权利要求1-9中任何一个所述的装置。
36、权利要求34或35的器件，其特征在于：通过夹在第一和第二电极装置的电极之间的一个材料层的相应部分来提供该电控元件。
37、权利要求36的器件，其特征在于：该材料是一种双稳态的液晶材料，该器件形成一个液晶显示板。
CNB988037246A 1997-03-27 1998-03-26 用于电控元件阵列的电极装置、其制造方法和一种电控阵列器件 Expired - Fee Related CN1316444C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9706457.0 1997-03-27
GBGB9706457.0A GB9706457D0 (en) 1997-03-27 1997-03-27 Addressing arrays of electrically-controllable elements
GB9713689.9 1997-06-30
GBGB9713689.9A GB9713689D0 (en) 1997-06-30 1997-06-30 Addressing arrays of electrically-controllable elements

Publications (2)

Publication Number Publication Date
CN1251677A CN1251677A (zh) 2000-04-26
CN1316444C true CN1316444C (zh) 2007-05-16

Family

ID=26311282

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988037246A Expired - Fee Related CN1316444C (zh) 1997-03-27 1998-03-26 用于电控元件阵列的电极装置、其制造方法和一种电控阵列器件

Country Status (7)

Country Link
US (1) US6850212B1 (zh)
EP (1) EP0970461B1 (zh)
JP (1) JP2001517322A (zh)
KR (1) KR100596594B1 (zh)
CN (1) CN1316444C (zh)
DE (1) DE69820238T2 (zh)
WO (1) WO1998044481A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713699B2 (ja) * 1997-03-27 2011-06-29 ヒューレット・パッカード・カンパニー 復号器システム
US6391483B1 (en) 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7733212B2 (en) * 2007-04-26 2010-06-08 Hewlett-Packard Development Company, L.P. Resistor
US7859498B2 (en) * 2007-04-26 2010-12-28 Hewlett-Packard Development Company, L.P. Display device having multiplexing resistors within resin layer
US8149183B2 (en) * 2007-07-31 2012-04-03 Hewlett-Packard Development Company, L.P. Display
CN104966506B (zh) * 2015-08-06 2017-06-06 京东方科技集团股份有限公司 一种移位寄存器、显示面板的驱动方法及相关装置
CN107833550A (zh) * 2017-10-27 2018-03-23 友达光电（苏州）有限公司 显示装置及其时脉产生器
CN110568677B (zh) * 2019-09-12 2022-04-22 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
EP4260134B1 (en) * 2020-12-08 2024-04-17 Apple Inc. Electrode driving schemes for tunable lens systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034736A (en) * 1989-08-14 1991-07-23 Polaroid Corporation Bistable display with permuted excitation
US5430461A (en) * 1993-08-26 1995-07-04 Industrial Technology Research Institute Transistor array for addressing display panel
JPH08287686A (ja) * 1995-04-13 1996-11-01 Nec Corp 高速低電力型デコード回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871003A (en) 1972-08-14 1975-03-11 Nippon Telegraph & Telephone Electrostatic recording apparatus with core matrix
US5278961A (en) * 1990-02-22 1994-01-11 Hewlett-Packard Company Physical address to logical address translator for memory management units
GB9117680D0 (en) * 1991-08-16 1991-10-02 Philips Electronic Associated Electronic matrix array devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034736A (en) * 1989-08-14 1991-07-23 Polaroid Corporation Bistable display with permuted excitation
US5430461A (en) * 1993-08-26 1995-07-04 Industrial Technology Research Institute Transistor array for addressing display panel
JPH08287686A (ja) * 1995-04-13 1996-11-01 Nec Corp 高速低電力型デコード回路

Also Published As

Publication number Publication date
DE69820238T2 (de) 2004-10-07
WO1998044481A1 (en) 1998-10-08
KR20010005653A (ko) 2001-01-15
CN1251677A (zh) 2000-04-26
KR100596594B1 (ko) 2006-07-06
DE69820238D1 (de) 2004-01-15
EP0970461B1 (en) 2003-12-03
US6850212B1 (en) 2005-02-01
EP0970461A1 (en) 2000-01-12
JP2001517322A (ja) 2001-10-02

Similar Documents

Publication Publication Date Title
Nassimi et al. Bitonic sort on a mesh-connected parallel computer
CN1316444C (zh) 用于电控元件阵列的电极装置、其制造方法和一种电控阵列器件
CN101454773B (zh) 矩阵因式分解硬件加速器及相应的方法、集成电路和显示驱动器
CN104808862B (zh) 阵列基板、触控显示面板和阵列基板的驱动方法
Voorhis Memory systems for image processing
EP0621578B1 (en) Driving apparatus for liquid crystal display
EP0970460B1 (en) Address decoder system
Cam Rearrangeability of (2 n-1)-stage shuffle-exchange networks
Popov Classification of spinors of dimension fourteen
US20100268520A1 (en) Electronic System to Emulate the Chain of the "DNA" Structure of a Chromosome
Leung Simulation and reversal of n-qubit Hamiltonians using Hadamard matrices
Gopalan Constructing ramsey graphs from boolean function representations
Li et al. Parallel molecular computation of modular-multiplication with two same inputs over finite field GF (2n) using self-assembly of DNA tiles
US4290121A (en) Variable function programmed calculator
CN1021994C (zh) 多板显示刷新电路
Li et al. A molecular computation model to compute inversion over finite field GF (2n)
US20060132412A1 (en) Display device and method for driving a display device with reduced power consumption
Tseng et al. A new parallel sorting algorithm based upon min-mid-max operations
JPS585790A (ja) 液晶表示装置の駆動回路
Pralle et al. Linear geometries of Baer subspaces
Khot B. Tech. Project
Pietraho Cells and constructible representations in type B
JPH06274132A (ja) 液晶表示装置
Hibbard et al. Groupoids
VALERO-ELIZONDO Triangular partitions with augmented first rows and weights for the symmetric groups in characteristic two

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20120326