CN1316386C - 核功能实现机制、具有该机制的娱乐设备以及利用该机制的外围设备控制方法 - Google Patents

核功能实现机制、具有该机制的娱乐设备以及利用该机制的外围设备控制方法 Download PDF

Info

Publication number
CN1316386C
CN1316386C CNB018004091A CN01800409A CN1316386C CN 1316386 C CN1316386 C CN 1316386C CN B018004091 A CNB018004091 A CN B018004091A CN 01800409 A CN01800409 A CN 01800409A CN 1316386 C CN1316386 C CN 1316386C
Authority
CN
China
Prior art keywords
nuclear
peripherals
program code
equipment
amusement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018004091A
Other languages
English (en)
Other versions
CN1527974A (zh
Inventor
堀川勉
袴谷忠靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1527974A publication Critical patent/CN1527974A/zh
Application granted granted Critical
Publication of CN1316386C publication Critical patent/CN1316386C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/547—Remote procedure calls [RPC]; Web services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

一个娱乐设备包括一个存储单元，它在核外部存储一个用于外围设备的设备驱动程序。为了使该外围设备成为可操作的，CPU根据远程过程调用使I/O处理器执行该设备驱动程序。在外围设备和CPU之间的数据传送是根据一个至少在该娱乐设备中共同使用的通信协议通过直接存储器访问实现的。

Description

核功能实现机制、具有该机制的 娱乐设备以及利用该机制的 外围设备控制方法
技术领域
本发明涉及一种娱乐设备，它能根据记录在次级存储介质(如CD-ROM或DVD-ROM)上的数字信息进行娱乐处理，包括再生声音和图像，特别是涉及对连到该娱乐设备上的外围设备的控制。
背景技术
作为进行游戏等活动的娱乐专用计算机而实现的娱乐设备与外围设备协同进行给定的娱乐处理，这些外围设备有与娱乐设备连接的控制器和外部存储介质等。具体地说，娱乐设备根据来自诸如控制器和外部存储介质等外围设备的输入进行给定的娱乐处理并将其结果输出到诸如电视接收机等显示单元以及扬声器。这样，对于娱乐设备，如何控制与其连接的外围设备便是很重要的。
通常，对外围设备的控制是由一个核(kernel)的一部分来实现的，这个核是一OS(操作系统)的主功能。
近年来，已经可以得到一种称作“微核(microkernel)”的技术，这里设备驱动程序作为控制外围设备的程序代码被放置在核的外部，从而增强外围设备的通用性或兼容性。这种微核技术适于应用到娱乐设备上，因为需要娱乐设备根据娱乐种类而接收各色各样的外围设备。
然而，由于高通用性，微核在以高层次处理每个外围设备方面有困难。结果，当娱乐设备用作需要实时处理的游戏设备时，它的处理便显得不够了。
另一方面，还可以得到这样一种技术，这里除了创建核的CPU外还提供了一个专用处理器用于控制外围设备。
通常娱乐设备没有基本海量存储介质。在这样的娱乐设备中，从次级存储介质(如CD-ROM)中读取程序代码是至关重要的。在这种情况中，为了减轻加到CPU上的负担，对娱乐设备提供了例如I/O(输入/输出)处理器，以进行诸如读取程序代码、对读取的程序代码进行解码和扩展以及其他工作。
在具有这种I/O处理器的娱乐设备中，该I/O处理器能用作前述专利用处理器以控制外围设备。
然而，在这种情况中，在I/O处理器和CPU之间交换信息，包括程序代码和必要的数据，是至关重要的。结果，在娱乐设备中趋于增加了复制和传送信息的次数，这对于需要高速处理的娱乐设备是不希望的。再有，CPU等待I/O处理器进行处理所需的时间也显得过长，这也不利于高速处理。
发明内容
所以，本发明的一个目的是提供一种改进的技术，它能消除先有技术中固有的一个或多个缺点。
根据本发明的一个方面，所提供的娱乐设备包含：处理器，用于在娱乐设备中创建核；存储装置，用于在核的外部存储程序代码，所述程序代码在执行时使外围设备成为可操作的；设备连接装置，用于连接所述外围设备；以及其中所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的，由此使得使用与设备连接装置连接的外围设备的娱乐处理成为可操作的。
远程过程调用是一种技术，这里部分娱乐处理程序的执行，即该程序中包括的某一过程的执行，被委托给另一执行装置，而执行结果被回送，如同通常的过程调用中的返回值。在本发明中，用于控制外围设备的程序代码被存储在核的外部，而在由核创建器执行娱乐处理程序的同时，使控制装置(例如与CPU分开提供的外围设备控制专用处理器)执行某一过程。该控制装置读取程序代码并执行这些程序代码，从而使外围设备成为可操作的。通过这种安排，用于外围设备的程序外码不仅能放在核的外部，而且还能放在由核管理的硬件资源(例如CPU和存储器)的外部。这能改善硬件资源的工作效率以增大整个设备的处理速度。这样，该设备甚至能实现临时需要实时处理的高速处理。
可以安排成核创建器根据远程过程调用使控制装置从存储装置中读取程序代码并通过直接存储器访问传送程序代码的执行结果。为实现直接存储器访问，可采取各种方式。最好是在核创建器和外围设备之间提供一个队列，并由控制装置根据第一直接存储器访问在外围设备和该队列之间进行数据交换，根据第二直接存储器访问(它与第一直接存储器访问是不同步的)在核创建器和该队列之间进行数据交换。通过这种安排，即使在执行娱乐处理期间也能把信息存储到队列中。
再有，通过进行基于直接存储器访问的远程过程调用，有可能直接地从外围设备传送被编址到核创建器的信息。这能减少复制和传送信息的次数，而复制和传送信息的次数太多本是先有技术中存在的一个问题。
可以安排成根据至少在该设备中共同使用的通信协议来执行通过第一直接存储器访问进行的数据交换和通过第二直接存储器访问进行的数据交换。通过这种安排。进一步保证了实时处理。作为通信协议，可以使用例如以太网内使用的通用协议。于是，不依赖外围设备类型的设备控制能得以实现。再有，能保证程序代码对多种外围设备的兼容性。
可以安排成将外围设备可拆卸地连接到设备连接装置。而且该外围设备包括一个次级存储介质，这里在执行程序代码时要使用的数据被存储在这次级存储介质中，而且在执行程序代码时次级存储介质中所存储的数据通过直接存储器访问传送给核创建器。
根据本发明的另一方面，在娱乐设备中提供了一种核功能实现机制，在所述娱乐设备中创建用于控制连到所述娱乐设备的外围设备的核，所述核用于执行使用通过程序代码的执行成为可操作的外围设备的娱乐处理；其中所述程序代码存储在核的外部，并且所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的。
可以安排成至少编址为从外围设备到核创建器的数据传送是由直接存储器访问来实现。
可以安排成根据该设备中共同使用的通信协议来进行该数据传送。
根据本发明的另一方面，提供了连接到娱乐设备上的外围设备的一种控制方法，在所述娱乐设备中创建用于执行使用通过程序代码的执行成为可操作的外围设备的娱乐处理的核；其中所述程序代码存储在核外部，所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的。
可以安排成至少编址为从外围设备到核创建器的数据传送是由直接存储器访问来实现。
可以安排成根据该设备中共同使用的通信协议来进行该数据传送。
根据本发明的另一方面，在一个娱乐设备中提供了一个半导体装置，在所述娱乐设备中创建了核，所述娱乐设备包含用于执行存储在核的外部的程序代码的控制装置以及用于连接通过程序代码的执行成为可操作的外围设备的设备连接装置，其中：所述核根据远程过程调用使控制装置执行所述程序代码，从而使所述外围设备成为可操作的，并执行使用成为可操作的外围设备的娱乐处理。
根据本发明的另一方面，提供了一个计算机程序，用于将计算机操作为在其中创建了核的娱乐设备，所述计算机包含用于执行存储在核的外部的程序代码的控制装置，以及用于连接通过程序代码的执行成为可操作的外围设备的设备连接装置，所述核使娱乐设备执行如下步骤：根据远程过程调用使控制装置执行所述程序代码，从而使所述外围设备成为可操作的；以及执行使用成为可操作的外围设备的娱乐处理。
附图说明
由下文中结合附图给出的详细描述，可更充分地理解本发明。
这些附图中：
图1显示根据本发明一个最佳实施例的娱乐设备的硬件结构；
图2用于解释根据该最佳实施例的一个核的结构；
图3用于解释当发生一个从应用程序到控制器的动作时的处理过程；
图4用于解释关于经由队列进行数据交换的处理过程；以及
图5用于解释当把控制器中产生的数据传送给应用时的处理过程。
具体实施方式
现在，将参考附图描述根据本发明的娱乐设备的最佳实施例。
<娱乐设备结构>
图1显示根据这一实施例的娱乐设备的结构。
娱乐设备是一种计算机，它能用作例如游戏设备。娱乐设备包含一个主总线MB和一个副总线SB，经由与队列1一同提供的中心总线相连。该娱乐设备进一步包含各种功能实现部件，它们连到主总线MB和副总线SB。
主总线MB与CPU2、存储器3、图像处理器4及第二DMAC(直接存储器访问控制器)5相连。副总线SB与盘驱动器6、I/O处理器7、声音处理器8、安全模块9、第一DMAC10、控制器11、存储器卡12及ROM13相连。
CPU2是一个包含微处理器的半导体装置。微处理器控制娱乐设备的整个操作并使能执行娱乐处理，例如游戏处理，包括根据执行该游戏处理时所必须的各种数据来再生声音和图像。再有，在启动娱乐设备时，该微处理器从连到副总线SB的ROM13中读取引导程序并执行它，以启动一个OS供创建核。
存储器3包含一个RAM并为CPU2提供一个工作区。从次级存储介质M中读出的数字信息，例如游戏处理用的程序代码和数据，被写入存储器3。
在这一实施例中，为控制外围设备所必须的程序代码和数据不写入存储器3，这将在下文中描述。在下文的描述中，如果必须区分用于游戏处理的程序代码和用于控制外围设备的程序代码，则把前者称作“应用程序”，而把后者称作“设备驱动程序”。
根据存储器3中存储的数字信息，图像处理器4与CPU2合作产生于显示单元(未画出)上显示图像所必须的图像数据，如表现游戏角色和其他图形的多边形数据以及包括多边形数据所用色彩信息的纹理数据。具体地说，图像处理器4包含一个几何处理单元用于在游戏处理过程中对从存储器3中存储的数字信息中读出的数据进行坐标变换，一个解码器用于对几何处理的内容解码，一个再生单元用于根据通过几何处理得到的图形或绘图数据产生前述每帧图像数据，以及一个用于在显示单元上显示所产生的图像数据的机制。
队列1临时存储主总线MB和副总线SB之间交换的信息，即由I/O处理器7执行的根据RPC(远程过程调用)控制外围设备所使用的种种命令和数据，在这一实施例中，队列1暂时存储例如在存储器3和I/O处理器7之间交换的信息，在存储器3和控制器11或存储器卡12之间交换的信息，或在这些装置和其他装置之间交换的信息。
盘驱动器6在其中接受次级存储介质M，如CD-ROM或DVD-ROM，并从次级存储介质M中读出数字信息，即应用程序和数据。应用程序代表程序代码，用于控制游戏的发展并跟随游戏的发展再生声单和图像，而数据代表再生声音和图像时所用数据。在这一实施例中，应用程序和数据在经过压缩和部分加密之后记录在次级存储介质M中。或者可以把加密应用于全部压缩过的应用程序和数据。
I/O处理器7是一个半导体装置，它控制盘驱动器6从次级存储介质M中读出应用程序和数据，并进一步与安全模块9合作进行对所读出数字信息的解码和扩展。实现I/O处理器的这些功能的程序(控制程序)存储在例如ROM13中，而I/O处理器7在娱乐设备启动时便去执行它。
安全模块9采取单个半导体芯片的形式，有专用的处理器和存储器，该专用处理器的功能是保证娱乐设备的安全。安全模块9持有解码密钥，解码密钥是I/O处理器7对数字信息进行解码时所必要的。在这一实施例中，安排成安全模块9即使独立地工作也能对加密的数字信息进行解码。
声音处理器8与一扬声器(未画出)相连。声音处理器8从声音处理器8中提供的声音存储器(未画出)中读取I/O处理器7或第一DMAC10发出的声音命令所对应的数据，以产生声音数据，并把所产生的声音数据输出到扬声器。对此作出响应，扬声器在声音处理器8的控制下产生游戏的声音效果或图像的BGM声音等。
控制器11和存储器卡12是与娱乐设备相连的外围设备的两个例子。具体地说，控制器11和存储器卡12经由各自的输入端口(未画出)连到副总线SB。通过执行相应的设备驱动程序，控制器11和存储器卡12都成为可操作的。在这一实施例中，副总线SB与前达输入端口以及副总线SB的控制机制(未画出)合作，构成设备连接装置。
控制器11是一个输入装置，用于把游戏者的打算输入到娱乐设备中。例如，操作控制器11以输入一个向上、向下、向右和向左方向移动光标的请求或输入一个执行某一过程的请求。
存储器卡12包含一个闪速存储器(闪速ROM)，装在给定尺寸的卡中。当一个游戏是在游戏过程中产生可记录游戏数据的那类游戏时，在游戏中断时或游戏结束时游戏者把游戏数据记录在存储器卡12中，在控制器11中可以纳入一个闪速存储器来取代存储器卡12或作为存储器卡12的补充。
第一DMAC10和第二DMAC5合作工作，以允许I/O处理器7利用DMA(直接存储器访问)完成RPC。
第一DMAC10至少是控制读和写在控制器11和/或存储器卡12与队列1之间交换的信息。第二DMAC5至少是控制读和写在存储器3与队列1之间交换的信息。
在这一实施例中，提供了两个DMAC以与总线个数一致。然而，第一DMAC10和第二DMAC5可以由一个控制模块实现。
<核功能实现机制>
在这一实施例中，从所执行的应用程序到达控制器11的所有请求都是基于RPC通过DMA进行的。为此目的，操作控制器11所必须的设备驱动程序存储在核外部的存储装置中，例如次级存储介质M、存储器卡12的闪速存储器或ROM13，并允许在执行应用的过程中由I/O处理器7执行。在这一实施例中，设备驱动程序存储在ROM13中。
图2显示根据这一实施例的核的结构。具体地说，在核中构成进行任务管理的功能和进行中断控制的功能。在这一类型的传统娱乐设备中的核(不包括微核)还在其中提供了外围设备的设备驱动程序。另一方面，在这一实施例中，外围设备的设备驱动程序存储在核外部的存储装置中，即ROM13中。当必须控制外围设备例如控制器11时，CPU2使I/O处理器7从ROM13中读取相应的设备驱动程序并通过RPC执行它。这使控制器11成为可操作的。当根据RPC控制外围设备时，控制的结果作为所谓返回值传送给核。在这一实施例中，由于传送是由DMC完成的，所以能达到的外围设备高速控制。
<由核控制外围设备的方法>
现在将参考图3至图5描述具有前述核功能实现机制的娱乐设备中对外围设备的控制方法。
下文将解释控制外围设备操作的功能，这是核的各种功能当中的一个。在下面的解释中，假定该外围设备是控制器11。然而，下文的解释也可以应用于其他外围设备。RPC的执行不使用其专用通信协议，而是使用娱乐设备中共同使用的一个通信协议。
(应用程序→控制器11：图3和图4)
如图3中所示，当CPU2根据存储器3中存储的程序代码和数据执行应用程序时(步骤S101)，如果需要对控制器11采取某种行动，则应用程序为此做出RPC请求(步骤S102)。例如，如果对控制器11提供一个产生振动机制，并要求操作这一产生振动机制，以在游戏的给定场景增强娱乐效果，则应用程序提供操作该产生振动机制必须的信息。这一信息由第二DMAC5通过DMA从存储器3传送到队列1并临时存储在队列1中(步骤S103和S104)。
现在参考图4，I/O处理器7根据队列1中存储的信息从ROM13中寻找控制器11的设备驱动程序并执行它(步骤S105和S106)。于是，来自应用程序的请求被传送给控制器11，不需通过CPU2(步骤S107)。
(控制器11→应用程序：图4和图5)
在图4中，在控制器11中产生的数据经由第一DMAC10临时存储在队列1中(步骤S201和S202)。该数据包括：例如由游戏者使用控制器11输入的那些数据，或者当能使用模拟和数字两种输入时关于控制器11中使用模拟还是数字输入的那些数据。
现在参考图5，存储在队列1中的数据由第二DMAC5按给定的计时读出并传送给存储器3(步骤S203)。第二DMAC5通知CPU2数据已存储在存储器3中(步骤S204和S205)。CPU2使用存储在存储器3中的数据作为其后执行应用程序时所用的数据(步骤S206)。例如，当在控制器11中发生一个向右移动的键输入时，在显示单元上显示的一个给定字符便向右移动。
按照上述方式，使用DMA能容易地实现从应用程序向控制器11传送请求和从控制器11向应用程序传送数据。在这种情况中，请求和数据被传送和存储到存储器3中，无需直接由CPU2处理。RPC是一种可进行高度的平行编程的机制。这样，CPU2不需长时间等待来自I/O处理器7的响应。这能减少复制和传送信息的次数，否则的话，这是有I/O处理器的许多系统中一直存在问题，于是CPU2能达到高工作速率。
如前所述，在根据这一实施例的娱乐设备中，当使用控制器11进行娱乐处理时，通过RPC执行该控制器11的设备驱动程序。这使得有可能不仅把设备驱动程序放在核的外部，而且还能放在由核管理的资源(CPU2和存储器3)的外部，从而能改善娱乐处理的执行效率。
再有，因为通过DMA执行RPC，所以能实现从控制器11到存储器3的直接数据传送，从而减少数据复制和传送到CPU2中的次数。
再有，由于控制器11和队列1之间的数据交换以及队列1和CPU2(核)之间的数据交换都是通过异步的DMA执行的，即使在来自应用程序的请求的发生和控制器11中数据产生的发生二者之间引起某种时间延迟，仍能在二者之间稳定地进行数据交换。再有，由于数据交换是基于该设备中共同使用的通信协议进行的，所以能实现不依赖于设备驱动程序类型的设备控制。
尽管已经利用最佳实施例描述了本发明，但本发明不限于此，而是能以各种方式实现而不离开所附权利要求中定义的本发明的原理。
在前文的描述中，已经解释了如图1所示娱乐设备实现的特征性核功能实现机制，以及使用这一核功能实现机制的外围设备控制方法。另一方面，本发明还可应用于这样的一种情况，那里一个计算机程序(不包括应用程序和设备驱动程序)被读入装置有OS的一个通用计算机并由该计算机执行，从而能实现前述核功能实现机制和外围设备控制方法。再有，一个装有OS的通用计算机与一个或多个半导体装置合作，也能实现前述核功能实现机制和外围设备控制方法。该半导体装置包括一个处理器并装置有程序以向处理器提供所需要的功能。

Claims (13)

1.一种娱乐设备，包含：
处理器，用于在娱乐设备中创建核；
存储装置，用于在核的外部存储程序代码，所述程序代码在执行时使外围设备成为可操作的；
设备连接装置，用于连接所述外围设备；以及
其中所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的，由此使得使用与设备连接装置连接的外围设备的娱乐处理成为可操作的。
2.根据权利要求1的娱乐设备，其中所述核根据远程过程调用使控制装置从存储装置中读出程序代码并通过直接存储器访问传送所述程序代码的执行结果。
3.根据权利要求2的娱乐设备，进一步包括在核和外围设备之间提供的队列，其中所述控制装置基于第一直接存储器访问进行外围设备和队列之间的数据交换，并基于第二直接存储器访问进行核和队列之间的数据交换，所述第二直接存储器访问与第一直接存储器访问是异步的。
4.根据权利要求3的娱乐设备，其中由第一直接存储器访问进行的数据交换和由第二直接存储器访问进行的数据交换是根据至少在所述设备中共同使用的通信协议执行的。
5.根据权利要求1的娱乐设备，其中所述外围设备可拆卸地连接到设备连接装置并包括次级存储介质，其中要在执行程序代码时所用的数据被存储在所述次级存储介质中，并且其中在执行程序代码时通过直接存储器访问将次级存储介质中存储的数据传送给核。
6.在娱乐设备中提供的一种核功能实现机制，在所述娱乐设备中创建用于控制连到所述娱乐设备的外围设备的核，所述核用于执行使用通过程序代码的执行成为可操作的外围设备的娱乐处理；
其中所述程序代码存储在核的外部，并且所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的。
7.根据权利要求6的核功能实现机制，其中至少从外围设备寻址到核的数据传送是由直接存储器访问执行的。
8.根据权利要求7的核功能实现机制，其中所述数据传送是根据所述设备中共同使用的通信协议进行的。
9.一种控制连接到娱乐设备上的外围设备的方法，在所述娱乐设备中创建用于执行使用通过程序代码的执行成为可操作的外围设备的娱乐处理的核，
其中所述程序代码存储在核外部，所述核根据远程过程调用使控制装置执行所述程序代码，从而使外围设备成为可操作的。
10.根据权利要求9的控制方法，其中至少从外围设备寻址到核的数据传送是由直接存储器访问执行的。
11.根据权利要求10的控制方法，其中所述数据传送是根据所述设备中共同使用的通信协议进行的。
12.在其中创建了核、并且包含用于执行存储在核的外部的程序代码的控制装置以及用于连接通过程序代码的执行成为可操作的外围设备的设备连接装置的娱乐设备中，一个半导体装置，其中：
所述核根据远程过程调用使控制装置执行所述程序代码，从而使所述外围设备成为可操作的，并执行使用成为可操作的外围设备的娱乐处理。
13.一个计算机程序，用于将计算机操作为在其中创建了核的娱乐设备，所述计算机包含用于执行存储在核的外部的程序代码的控制装置，以及用于连接通过程序代码的执行成为可操作的外围设备的设备连接装置，所述核使娱乐设备执行如下步骤：
根据远程过程调用使控制装置执行所述程序代码，从而使所述外围设备成为可操作的；以及
执行使用成为可操作的外围设备的娱乐处理。
CNB018004091A 2000-03-02 2001-03-01 核功能实现机制、具有该机制的娱乐设备以及利用该机制的外围设备控制方法 Expired - Lifetime CN1316386C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000058044 2000-03-02
JP58044/2000 2000-03-02
JP58044/00 2000-03-02
JP52361/01 2001-02-27
JP52361/2001 2001-02-27
JP2001052361A JP3696515B2 (ja) 2000-03-02 2001-02-27 カーネル機能実現構造及びそれを備えたエンタテインメント装置、カーネルによる周辺ディバイスの制御方法

Publications (2)

Publication Number Publication Date
CN1527974A CN1527974A (zh) 2004-09-08
CN1316386C true CN1316386C (zh) 2007-05-16

Family

ID=26586680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018004091A Expired - Lifetime CN1316386C (zh) 2000-03-02 2001-03-01 核功能实现机制、具有该机制的娱乐设备以及利用该机制的外围设备控制方法

Country Status (12)

Country Link
US (1) US6754724B2 (zh)
EP (1) EP1342155A2 (zh)
JP (1) JP3696515B2 (zh)
KR (1) KR100766670B1 (zh)
CN (1) CN1316386C (zh)
AU (1) AU3603401A (zh)
BR (1) BR0105552A (zh)
CA (1) CA2370632A1 (zh)
MX (1) MXPA01010827A (zh)
RU (1) RU2001129159A (zh)
TW (1) TW592760B (zh)
WO (1) WO2001065356A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPP702498A0 (en) * 1998-11-09 1998-12-03 Silverbrook Research Pty Ltd Image creation method and apparatus (ART77)
JP2001318768A (ja) * 2000-03-02 2001-11-16 Sony Computer Entertainment Inc エンタテインメント装置及びその部品、エンタテインメント装置によるディジタル情報のローディング方法、コンピュータプログラム
US7089282B2 (en) * 2002-07-31 2006-08-08 International Business Machines Corporation Distributed protocol processing in a data processing system
JP2004326180A (ja) * 2003-04-21 2004-11-18 Matsushita Electric Ind Co Ltd 集積回路、それを用いた画像入出力装置及び画像入出力方法
US7467238B2 (en) * 2004-02-10 2008-12-16 Hitachi, Ltd. Disk controller and storage system
JP4405277B2 (ja) * 2004-02-16 2010-01-27 株式会社日立製作所 ディスク制御装置
JP4441286B2 (ja) * 2004-02-10 2010-03-31 株式会社日立製作所 ストレージシステム
US20070022225A1 (en) * 2005-07-21 2007-01-25 Mistletoe Technologies, Inc. Memory DMA interface with checksum
CN103036959B (zh) * 2012-12-07 2015-12-02 武汉邮电科学研究院 基于io解耦的分布式部署应用程序的实现方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945757B2 (ja) * 1989-09-08 1999-09-06 オースペックス システムズ インコーポレイテッド 多重装置オペレーティングシステムのアーキテクチャ
CA2010591C (en) * 1989-10-20 1999-01-26 Phillip M. Adams Kernels, description tables and device drivers
EP0622731A3 (en) 1993-04-26 1995-02-15 Ibm Boot architecture for micro-core based systems.
US5983012A (en) * 1993-09-28 1999-11-09 Bull Hn Information Systems Inc. Executing programs of a first system on a second system
KR100272095B1 (ko) * 1996-07-30 2000-12-01 윤종용 실시간 운영체제의 커널 자동생성 시스템 및 방법
US6434459B2 (en) * 1996-12-16 2002-08-13 Microsoft Corporation Automobile information system
US5991822A (en) 1997-03-17 1999-11-23 International Business Machines Corporation System for modifying functions of static device driver using a registered driver extension extended dynamically by providing an entry point for the driver extension
US6298370B1 (en) * 1997-04-04 2001-10-02 Texas Instruments Incorporated Computer operating process allocating tasks between first and second processors at run time based upon current processor load
JP3602293B2 (ja) 1997-04-22 2004-12-15 株式会社ソニー・コンピュータエンタテインメント データ転送方法及び装置
US6321276B1 (en) * 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses

Also Published As

Publication number Publication date
WO2001065356A2 (en) 2001-09-07
KR100766670B1 (ko) 2007-10-11
WO2001065356A3 (en) 2003-06-26
TW592760B (en) 2004-06-21
US6754724B2 (en) 2004-06-22
CA2370632A1 (en) 2001-09-07
JP2001318873A (ja) 2001-11-16
JP3696515B2 (ja) 2005-09-21
MXPA01010827A (es) 2002-04-24
BR0105552A (pt) 2002-03-19
AU3603401A (en) 2001-09-12
RU2001129159A (ru) 2003-07-20
EP1342155A2 (en) 2003-09-10
KR20020015037A (ko) 2002-02-27
US20010054120A1 (en) 2001-12-20
CN1527974A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
WO2021244194A1 (zh) 寄存器的读写方法、芯片、子系统、寄存器组及终端
CN1316386C (zh) 核功能实现机制、具有该机制的娱乐设备以及利用该机制的外围设备控制方法
CN102081556A (zh) 与不同种类的资源通信的基于指令系统结构的内定序器
CN110618956B (zh) 一种bmc云平台资源池化方法与系统
CN107643938A (zh) 数据传输方法、装置及存储介质
CN104615271A (zh) 一种kvm的处理方法及一种kvm的处理装置
CN100359509C (zh) 使用有效数据传送格式的异步通信协议
JPH0743683B2 (ja) プロトコルマシン
JP4979206B2 (ja) 情報処理方法および情報処理装置
JPH02500692A (ja) マルチプロセッサコンピュータにおける演算要素の統合
JPH11149455A (ja) メモリディスク共有方法及びその実施装置
US5875299A (en) disk access apparatus for performing a stride processing of data
CN2560040Y (zh) Scsi从控机
KR100800704B1 (ko) 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법
JPH0675793A (ja) 仮想計算機間データ送受信処理方法
CN110209612A (zh) 一种基于多状态的dpram访问方法及系统
JPH09282297A (ja) デュアルポートメモリを用いたｃｐｕ間通信シス テム
JPS58178445A (ja) デ−タ処理装置
JPS60147864A (ja) マイクロコンピユ−タ装置
JPH03219339A (ja) データ処理システム
JPH10269138A (ja) キャッシュメモリ制御及びそれを用いたデータ処理装置
JPS6029863A (ja) 分散型情報処理方式
JPH02109468A (ja) 符号化装置
JPH1185683A (ja) 情報処理装置
KR20060056650A (ko) 소프트웨어를 분산 처리하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070516