CN1307505C - 时钟控制系统以及时钟控制方法 - Google Patents

时钟控制系统以及时钟控制方法 Download PDF

Info

Publication number
CN1307505C
CN1307505C CNB2003101240856A CN200310124085A CN1307505C CN 1307505 C CN1307505 C CN 1307505C CN B2003101240856 A CNB2003101240856 A CN B2003101240856A CN 200310124085 A CN200310124085 A CN 200310124085A CN 1307505 C CN1307505 C CN 1307505C
Authority
CN
China
Prior art keywords
frequency
clock
cpu
peripheral functionality
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101240856A
Other languages
English (en)
Other versions
CN1519677A (zh
Inventor
仓金博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1519677A publication Critical patent/CN1519677A/zh
Application granted granted Critical
Publication of CN1307505C publication Critical patent/CN1307505C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)
  • Telephone Function (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

此发明涉及时钟控制系统，该系统包括一个CPU；CPU的一个外围功能块；一个用于放大所输入的系统时钟的频率并输出已放大的系统时钟的倍频电路；多个用于划分从倍频电路输出的信号频率以生成待提供到CPU和外围功能块的时钟的分频电路；以及时钟控制器，用于将倍频电路的频率放大比例变为1/N，其中N为正整数，然后将设置在外围功能块输入级上的分频电路的分频比例变为1/N，以便将CPU设定为低功耗模式，此发明还涉及控制时钟控制系统的方法。

Description

时钟控制系统以及时钟控制方法
技术领域
本发明涉及时钟控制系统以及时钟控制方法，更具体的说，本发明涉及具有倍频电路以及分频电路的时钟控制系统以及时钟控制方法，其中所述倍频电路和分频电路用于各种装置，并且这些装置并入了中央处理单元(此后将称为CPU)和用作外围功能块的液晶显示器(此后称为LCD)控制器，并且组成便携式信息处理设备、便携式通信设备等等。
背景技术
使用数字电路的信息处理设备以及通信设备通常采用由时钟操作的各种数字电路，以便实现信息处理设备和通信设备所必需的各种功能。组成信息处理设备和通信设备的每个装置也使用多个数字电路。提供到数字电路的时钟频率，经常依据由数字电路执行的功能块功能之间的差异来改变。为驱动数字电路，使用了具有不同频率的各种时钟频率。
在信息处理设备和通信设备的每个装置中，由设置在所述装置内部或外部的振荡器作为基准产生的时钟频率(此后将称为系统时钟)由倍频电路放大以产生具有高于所述装置中所用的各种时钟频率的频率的时钟。在将所产生的时钟分配到于所述装置的各个功能块中所用的各个数字电路的过程中，所述时钟由设置在各个功能块输入级上的分频电路分成具有各个数字电路所必需的频率的时钟。将作为结果产生的时钟提供给数字电路。
上述技术，即：在信息处理设备或通信设备中，由倍频电路临时放大系统时钟的频率，由分频电路划分从倍频电路输出的信号的频率以生成具有各个数字电路所必需的频率的时钟，然后将所述时钟提供给功能块的数字电路，该技术例如已在公开号为2002-108490号日本未审专利(特别是参见第1页至第3页以及图2中的描述)、或在公开号为2001-296842号的日本未审专利(特别是参见第1页至第3页以及图1中的描述)公开了。
在公开号为2002-108490号日本未审专利中公开的时钟供给电路技术，涉及这样一种时钟供给电路，该电路将时钟提供给例如数字广播接收LSI中的诸如数字信号处理器(DSP)等接收电路以及处理电路，并且上述专利所公开的技术尤其涉及这样一种时钟供给电路，该电路通过依照广播信号的失调量来转换提供给接收电路的时钟频率，进而与传输信号保持同步，并且依照处理电路等的负载来转换提供到处理电路的时钟频率。
已经作为时钟供给电路技术开发的该技术，通过使用低频外部振荡器作为系统时钟发生源，由倍频电路临时放大从低频外部振荡器输出的信号频率，然后通过使用分离的分频电路进行分频来产生具有各个功能块所必需的频率的时钟，并提供所述时钟，能够简化时钟供给电路的电路结构，并实现低功耗。
公开号为2001-296842的日本未审专利中所公开的技术是涉及信号生成设备的技术，所述信号生成设备生成用于驱动液晶显示板显示视频图像的信号(时钟)。该技术涉及这样一种信号生成设备，该设备可以实现稳定的操作，并且任意地处理待驱动的液晶显示板的若干构造像素。
所述信号生成设备包括同步检测电路，该同步检测电路检测视频信号中的水平同步信号，该信号生成设备还包括分频电路，在由倍频电路放大系统时钟之后，分频电路通过使用水平同步信号来划分时钟频率，以产生具有用于驱动液晶显示板的信号电极的任意频率的时钟。
在许多情况中，信息处理设备和通信设备包括以上述方式使用的倍频电路以及分频电路，以便通过系统时钟的频率来产生具有各种设备中各个数字电路所必需的不同频率的各种时钟。
下面将解释在如下装置中具有倍频电路以及分频电路的常规时钟频率提供方法，在所述装置中并入了CPU以及诸如LCD控制器的外围功能块，所述外围功能块位于用于诸如便携式信息处理设备和便携式通信设备等设备当中的各种装置的外部。
在诸如便携式信息处理设备以及便携式通信设备中使用的、并入CPU和诸如LCD控制器的外围功能块的各种装置，接收来自于所述便携式信息处理设备和便携式通信设备的电池的电力。为了使设备的操作时间保持长久，CPU具有低功耗模式功能，并且停止系统时钟的提供以便停止CPU，由此限制CPU的功耗。此外，用于生成系统时钟的电路中的功耗被减少，以便实现低功耗。
在使用并入了具有低功耗模式功能的CPU的装置的设备中，设定所述CPU的低功耗模式，并且停止提供系统时钟，以便停止CPU操作，借此来限制功耗。由于通过停止CPU操作限制了功耗，因而所述设备的操作时间可以持续更久。
然而，当即使CPU操作停止，但诸如LCD控制器的外围功能块因其功能任务而必须持续操作时，待提供到外围功能块的时钟必须通过系统时钟、由倍频电路以及设置在外围功能块输入级上的分频电路来产生，以便将时钟提供给外围功能块。
总体上讲，外围功能块所必需的时钟频率经常足以低于CPU所必需的时钟频率。从倍频电路输出到设置在外围功能块上的分频电路的信号，与提供到设置在CPU输入级上的分频电路的信号相同。将频率无需很高的信号提供给设置在外围功能块输入级上的分频电路。临时放大为无需高频率信号的信号，必须由随后的分频电路分为适用于外围功能块的低频。由于信号由倍频电路放大为高频，因而在倍频电路以及分频电路中浪费的功耗随之增加。
在常规的时钟控制系统和时钟控制方法中，外围功能块所必需的时钟频率经常足以低于CPU所必需的时钟频率。从倍频电路输出到设置在外围功能块输入级上的分频电路的信号，与提供给设置在CPU输入级上的分频电路的信号相同。将频率无需很高的信号提供给设置在外围功能块输入级上的分频电路。临时放大为无需高频率信号的信号，必须由随后的分频电路分为适用于外围功能块的低频。由于信号由倍频电路放大为高频，因而在倍频电路和分频电路中浪费的功耗随之增加。
发明内容
本发明的目的在于提供一种时钟控制系统以及方法，其中提供到设置在外围功能块输入级上的分频电路的信号频率，可以设定为低于CPU正常模式状态下的频率，并且生成待提供到外围功能块所必需的时钟的功耗可以限制为低于常规功耗。
为实现上述目的，依照本发明的第一方面提供了一种时钟控制系统，包括：一个CPU；所述CPU的一个外围功能块：一个倍频电路，用于放大所输入的系统时钟的频率并输出已放大的系统时钟；一个第一分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述CPU的第一时钟；一个第二分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述外围功能块的第二时钟；以及一个时钟控制器，用于将所述倍频电路的频率放大比例变为1/N，其中N为正整数，然后将设置在外围功能块输入级上的分频电路的分频比例变为1/N，以便将CPU设定为不使用第一时钟的低功耗模式。
依照本发明的第二方面，提供了一种时钟控制系统，其中为了取消CPU的低功耗模式，在第一方面中定义的时钟控制系统中的时钟控制器，将设置在外围功能块输入级上的分频电路的分频比例改变N倍，然后将所述倍频电路的频率放大比例改变N倍。
为实现上述目的，依照本发明的第三方面提供了一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU；CPU的一个外围功能块；以及一个倍频电路和多个分频电路，这些电路用于生成待提供到CPU和外围功能块的时钟，并且其中所输入的系统时钟的频率由倍频电路放大，并由分频电路进行划分，且将所述时钟提供给CPU和外围功能块，所述方法包括：为了将CPU设定为不使用CPU时钟的低功耗模式，而将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤，以及将设置在外围功能块输入级上的分频电路的分频比例变为1/N的后续步骤。
依照本发明的第四方面，提供了一种时钟控制方法，其中为了取消CPU的低功耗模式，在第三方面定义的时钟控制方法进一步包括将设置在外围功能块的输入级上的分频电路的分频比例改变N倍的步骤，以及将倍频电路的频率放大比例改变N倍的后续步骤。
依照本发明的第五方面，提供了一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU；CPU的一个外围功能块；一个倍频电路以及多个分频电路，这些电路用于生成CPU和外围功能块待用的时钟；以及一个用于控制CPU、倍频电路以及分频电路的控制器，且其中所输入的系统时钟的频率由倍频电路进行放大，将从倍频电路输出的信号输入到多个分频电路中，输出信号的频率由第一分频电路划分以便将用作CPU时钟的输出信号提供给CPU，且从倍频电路输出的信号频率由第二分频电路划分，以将用作外围功能块时钟的输出信号提供给外围功能块，所述方法包括：为了将CPU设定为不使用CPU时钟的低功耗模式，通过控制器将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤，以及通过控制器将设置在外围功能块输入级上的第二分频电路的分频比例变为1/N的后续步骤。
依照本发明的第六方面，提供了一种时钟控制方法，其中为了取消CPU的低功耗模式，在第五方面定义的时钟控制方法进一步包括通过控制器将设置在外围功能块的输入级上的第二分频电路的分频比例改变N倍的步骤，以及通过控制器将倍频电路的频率放大比例改变N倍的后续步骤。
依照本发明的第七方面，提供了一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU；CPU的一个外围功能块；一个倍频电路以及多个分频电路，这些电路用于生成CPU和外围功能块待用的时钟；以及用于控制倍频电路以及分频电路操作的控制器，且其中所输入的系统时钟的频率由倍频电路放大，将已放大的频率输入到若干分频电路中，其中所述分频电路作为第一和第二分频电路分别与CPU和外围功能块的输入级相连，从倍频电路输出的信号频率由第一分频电路划分，以将用作CPU时钟的信号提供给CPU，从倍频电路输出的信号频率由第二分频电路划分，以将用作外围功能块时钟的信号提供给外围功能块，所述方法包括：为了将CPU设定为低功耗模式，当控制器接收从CPU输出的第一时钟停止启动信号时，根据控制器是否已接收从外围功能块输出的第二时钟停止启动信号，来证实外围功能块是否持续进行操作的步骤，当控制器仍未接收从外围功能块输出的第二时钟停止启动信号时，确定外围功能块持续进行操作的步骤，通过控制器将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤，以及通过控制器将设置在外围功能块输入级上的第二分频电路的分频比例变为1/N的后续步骤。
依照本发明的第八方面，提供了一种时钟控制方法，其中为了取消CPU的低功耗模式，在第七方面定义的时钟控制方法进一步包括当控制器没有接收从CPU输出的第一时钟停止启动信号时、根据控制器是否已经接收从外围功能块输出的第二时钟停止启动信号，来证实外围功能块是否持续进行操作的步骤，当控制器仍未接收从外围功能块输出的第二时钟停止启动信号时，确定外围功能块持续进行操作的步骤，通过控制器将设置在外围功能块输入级上的第二分频电路的分频比例改变N倍的步骤，以及通过控制器将倍频电路的频率放大比例改变N倍的并发步骤。
通过上述方面可显而易见的是，在本发明的时钟控制系统和方法中，在将CPU设定为低功耗模式的过程中，将从倍频电路输出的信号频率变为低频。为此目的，将倍频电路的频率放大比例变为较小值，并且以将倍频电路的频率放大比例改变为较小值时的变化量来将分频电路的分频比例变为较小值，所述分频电路设置在诸如LCD控制器的外围功能块的输入级上。利用该结构，在CPU的低功耗模式中，从倍频电路提供到分频电路的信号频率，可以设定为低于CPU正常模式状态下的频率，其中所述分频电路是设置在外围功能块的输入级上的。生成待提供到外围功能块的时钟所需要的功耗可以被限制为低于常规情况的功耗。
附图说明
图1是示出依照本发明实施例的时钟控制系统的整体示意结构的框图；
图2是示出在图1中所示的时钟控制系统中、设定CPU为低功耗模式的操作举例的流程图；
图3是示出在图1中所示的时钟控制系统中、取消设定CPU的低功耗模式的操作举例的流程图；
图4是示出在图1中所示的时钟控制系统中、设定CPU为低功耗模式的另一个操作举例的流程图；以及
图5是示出在图1中所示时钟控制系统中、取消设定CPU的低功耗模式的另一个操作举例的流程图。
具体实施方式
下面将参照附图来描述本发明的多个优选实施例。
图1中所示的本发明的时钟控制系统，装配在用于各种设备的装置中，所述各种设备诸如便携式信息处理设备以及便携式通信设备。当将在便携式信息处理设备、便携式通信设备等当中执行各种功能之外所需的各种信息/数据处理的CPU设定为不使用时钟的低功耗模式时，确定用作CPU的外围功能块的LCD控制器是否持续操作。如果LCD控制器持续操作，那么作为倍频电路操作的PLL(锁相环)的频率放大比例减少为例如1/N(N为预定值(正整数))，以便将从PLL输出的时钟频率设定为低频。此外，将作为分频电路操作的分频器的分频比例减少到1/N，其中所述分频电路设置在持续操作的LCD控制器的输入级上。照此一来，频率放大比例以及分频比例都改变了。这时，频率放大比例和分频比例如此进行改变，以至于在改变频率放大比例和分频比例前后，用作频率放大比例值与分频比例值的比率的“频率放大比例/分频比例”值没有改变。
换言之，依照本发明，设定过程如此进行改变，即：将PLL的频率放大比例减少，然后，将分配器的分频比例以相同比例来减少。虽然输入到外围功能块的时钟频率没有改变，但是从PLL输出的信号频率可以通过减少PLL的频率放大比例来被减少。PLL和分频器中的功耗由此得以限制。
图1示出了一种时钟控制系统，其中将作为外围功能块的LCD控制器与CPU一起安装在装置当中。
图1中所示的时钟控制系统由CPU 6、LCD控制器7、PLL 2、分频器3、分频器4以及时钟控制器5构成，其中所述CPU 6安装在用于各种设备中的装置中，所述设备诸如便携式信息处理设备以及便携式通信设备等，并且CPU 6在便携式信息处理设备、便携式通信设备等中执行各种信息/数据处理，所述LCD控制器7是与CPU 6的输入/输出设备(未示出)相连的外围功能块，接收从分频器4输出的时钟15，并且将像素时钟16输出到LCD(未示出)，所述PLL 2以时钟控制器5(后面将进行说明)设定的频率放大比例来放大所输入的系统时钟11的频率并且输出产生的信号作为PLL输出信号12，所述分频器3以时钟控制器5(后面将进行说明)设定的分频比例来划分从PLL 2输出的PLL输出信号12的频率，生成时钟14，并将时钟14输出到CPU 6，所述分频器4以时钟控制器5(后面将进行说明)设定的分频比例来划分从PLL 2输出的PLL输出信号12的频率，产生时钟15，并且将时钟15输出到LCD控制器7，所述时钟控制器5通过PLL控制信号21以及PLL状态监控信号22来控制和监视PLL 2，通过分频比例控制信号24和分频器状态监控信号23来控制和监视分频器3，通过分频比例控制信号28以及分频器状态监控信号27来控制和监视分频器4，接收来自于CPU 6的时钟停止启动信号25，起动对CPU 6的低功耗模式的设定/取消控制，以及通过CPU控制信号26控制CPU 6的低功耗模式的设定/取消，并接收来自于LCD控制器7的时钟停止启动信号29。
将说明具有上述结构的时钟控制系统的操作。
将描述设定CPU 6的低功耗模式的操作。
图2是示出在图1中所示出的本发明的时钟控制系统中、设定CPU为低功耗模式的操作举例的流程图。
在图1中，时钟控制器5根据从CPU 6输出的时钟停止启动信号25的接收/未接收，来检测CPU 6是否请求时钟14。也就是说，如果时钟控制器5接收从CPU 6输出的时钟停止启动信号25(图2中S1)，那么时钟控制器5检测到CPU 6没有请求时钟14。
已经检测到CPU 6没有请求时钟14的时钟控制器5，根据来自于LCD控制器7的时钟停止启动信号29的接收/未接收，来证实用作外围功能块的LCD控制器7是否用于LCD显示操作(S2)。
如果时钟控制器5在步骤2中证实LCD控制器7是否用于LCD显示操作，并且仍未接收来自于LCD控制器7的时钟停止启动信号29，即：时钟控制器5证实所述LCD处于显示状态中，同时LCD控制器7持续操作，那么时钟控制器5向PLL 2发送PLL控制信号21，通过将PLL 2的频率放大比例减少到预定的频率放大比例例如是1/N来改变设定，并借此将从PLL 2输出的信号频率设定为低频。PLL 2通过PLL状态监控信号22来通知时钟控制器5PLL 2的频率放大比例改变的结果(S3)。
此后，时钟控制器5将分频比例控制信号28发送到设置在LCD控制器7输入级上的分频器4中，并且通过对应于PLL 2的频率放大比例的设定变化将分频器4的分频比例也减少到1/N来改变分频比例。将提供到LCD控制器7的、已通过PLL 2的频率放大比例的设定变化而临时成为低频的时钟15的频率，恢复到先前频率。分频器4通过分频器状态监控信号27来通知时钟控制器5分频器4的分频比例的改变的结果(S4)。
在时钟控制器5改变了PLL 2的频率放大比例以及分频器4的分频比例之后，时钟控制器5将CPU控制信号26输出到CPU 6，以用于设定CPU 6为低功耗模式(S5)。
如上所述，在上面的例子中，PLL 2的频率放大比例以及分频器4的分频比例都变为预定值，例如1/N。可以将从PLL 2输出的信号频率减少到预定的低频，而同时将从分频器4输出到LCD控制器7的时钟频率保持为与改变频率放大比例和分频比例之前设定的频率相同的频率。
当取消CPU 6的低功耗模式时，在改变PLL 2的频率放大比例和分频器4的分频比例的过程中，必须首先改变PLL 2的频率放大比例。如果依照与上述顺序相反的顺序、在减少频率放大比例之前减少分频比例的话，那么输入到LCD控制器7的时钟15的频率临时增加，并且LCD控制器7可能会无法正常操作。
如果时钟控制器5在步骤2中证实LCD控制器7是否用于LCD显示操作，并且已经接收来自于LCD控制器7的时钟停止启动信号29，也就是说：时钟控制器5证实LCD控制器7没有用于LCD显示操作，那么时钟控制器5执行停止从PLL 2输出的输出停止设定控制(S6)，并且将CPU控制信号2 6输出到CPU 6，以用于设定CPU 6为低功耗模式(S5)。
如果在步骤3和4中PLL 2的频率放大比例以及分频器4的分频比例改变、并且在步骤5中设定了CPU 6的低功耗模式之后，时钟控制器5接收来自于LCD控制器7的时钟停止启动信号29，那么时钟控制器5将分频比例控制信号28输出到分频器4中，并且重置分频器4的分频比例的设定变化，这已经在步骤4中对分频器4执行过了，即：将分频比例设定为N倍。然后，时钟控制器5将PLL控制信号21输出到PLL 2，并且重置PLL 2的频率放大比例的设定变化，这已经在步骤3中对PLL2执行过了，即：将频率放大比例设定为N倍。此外，时钟控制器5执行PLL输出停止设定。
将描述取消CPU 6的低功耗模式的操作。
图3是示出图1中所示时钟控制系统中、取消设定CPU的低功耗模式的操作举例的流程图。
在图3中所示的操作流程中，设定并保持图1中所示的CPU的低功耗模式。
在该状态中，如果时钟控制器5没有接收从CPU 6输出的时钟停止启动信号25(S11)，那么时钟控制器5检测到CPU 6请求时钟14，并且根据来自于LCD控制器7的时钟停止启动信号29的接收/未接收，证实LCD控制器7是否用于LCD显示操作(S12)。如果时钟控制器5在步骤12中证实LCD控制器7是否用于LCD显示操作，并且仍未从LCD控制器7接收时钟停止启动信号29，即：时钟控制器5证实LCD控制器7用于LCD显示操作，那么时钟控制器5将分频比例控制信号28发送到设置在LCD控制器7输入级上的分频器4中，并且这时通过将分频器4的分频比例增加N倍来改变设定，这与低功耗模式的设定相反。分频器4通过分频器状态监控信号27来通知时钟控制器5分频器4的分频比例的变化的结果(S13)。
时钟控制器5将PLL控制信号21发送到PLL 2，并且这时通过将PLL 2的频率放大比例增加N倍来改变设定，这与低功耗模式的设定相反。将从PLL 2输出的信号频率恢复为预定频率，即：设定CPU的低功耗模式之前频率的设定。PLL 2通过PLL状态监控信号22来通知时钟控制器5PLL 2的频率放大比例的变化的结果(S14)。
在时钟控制器5改变PLL 2的频率放大比例和分频器4的分频比例之后，时钟控制器5将CPU控制信号2 6输出到CPU 6，以用于取消CPU6的低功耗模式的设定(S15)。
如果时钟控制器5在步骤12中证实LCD控制器7是否用于LCD显示操作，并且证实接收了来自于LCD控制器7的时钟停止启动信号29，那么停止从PLL 2输出，并且时钟控制器5重置了已在步骤3中执行的PLL 2的频率放大比例的设定变化，并且重置了已在步骤4中执行的分频器4的分频比例的设定变化。时钟控制器5将PLL控制信号21直接发送到PLL 2用于执行取消输出停止设定的控制，并且执行取消PLL 2的输出停止设定的控制(S16)。时钟控制器5将CPU控制信号26输出到CPU 6，以用于取消CPU 6的低功耗模式的设定(S15)。
在取消低功耗模式的过程中，PLL 2的频率放大比例以及分频器4的分频比例都改变N倍。由此，PLL 2的频率放大比例以及分频器4的分频比例都恢复到设定低功耗模式之前设定的值。输入LCD控制器7中的时钟频率恢复到频率放大比例和分频比例改变之前设定的频率。将从PLL 2输出的信号频率恢复到设定CPU为低功耗模式之前设定的频率。
照此，在取消CPU 6的低功耗模式的过程中，证实LCD控制器7是否用于LCD显示操作。当LCD控制器7可用于LCD显示操作时，增加分频器4的分频比例，然后，增加PLL 2的频率放大比例。也就是说，PLL2的频率放大比例以及分频器4的分频比例，依照与设定CPU 6为低功耗模式时、改变PLL 2的频率放大比例和分频器4的分频比例的顺序相反的顺序来进行改变。首先改变分频器4的分频比例，然后改变PLL 2的频率放大比例。
如上所述，依照本发明，将PLL 2的频率放大比例变为预定的较小值，并且将设置在LCD控制器7输入级上的分频器4的分频比例，以与将PLL 2的频率放大比例变为较小值所使用的相同比例来变为较小值。在CPU的低功耗模式状态中，提供到设置在LCD控制器7的输入级上的分频器4中的信号频率可以设定为低于CPU 6正常模式状态时的频率，而不改变从分频器4输出到LCD控制器7的时钟15的频率。将用于生成待提供到LCD控制器7中的时钟所必需的功耗可以被限制为低于常规功耗。
某些外围功能块在操作中稳定地输出诸如时钟之类的信号。例如，图1中所示的LCD控制器7就是其中一个这类的外围功能块，并且诸如LCD控制器7的外围块在操作中稳定地输出像素时钟16。如果当从外围功能块输出时钟时，改变从外围功能块诸如LDC控制器7输出的时钟诸如像素时钟的频率，那么接收所提供的时钟的合作设备可能误操作。
当LCD控制器7输出像素时钟时，即：提供到图1中所示的LCD控制器7中的时钟频率变化时，在改变频率放大比例和分频比例的前后，可以通过停止和重起提供到LCD控制器7上的时钟，来避免在接收所提供的从LCD控制器7输出的像素时钟的合作设备(LCD)操作上的影响。该操作流程在图4和5中示出。
图4是示出在图1中所示的时钟控制系统中、设定CPU为低功耗模式的另一个操作举例的流程图。图5是示出在图1中所示的时钟控制系统中、取消设定CPU为低功耗模式的另一个操作举例的流程图。
与图2和3相似，图4和5示出了这样一种情况，在其中目标外围功能块是LCD控制器7。图4和5是示出避免合伙设备操作上的影响的操作流程的流程图，其中所述合伙设备接收所提供的从LCD控制器7输出的像素时钟。
在图4和5中所示的流程图与图2和3中所示的流程图的不同在于：在改变频率放大比例和分频比例前后，将提供到LCD控制器7的停止和重启时钟15的操作，作为步骤23、26、33和36插入到操作流程中。图2和3中所示的流程图没有考虑改变PLL2以及分频器4的频率在合伙设备(LCD)操作上的影响，所述合伙设备接收所提供的从LCD控制器7输出的像素时钟。
在图4和5中，在步骤23和33中，停止从LCD控制器7输出像素时钟，并且在步骤26和36中重起来自于LCD控制器7的像素时钟的输出。
在图1中所示的本发明的时钟控制系统的上述描述中，连接到LCD(未示出)的LCD控制器7已经作为外围功能块而举例说明了。然而，在本发明的时钟控制系统中的外围功能块不限于LCD控制器。
在上述描述中，可将时钟停止启动信号25和时钟停止启动信号29连续发送到时钟控制器5中，其中所述时钟停止启动信号25和时钟停止启动信号29是从CPU 6以及LCD控制器7发送到时钟控制器5中的。代替连续信号，当启动时钟停止时，用于启动时钟停止的时钟停止启动信号可发送到时钟控制器5一次，并且当使时钟停止无效时，可以发送用于无效时钟停止的时钟停止无效信号。

Claims (8)

1.一种时钟控制系统，包括：
一个CPU，
所述CPU的一个外围功能块，
一个倍频电路，用于放大所输入的系统时钟的频率并输出已放大的系统时钟，
一个第一分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述CPU的第一时钟，
一个第二分频电路，用于划分从所述倍频电路输出的信号频率，以生成待提供到所述外围功能块的第二时钟，以及
时钟控制装置，用于将所述倍频电路的频率放大比例变为1/N，其中N为正整数，然后将设置在外围功能块输入级上的所述分频电路的分频比例变为1/N，以便将所述CPU设定为不使用第一时钟的低功耗模式。
2.如权利要求1所述的系统，其特征在于：为了取消所述CPU的低功耗模式，所述时钟控制装置将设置在外围功能块输入级上的分频电路的分频比例改变N倍，然后将所述倍频电路的频率放大比例改变N倍。
3.一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU，CPU的一个外围功能块，以及一个倍频电路和多个分频电路，这些电路用于生成待提供到CPU和外围功能块的时钟，并且其中所输入的系统时钟的频率由倍频电路放大，并由分频电路进行划分，且将所述时钟提供到CPU和外围功能块，所述方法包括：为了将CPU设定为不使用CPU时钟的低功耗模式，将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤，以及将设置在外围功能块输入级上的分频电路的分频比例变为1/N的后续步骤。
4.如权利要求3所述的方法，进一步包括：为了取消CPU的低功耗模式，将设置在外围功能块输入级上的分频电路的分频比例改变N倍的步骤，以及将倍频电路的频率放大比例改变N倍的后续步骤。
5.一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU，CPU的一个外围功能块，一个倍频电路以及多个分频电路，这些电路用于生成CPU和外围功能块待用的时钟，以及用于控制CPU、倍频电路以及分频电路的控制装置，且其中所输入的系统时钟的频率由倍频电路进行放大，将从倍频电路输出的信号输入到多个分频电路中，输出信号的频率由第一分频电路划分以便将用作CPU时钟的输出信号提供给CPU，并且从倍频电路输出的信号频率由第二分频电路划分，以将用作外围功能块时钟的输出信号提供给外围功能块，所述方法包括：为了将CPU设定为不使用CPU时钟的低功耗模式，通过控制装置将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤，以及通过控制装置将设置在外围功能块输入级上的第二分频电路的分频比例变为1/N的后续步骤。
6.如权利要求5所述的方法，进一步包括：为了取消CPU的低功耗模式，通过控制装置将设置在外围功能块输入级上的第二分频电路的分频比例改变N倍的步骤，以及通过控制装置将倍频电路的频率放大比例改变N倍的后续步骤。
7.一种在时钟控制系统中的时钟控制方法，所述时钟控制系统包括一个CPU，CPU的一个外围功能块，一个倍频电路以及多个分频电路，这些电路用于生成CPU和外围功能块待用的时钟，以及用于控制倍频电路以及分频电路操作的控制装置，且其中所输入的系统时钟的频率由倍频电路放大，将已放大的频率输入到多个分频电路中，其中所述分频电路作为第一和第二分频电路分别与CPU和外围功能块的输入级相连，从倍频电路输出的信号频率由第一分频电路划分，以将用作CPU时钟的信号提供给CPU，从倍频电路输出的信号频率由第二分频电路划分，以将用作外围功能块时钟的信号提供给外围功能块，所述方法包括：为了将CPU设定为低功耗模式，当控制装置接收从CPU输出的第一时钟停止启动信号时，根据控制装置是否已接收从外围功能块输出的第二时钟停止启动信号，来证实外围功能块是否持续进行操作的步骤；当控制装置仍未接收从外围功能块输出的第二时钟停止启动信号时，确定外围功能块持续进行操作的步骤，通过控制装置将倍频电路的频率放大比例变为1/N，其中N为正整数的步骤；以及通过控制装置将设置在外围功能块输入级上的第二分频电路的分频比例变为1/N的后续步骤。
8.如权利要求7所述的方法，进一步包括：为了取消CPU的低功耗模式，当控制装置没有接收从CPU输出的第一时钟停止启动信号时，根据控制装置是否已经接收从外围功能块输出的第二时钟停止启动信号，来证实外围功能块是否持续进行操作的步骤；当控制装置仍未接收从外围功能块输出的第二时钟停止启动信号时，确定外围功能块持续进行操作的步骤；通过控制装置将设置在外围功能块输入级上的第二分频电路的分频比例改变N倍的步骤；以及通过控制装置将倍频电路的频率放大比例改变N倍的后续步骤。
CNB2003101240856A 2002-11-22 2003-11-21 时钟控制系统以及时钟控制方法 Expired - Fee Related CN1307505C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP339632/02 2002-11-22
JP339632/2002 2002-11-22
JP2002339632A JP4175096B2 (ja) 2002-11-22 2002-11-22 クロック制御方式及び方法

Publications (2)

Publication Number Publication Date
CN1519677A CN1519677A (zh) 2004-08-11
CN1307505C true CN1307505C (zh) 2007-03-28

Family

ID=32212142

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101240856A Expired - Fee Related CN1307505C (zh) 2002-11-22 2003-11-21 时钟控制系统以及时钟控制方法

Country Status (4)

Country Link
US (1) US7340624B2 (zh)
EP (1) EP1422592B1 (zh)
JP (1) JP4175096B2 (zh)
CN (1) CN1307505C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI262653B (en) * 2004-10-29 2006-09-21 Mediatek Inc Method and apparatus for switching frequency of a system clock
US8051320B2 (en) * 2007-12-12 2011-11-01 Mips Technologies, Inc. Clock ratio controller for dynamic voltage and frequency scaled digital systems, and applications thereof
KR101190863B1 (ko) * 2008-12-16 2012-10-15 한국전자통신연구원 듀오 바이너리 데이터 변조 방식의 광 변조기로 입력되는 직류 바이어스 전압 최적화를 위한 광 송신기 및 방법
CN101526845B (zh) * 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
TWI395096B (zh) * 2009-05-12 2013-05-01 Via Tech Inc 電源管理方法及其相關晶片組及電腦系統
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
CN101631051B (zh) * 2009-08-06 2012-10-10 中兴通讯股份有限公司 时钟调整装置及方法
US8612786B1 (en) * 2010-09-24 2013-12-17 Amazon Technologies, Inc. Deep idle mode
JP5613605B2 (ja) 2011-03-28 2014-10-29 ルネサスエレクトロニクス株式会社 クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法
CN103605539B (zh) * 2013-11-15 2017-10-27 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
WO2015126790A1 (en) * 2014-02-21 2015-08-27 Mediatek Singapore Pte. Ltd. Fast and autonomous mechanism for cpu oc protection
CN105322961A (zh) * 2015-12-11 2016-02-10 上海交通大学 低功耗宽锁定范围的注入锁定式双模预分频器
CN105553804A (zh) * 2015-12-11 2016-05-04 中国航空工业集团公司西安航空计算技术研究所 一种可变速率1553b协议处理器电路及方法
US11068018B2 (en) * 2016-10-25 2021-07-20 Dolphin Design System and method for power management of a computing system with a plurality of islands
US11429133B2 (en) * 2017-03-24 2022-08-30 Huawei Technologies Co., Ltd. Mobile terminal
CN109521834B (zh) * 2018-10-31 2021-04-06 武汉精立电子技术有限公司 一种dp信号产生装置及方法
US11392166B2 (en) * 2019-11-25 2022-07-19 Silicon Laboratories Inc. Clock skew detection and management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159021A (zh) * 1996-03-06 1997-09-10 三菱电机株式会社 系统时钟确定装置
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524035A (en) * 1995-08-10 1996-06-04 International Business Machines Corporation Symmetric clock system for a data processing system including dynamically switchable frequency divider
JP2000222061A (ja) 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd クロック制御方法および制御回路
JP2000347640A (ja) 1999-06-02 2000-12-15 Nec Viewtechnology Ltd 電子機器、表示システム及び方法
JP2000347762A (ja) * 1999-06-07 2000-12-15 Denso Corp マイクロコンピュータ
JP4123640B2 (ja) * 1999-06-16 2008-07-23 ソニー株式会社 情報処理システム及びその制御方法、タスク割当て制御方法及び制御装置、並びにプログラム提供媒体
JP2001127598A (ja) * 1999-10-29 2001-05-11 Oki Micro Design Co Ltd 周波数逓倍回路
JP2001296842A (ja) 2000-02-07 2001-10-26 Casio Comput Co Ltd 信号生成装置
JP3905703B2 (ja) * 2000-11-29 2007-04-18 株式会社ルネサステクノロジ データプロセッサ及びデータ処理システム
JP4883850B2 (ja) * 2001-06-29 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159021A (zh) * 1996-03-06 1997-09-10 三菱电机株式会社 系统时钟确定装置
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路

Also Published As

Publication number Publication date
US20040100310A1 (en) 2004-05-27
US7340624B2 (en) 2008-03-04
JP4175096B2 (ja) 2008-11-05
EP1422592A3 (en) 2010-05-05
EP1422592B1 (en) 2013-10-02
CN1519677A (zh) 2004-08-11
JP2004171487A (ja) 2004-06-17
EP1422592A2 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
CN1307505C (zh) 时钟控制系统以及时钟控制方法
US6289067B1 (en) Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US5721886A (en) Synchronizer circuit which controls switching of clocks based upon synchronicity, asynchronicity, or change in frequency
EP1953918A1 (en) Pll control circuit
US7209767B2 (en) Cellular phone suppressing degradation of receiving sensitivity
US20060047988A1 (en) Semiconductor integrated circuit and its power-saving control method and program
US6788668B1 (en) Low power long code synchronization scheme for sleep mode operation of CDMA systems
US7907965B2 (en) Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station
JP2000174615A (ja) 集積回路の内部クロック周波数を自動補正する方法と装置
JP2002091608A (ja) クロック供給装置、及びクロック供給方法
KR101481162B1 (ko) Ｃｐｕ 및 메모리의 클럭 주파수 동기화 방법 및 이를이용한 장치
KR0140268B1 (ko) 일치된 출력들을 갖는 연산 상호 콘덕턴스 증폭기
CN114360469B (zh) 一种驱动放大电路、方法、芯片、驱动装置及显示设备
JP2978884B1 (ja) クロック交絡分配装置
JPS63292312A (ja) クロック信号発生回路
CN116520970A (zh) Soc级低功耗时钟架构及实现方法、终端设备
US7129737B2 (en) Method for avoiding transients during switching processes in integrated circuits, and an integrated circuit
CN115149930A (zh) 时钟同步电路、半导体装置以及时钟同步方法
EP2375597B1 (en) Display driver clock variation by software control
CN116016022A (zh) 通信模块及主从通信装置
JPH07321694A (ja) 時分割多重接続複信方式通信機
TWI411907B (zh) 電子系統頻率調整裝置
KR20040028299A (ko) 기지국 트랜시버의 송신 로컬 장치
JP2002163031A (ja) クロック供給装置
JP2006005776A (ja) 液晶テレビ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20131121